TWI405354B - 半導體結構及發光二極體 - Google Patents

半導體結構及發光二極體 Download PDF

Info

Publication number
TWI405354B
TWI405354B TW098100447A TW98100447A TWI405354B TW I405354 B TWI405354 B TW I405354B TW 098100447 A TW098100447 A TW 098100447A TW 98100447 A TW98100447 A TW 98100447A TW I405354 B TWI405354 B TW I405354B
Authority
TW
Taiwan
Prior art keywords
stress
layer
substrate
led
alleviation
Prior art date
Application number
TW098100447A
Other languages
English (en)
Other versions
TW201003990A (en
Inventor
Chen Hua Yu
Hung Ta Lin
Ding Yuan Chen
Wen Chih Chiou
Chia Lin Yu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201003990A publication Critical patent/TW201003990A/zh
Application granted granted Critical
Publication of TWI405354B publication Critical patent/TWI405354B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體結構及發光二極體
本發明係有關於發光二極體及其製造方法,多(multiple)LED結構,特別係有關於包含應力調和層之發光二極體,其能降低於磊晶製程與切割製程中之殘餘應力並避免應力損害。
發光二極體(LED)的製造方法係於基底上形成主動區,及於基底上形成各種導體及半導體層。利用p-n接面之電流,電子-電洞對之輻射性結合(radiative recombination)可用以產生電磁輻射(electromagnetic radition)。於由例如砷化鎵(GaAs)或氮化鎵(GaN)之直接能隙材料所製成之順偏壓(forward biased)p-n接面中,注入於空乏區中之電子-電洞對其結合造成電磁輻射的發光。電磁輻射可在可見光範圍或在非可見光範圍。可使用具有不同能隙之材料形成不同顏色之發光二極體。再者,具有於非可見光範圍內之電磁輻射發光的發光二極體可將非可見光導向磷光透鏡(phosphor lens)或類似的材料種類。當磷光體吸收非可見光時,磷光體會發射可見光。
發光二極體一般係形成於例如藍寶石(sapphire)(氧化鋁(Al2 O3 ))晶片之基底上方。然而,當於藍寶石上形成氮化鎵膜時,由於氮化鎵膜及藍寶石之間的熱膨脹率(thermal expansion rate)及晶格常數(lattice constant)差異大,而時常造成晶體缺陷(crystal defect)及破裂(crack)。
多(muitiple)發光二極體一般形成於單一藍寶石基底上,接著被切割以互相分離。切割製程通常包括雷射製程及研磨。然而,將晶片切割成各自獨立之發光二極體會將發光二極體暴露於應力,而有害於發光二極體結構。暴露於應力之發光二極體可能會碎裂、破裂或有其他損害。
本發明提供一種半導體結構,包括:一基底;一應力調和層,位於該基底上方;多個開口區及多個應力調和區,位於該基底上方;以及多個磊晶層,位於該基底上方,至少位於該些開口區內,於其中形成LED結構。
本發明也提供一種半導體結構,包括:一基底;多個應力調和區;及多個LED結構,形成於該基底上方,其中每個LED結構鄰接至少一應力調和區。
另外,本發明還提供一種發光二極體,包括:一基底;多個應力調和區;一LED結構,包括:一緩衝層,設置於該基底上方;一量子井層;以及一上接觸層,其中一第一接觸磊晶層介於該緩衝層及該量子井層之間,且其中一第二接觸磊晶層介於該量子井層及該上接觸層之間,且其中該些應力調和區中之至少一個鄰接該LED結構。
有關各實施例之製造和使用方式係如以下所詳述。然而,值得注意的是,本發明所提供之各種可應用的發明概念係依具體內文的各種變化據以實施,且在此所討論的具體實施例僅是用來顯示具體使用和製造本發明的方法,而不用以限制本發明的範圍。
本發明係以一半導體LED的實施例作說明,然而,本發明亦可應用於其他半導體元件。
第1圖顯示根據一實施例之分離之(separated)LED的剖面圖。LED 100具有基底102。基底102可包含矽。基底102可為摻雜或非摻雜的。應力調和(stress-alleviation)層區104可包含二氧化矽(SiO2)、氮化矽(SiN)、III族氮化物(III-Nitride)或其組合。應力調和層區104較佳是於化學氣相沉積腔室中所沉積的二氧化矽。應力調和層區104的厚度可介於約0.1μm至約0.5μm。LED結構101位於應力調和層區104之間的基底102上。LED結構101係由磊晶法所形成之多層膜所構成。LED結構101形成於基底102上。
磊晶層係形成於單晶基底或單晶層膜上之有序的結晶成長層(ordered crystalline growth layer)。磊晶層可形成自氣相或液相前驅物。由於基底或層膜可用作種晶(seed layer),因此磊晶成長膜具有基底的晶格結構(lattice structure)及晶向(orientation)。異質磊晶成長(heteroepitaxial growth)係於具有不同組成的基底上沉積磊晶層的製程。
第1圖顯示之實施例係使用選擇性磊晶(selective epitaxial)法。選擇性磊晶係於單晶結構上成長,因此磊晶層不會形成於應力調和層上。因此,LED結構101選擇性地形成於基底102上。
緩衝層106設置於基底102上。緩衝層106可包含氮化鋁(AlN)氮化鈦(TiN)或其他金屬氮化物,厚度可介於約200埃至約400埃。以氮化鋁為例,其具有六方晶體結構(hexagonal crystal structure),能隙(band gap)大,且可利用分子束磊晶法(molecular-beam epitaxy,MBE)、金屬有機化學氣相沉積法(metal organic vapor deposition,MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy,HVPE)或液相磊晶法(liquid phase epitaxy,LPE)形成。
於分子束磊晶法中,係將材料源(source material)加熱以產生粒子的揮發束。粒子束於高真空(10-8 Pa)之環境下沉積,其中粒子束凝結成一層膜。於金屬有機化學氣相沉積法中,磊晶層之形成係發生於基底表面之組成化學物(constituent chemicals)的最終高溫分解(pyrolisis)。相對於分子束磊晶法,金屬有機化學氣相沉積法係以化學反應形成結晶層,而非物理沉積。HVPE係一磊晶成長技術,其可使用例如氨氣(ammonia)、氫氣及各種氯化物(chloride)。LPE係自於固態基底上之熔物(melt)形成結晶層的方法。
於一實施例中,一反射層(reflective layer)(未顯示)可加至LED 100。反射層可加至緩衝層106之上方或下方。材料本質可具有反射性,且附加之(additional)反射層或布拉格反射層(distributed Bragg reflector,DBR)可加至、未加至,或取代反射層。DBR可包括具有不同繞射係數(diffraction index)材料之交替層(alternating layers)或類似的結構。當增加反射層,LED係上發光LED(top emitting LED),且其自上方之輸出功率高於沒增加反射層之實施例。
於每個例子中,第一接觸磊晶(contact epitaxial)層108係設置於緩衝層106上。第一接觸磊晶層108的厚度範圍可介於約1.0μm至4.0μm。第一接觸磊晶層108之材料的例子係以MOCVD、MBE、HVPE或LPE法所形成之GaN:Si。
主動層(active layer)110係設置於第一接觸磊晶層108上。主動層110可包含多量子井(multiple quantum well,MQW)(未顯示)。位於主動層110中之MQW結構可例如係InGaN及GaN之層膜。可有3或5層量子井,其中每層的厚度可例如約30埃(InGaN)/100埃(GaN)。位於主動層110中之MQW可於一磊晶反應器(epitaxial reactor)(未顯示)中形成。第二接觸磊晶層112設置於主動層110上。第二接觸磊晶層112可於一磊晶反應器(未顯示)中成長至約0.3μm,且包含GaN:Mg或類似的組成。
上接觸層(top-side contact)114設置於第二接觸磊晶層112之頂部上。與LED之發光面接觸的方法可包括例如使用透明導電材料,例如氧化銦錫(indium tin oxide,ITO)。再者,金屬墊可連接至ITO塗佈層。例如,上接觸層114可包含鎳(Ni)、銀(Au)、ITO、其組合或類似之組成,厚度可介於約5.0nm至15.0nm。上接觸層114可以濺鍍(sputtering)、電子束(E-beam)或類似之方法形成於LED 100上。
第2圖顯示一晶片的上示圖。晶片具有位於基底,例如第1圖之基底102上之格狀(grid)中的選擇(selected)應力調和區。此後,“工件(work piece)”一詞大體而言係指包括多種(various)層膜及結構形成於其上之基底。工件200可包含具有例如第1圖所述之層膜的矽晶片。單一晶片一般係用以製造多數個晶粒,或晶片之個別部分最終將彼此切割開且分開地被使用(本實施例係LED)。單一晶片上之所有晶粒一般係同時形成的,但此在實施例中係非必要的。工件200上方之線段描繪出應力調和區202。LED之間之應力調和層的距離“d”可介於約10μm至約50μm。於此實施例中,LED 204係由應力調和區202所圍住(bordered)。LED 204之尺寸範圍可介於例如100μm乘以100μm(100μm by 100μm)及10μm乘以10μm(10μm by 10μm)。然而,於其他實施例,應力調和島(stress-alleviation island)208可設置於LED 206內。應力調和島係將應力調和區稱做“應力調和島”以更清楚的說明其係位於LED 206內。應力調和島208可以係任何形狀及尺寸,可形成於LED 206內以調和LED 206內部之殘留應力(residual stress),並避免切割製程(dicing process)中應力損害的問題。晶片上之所有應力調和區202及應力調和島208可以係一致(uniform)的,或於LED中改變以更有效的抵銷於磊晶成長及切割製程中之應力(比較LED 204及LED 206)。
請參考第3A至3D圖,顯示一實施例之製程的剖面圖。第3A圖顯示工件300包括基底302。應力調和層304設置於基底302之表面上。基底302包含矽或其他材料。基底302可以係摻雜的或未摻雜的,及N型或P型晶片。再者,基底302可以係其頂層包含矽之晶片。基底302可包含其他導電層或其他半導體元件,例如電晶體、二極體等。化合物半導體(compound semiconductor),例如GaAs、InP、Si/Ge或SiC可代替矽。於第3A至3D圖之實施例的基底302係N型矽。
應力調和層304可毯覆性的或非毯覆性的沉積於基底302上。於顯示的實施例中,應力調和層304係SiO2,且係以化學氣相沉積法毯覆性的沉積於基底302上。
第3B圖顯示在將於LED結構區307中之應力調和層304移除,保留基底302上之應力調和區308的條(stripe)、島(island)或其他形狀,或島結構(未顯示)後之工件300的剖面圖。可進行微影(photolithography)製程(未顯示),再進行蝕刻製程(未顯示)以於應力調和層304中形成開口。於微影製程中,光阻沉積且均勻地塗佈於晶片表面上,於此實施例中,於應力調和層304上。接著將光阻選擇性的以穿過圖案化之罩幕(未顯示)的光源處理,以使光阻的某部份暴露於光能,而其他部分則否。依據所使用的光阻材料種類,光阻被曝光的部份不是被強化就是被弱化,因此較弱的部份可以溶劑(未顯示)或於一反應器(未顯示)中移除,且不影響晶片及已形成於其上的任何結構。然而,保留之光阻能避免被覆蓋之基底表面當於後續製程使用蝕刻劑(未顯示)時被蝕刻。當預期的晶片蝕刻步驟完成後,可利用適合的溶劑移除保留之光阻,或在一反應器中灰化保留之光阻。
或者,可利用例如電子束微影(electron beam lithography,EBL)技術直接圖案化應力調和層304。更或者,當應力調和層304係由光感(photosensitive)絕緣或介電材料所構成時,不需使用光阻。更清楚的說,光感絕緣材料係利用具有透光區及不透光區之微影罩幕(lithography mask)直接圖案化,接著適當地移除預期之開口區域的材料層。
第3B圖顯示形成自應力調和層304之應力調和區308,以及LED結構區307。開口區306具有底表面310,底表面310包含基底302之上表面。於此實施例中,底表面310包含矽(Si)。開口區306之側壁325可包含應力調和區308。開口區306係於後續製程形成LED結構於其中之區域。
第3C圖顯示於形成LED結構後之工件300。工件300包含形成於LED結構區307中之應力調和區308及LED結構312。LED結構區307相同於第3B圖之開口區306。LED結構312可包含例如第1圖所描述之層膜,或類似之結構。
使用矽作為基底302或基底302之上表面310的優點係緩衝層,例如第1圖之緩衝層106,可磊晶形成於矽表面中。應力調和區308及應力調和島(未顯示)可減少LED結構312於磊晶成長過程中其內部的結晶缺陷(crystal defect)、破裂(crack)及殘留應力(residual stress)。
請參考第3D圖,其顯示分離(separated)之LED。第3圖顯示分離工件300之結果剖面圖。工件300係以切割製程(dicing process)314分開。切割製程314可包括機械切割法、雷射法、蝕刻法,或其他用以將LED晶粒分割成分離之LED 316的適合製程。藉由應力調和區308進行切割(dicing)能夠減輕部份切割製程之損壞應力作用。注意第3圖中應力調和區308之區域可留在分離之LED 316上。
第4A圖顯示另一實施例。第4A圖顯示工件400,其中應力調和層,例如第3B圖中之應力調和層304,係於在基底402上方形成LED結構412後移除(參見區域A)。應力調和層可利用反應離子蝕刻(reactive ion etch,RIE)、Boshe蝕刻或類似的方法移除。第4B圖顯示工件400於切割製程414後被分割成分離之LED 416。於此實施例的移除步驟中,每個可能形成於LED中之應力調和島可被移除或不被移除。
第5A圖及第5B圖分別顯示具有厚層應力調和島516分佈於LED 500內之LED的剖面圖及上視圖。第5A圖顯示LED 500之剖面圖。應力調和區508係於切割製程於分割LED 500過程中所分割之區域。應力調和島516係可設置於基底502上且整合至LED 500中之應力調和島的例子。應力調和島516可由應力調和層,例如第3B圖中之應力調和層304所構成。LED 500之其他層膜可相似於前述之第1圖中的層膜。例如,基底502可包括矽。應力調和區508及應力調和島516可包含二氧化矽(SiO2)、氮化矽(SiN)、III族氮化物(III-Nitride)或其組合。緩衝層506可直接設置於基底502上。第一接觸磊晶層504設置於緩衝層506上。主動層510設置於第一接觸磊晶層504上。主動層510可包括MQW。第二接觸磊晶層512設置於主動層510上。頂部接觸層514設置於第二接觸磊晶層512之頂部及應力調和島516之頂部上。
第5B圖顯示分離之LED 500之上視圖,可看見接觸層514及應力調和區508。透過頂部接觸層514可看見應力調和島516(虛線區域)。注意應力調和島516並未跨越LED 500,因此LED 500維持其功能性。雖然於此並未說明,於實施例之範圍中,應力調和島516可以係任何尺寸及任何形狀,例如正方形、長方形、橢圓形(oval)、圓形(round)或類似的形狀。再者,可改變應力調和島516的數量。
第6A圖及第6B圖分別顯示具有薄層應力調和島616分佈於LED 600內之LED 600的剖面圖及上視圖。第5A圖顯示LED 600具有相似於第5A圖中之層膜。例如,基底602可包括矽。應力調和區608及應力調和島616可包含二氧化矽(SiO2)、氮化矽(SiN)、III族氮化物(III-Nitride)或其組合。緩衝層606可直接設置於基底602上。第一接觸磊晶層604設置於緩衝層606上。主動層610設置於第一接觸磊晶層604上。主動層610可包括MQW。第二接觸磊晶層612設置於主動層610上。頂部接觸層614設置於第二接觸磊晶層612之頂部上。
薄層應力調和島616的薄於第5A圖中之應力調和島516。應力調和島616可與緩衝層606一樣厚,且不是如第5A圖及第5B圖中所示的延伸穿過包括頂部接觸層514的所有層膜。再者,薄層應力調和島616可高於緩衝層606。可利用磊晶側向成長法(expitaxial laterial overgrowth,ELOG)形成異質磊晶(heteroepitaxial)LED結構。
雖然於此並未說明,於實施例之範圍中,薄層應力調和島616可以係任何尺寸及任何形狀,例如正方形、長方形、橢圓形(oval)、圓形(round)或類似的形狀。再者,可改變薄層應力調和島616的數量。請參考第6B圖,LED之上視圖僅顯示頂部接觸層614,其中薄層應力調和島616被位於其上方之層膜所遮掩。
第7圖顯示另一實施例之剖面圖,其包括於分割步驟前之非選擇性(non-selective)磊晶LED結構。於第7圖所示之實施例中,係使用非選擇性磊晶(non-selective epitaxy)。由於非選擇性磊晶形成於單結晶結構及非結晶結構上,因此,磊晶層可形成於應力調和層704及基底702上。因此,LED結構701形成於基底702上方。然而,非功能性磊晶層(non-functioning epitaxial layers)720形成於應力調和層704上方。於進行非選擇性磊晶成長步驟前,可先進行前驅物塗佈步驟716以晶種(seed)之後磊晶層之磊晶成長,或利用非選擇性應力調和層704進行非選擇性磊晶成長步驟。切割步驟718係於設置於應力調和層704上方之非功能性磊晶層720進行切割予以完成。分離之LED於LED結構701中具有功能性的。於進行接下來之製程前,可對所形成之LED進行或不進行平坦化步驟。
於此不再對對應於第1圖之其它層膜做說明。例如,基底702可包括矽。應力調和層704可包含二氧化矽(SiO2)、氮化矽(SiN)、III族氮化物(III-Nitride)或其組合。緩衝層706可直接設置於基底702上。第一接觸磊晶層708設置於緩衝層706上。主動層710設置於第一接觸磊晶層708上。主動層710可包括MQW。第二接觸磊晶層712設置於主動層710上。頂部接觸層714設置於第二接觸磊晶層712之頂部上。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...LED
101...LED結構
102...基底
104...應力調和層區
106...緩衝層
108...第一接觸磊晶層
110...主動層
112...第二接觸磊晶層
114...上接觸層
200...工件
202...應力調和區
204...LED
206...LED
208...應力調和島
300...工件
302...基底
304...應力調和層
306...開口區
307...LED結構區
308...應力調和區
310...表面
312...LED結構
325...側壁
314...切割製程
316...分離之LED
400...工件
402...基底
412...LED結構
414...切割製程
416...分離之LED
500...LED
502...基底
504...第一接觸磊晶層
506...緩衝層
508...應力調和區
510...主動層
512...第二接觸磊晶層
514...頂部接觸層
516...應力調和島
600...LED
602...基底
604...第一接觸磊晶層
606...緩衝層
608...應力調和區
610...主動層
612...第二接觸磊晶層
614...頂部接觸層
616...應力調和島
701...LED結構
702...基底
704...應力調和層
706...緩衝層
708...第一接觸磊晶層
710...主動層
712...第二接觸磊晶層
714...頂部接觸層
716...塗佈步驟
718...切割步驟
720...非功能性磊晶層
第1圖顯示根據本發明一實施例之分離之LED的剖面圖。
第2圖顯示具有選擇之應力調和區的晶片其上視圖。
第3A圖至第3D圖顯示根據本發明一實施例之製造LED方法中的選擇之製程步驟。
第4A圖顯示於切割步驟前,將應力調和層移除之選擇性製程步驟。
第4B圖顯示於切割步驟後所形成之分離之LED。
第5A圖及第5B圖分別顯示具有厚層應力調和島分佈於LED內之LED的剖面圖及上視圖。
第6A圖及第6B圖分別顯示具有薄層應力調和島分佈於LED內之LED的剖面圖及上視圖。
第7圖顯示於進行分割步驟前之非選擇性磊晶LED結構。
100...LED
101...LED結構
102...基底
104...應力調和層區
106...緩衝層
108...第一接觸磊晶層
110...主動層
112...第二接觸磊晶層
114...上接觸層

Claims (20)

  1. 一種半導體結構,包括:一基底;一應力調和層,位於該基底上方;多個開口區及多個應力調和區,位於該基底上方;以及多個磊晶層,位於該基底上方,至少位於該些開口區內,於其中形成LED結構,其中至少一應力調和區之各側邊被一LED結構包圍,且該應力調和區與其它的應力調和區分隔。
  2. 如申請專利範圍第1項所述之半導體結構,其中該基底係矽、藍寶石(sapphire)、碳化矽(SiC)或氮化鎵(GaN)。
  3. 如申請專利範圍第1項所述之半導體結構,其中該應力調和層係二氧化矽(SiO2)、氮化矽(SiN)、III族氮化物(III-Nitride)或其組合。
  4. 如申請專利範圍第1項所述之半導體結構,其中該些磊晶層包含至少一選擇性磊晶層。
  5. 如申請專利範圍第1項所述之半導體結構,更包括一前驅物,位於該些磊晶層下方。
  6. 如申請專利範圍第5項所述之半導體結構,其中該些磊晶層包含至少一非選擇性磊晶層。
  7. 如申請專利範圍第1項所述之半導體結構,其中該應力調和層介於該基底及一磊晶層之間。
  8. 如申請專利範圍第1項所述之半導體結構,其中該 應力調和層位於兩層磊晶層之間。
  9. 如申請專利範圍第1項所述之半導體結構,其中該至少一應力調和區形成一個應力調和島。
  10. 如申請專利範圍第1項所述之半導體結構,更包括一反射層,加至該些LED結構。
  11. 一種半導體結構,包括:一基底;多個應力調和區;以及多個LED結構,形成於該基底上方,其中每個LED結構鄰接至少一應力調和區,其中至少一應力調和區之各側邊被一LED結構包圍,且該應力調和區與其它的應力調和區分隔。
  12. 如申請專利範圍第11項所述之半導體結構,其中該些應力調和區之一第一部分包括一位於該基底上方之應力調和層,該些應力調和區之一第二部分包括該基底之開口區域。
  13. 如申請專利範圍第11項所述之半導體結構,其中該些LED結構鄰接該些應力調和區。
  14. 如申請專利範圍第11項所述之半導體結構,其中該至少一應力調和區構成一應力調和島。
  15. 一種發光二極體,包括:一基底;多個應力調和區,其中至少一應力調和區之各側邊被一LED結構包圍,且該應力調和區與其它的應力調和區分隔; 該LED結構,包括:一緩衝層,設置於該基底上方;一量子井層;以及一上接觸層,其中一第一接觸磊晶層介於該緩衝層及該量子井層之間,且其中一第二接觸磊晶層介於該量子井層及該上接觸層之間,且其中該些應力調和區中之至少一個鄰接該LED結構。
  16. 如申請專利範圍第15項所述之發光二極體,其中該至少一應力調和區形成一應力調和島。
  17. 如申請專利範圍第15項所述之發光二極體,其中該些應力調和區設置於該基底及一磊晶層之間。
  18. 如申請專利範圍第15項所述之發光二極體,其中該些應力調和區設置於兩層磊晶層之間。
  19. 如申請專利範圍第15項所述之發光二極體,其中該些應力調和區之厚度介於0.1 um至5.0 um之間。
  20. 如申請專利範圍第15項所述之發光二極體,更包括一反射層,加至該些LED結構。
TW098100447A 2008-07-02 2009-01-08 半導體結構及發光二極體 TWI405354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7780408P 2008-07-02 2008-07-02
US12/179,160 US8779445B2 (en) 2008-07-02 2008-07-24 Stress-alleviation layer for LED structures

Publications (2)

Publication Number Publication Date
TW201003990A TW201003990A (en) 2010-01-16
TWI405354B true TWI405354B (zh) 2013-08-11

Family

ID=41463659

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100447A TWI405354B (zh) 2008-07-02 2009-01-08 半導體結構及發光二極體

Country Status (3)

Country Link
US (1) US8779445B2 (zh)
CN (1) CN101621109B (zh)
TW (1) TWI405354B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
TWI462285B (zh) * 2010-12-30 2014-11-21 Lextar Electronics Corp 半導體結構及其製造方法
CN102593284B (zh) * 2012-03-05 2014-06-18 映瑞光电科技(上海)有限公司 隔离深沟槽及其高压led芯片的制造方法
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
US9721838B2 (en) * 2013-11-06 2017-08-01 Sharp Kabushiki Kaisha Production method for semiconductor element, and semiconductor element
US11749790B2 (en) 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN113809206A (zh) * 2020-06-11 2021-12-17 苏州晶湛半导体有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US455301A (en) * 1891-07-07 Joseph jackson bisel
US5656829A (en) * 1994-08-30 1997-08-12 Showa Denko K.K. Semiconductor light emitting diode
US20020079498A1 (en) * 2000-12-26 2002-06-27 Norikatsu Koide Semiconductor light emitting device and method for producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555301A (en) * 1983-06-20 1985-11-26 At&T Bell Laboratories Formation of heterostructures by pulsed melting of precursor material
JP3587081B2 (ja) * 1999-05-10 2004-11-10 豊田合成株式会社 Iii族窒化物半導体の製造方法及びiii族窒化物半導体発光素子
US20030102473A1 (en) * 2001-08-15 2003-06-05 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
US6949443B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Company High performance semiconductor devices fabricated with strain-induced processes and methods for making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US455301A (en) * 1891-07-07 Joseph jackson bisel
US5656829A (en) * 1994-08-30 1997-08-12 Showa Denko K.K. Semiconductor light emitting diode
US20020079498A1 (en) * 2000-12-26 2002-06-27 Norikatsu Koide Semiconductor light emitting device and method for producing the same

Also Published As

Publication number Publication date
US20100001257A1 (en) 2010-01-07
TW201003990A (en) 2010-01-16
US8779445B2 (en) 2014-07-15
CN101621109A (zh) 2010-01-06
CN101621109B (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
US10600933B2 (en) Vertical structure LEDs
TWI405354B (zh) 半導體結構及發光二極體
TWI493747B (zh) 發光二極體及其形成方法
TW201933625A (zh) 發光元件及其製造方法