CN110061111A - 发光元件及其制造方法 - Google Patents

发光元件及其制造方法 Download PDF

Info

Publication number
CN110061111A
CN110061111A CN201910043141.4A CN201910043141A CN110061111A CN 110061111 A CN110061111 A CN 110061111A CN 201910043141 A CN201910043141 A CN 201910043141A CN 110061111 A CN110061111 A CN 110061111A
Authority
CN
China
Prior art keywords
layer
light
emitting component
semiconductor layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910043141.4A
Other languages
English (en)
Other versions
CN110061111B (zh
Inventor
周以伦
陈之皓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN110061111A publication Critical patent/CN110061111A/zh
Application granted granted Critical
Publication of CN110061111B publication Critical patent/CN110061111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光元件及其制造方法，其中该发光元件包含：一基板；以及一半导体叠层形成于基板上且包含：一第一半导体层具有一第一电性；一第二半导体层具有第二电性；以及一发光叠层形成于第一、二半导体层之间；其中，在一剖视图中，第一半导体层的内部具有一第一区域包含一第一厚度，第一半导体的侧边缘具有一第二区域包含一第二厚度大于第一厚度。

Description

发光元件及其制造方法
技术领域
本发明涉及一种发光元件及其制法，尤其是涉及一种可发出紫外光的发光元件及其制造方法。
背景技术
目前发蓝光的氮化物发光二极管的形成方式包含在一外延成长基板上，例如为蓝宝石基板，以金属有机化学气相沉积(Metal Organic Chemical Vapor PhaseDeposition，MOCVD)方式成长单晶的氮化物半导体叠层。
然而，由于氮化物本身与外延成长基板间的晶格不匹配，所产生的应力将会造成外延成长的氮化物半导体层产生外延缺陷进而造成外延表面粗糙，且会随着外延成长越厚，应力随之增加且粗糙越严重，因此在成长主要发光结构之前，例如n型半导体层之前，通常会先在外延成长基板上成长缓冲层以及应力释放层，以提高整体半导体叠层的外延品质，减少产生外延缺陷。
近年来，紫外光发光二极管逐渐应用在光固化、曝光显影、净水、医疗等多元用途。紫外光是指发光波长小于400nm的光线，紫外光发光二极管的外延成长方式可近似于蓝光发光二极管，主要差异在于紫外光发光二极管的半导体叠层含有较高成分的铝。一般而言，波长越短即能量越强的紫外光发光二极管需要在半导体叠层内含有更高比例的铝。波长更短，例如波长小于280nm的紫外光发光二极管，即所谓的深紫外光(Deep UV)发光二极管或UV-C发光二极管在外延成长时需要加入更高比例的铝，而半导体层在含有高含量铝的情况下应力累积的情况更严重。应力造成发光二极管的外延品质低下是目前业界待解决的课题之一。
发明内容
本发明公开一种发光元件，包含：一基板；以及一半导体叠层形成于基板上且包含：一第一半导体层具有一第一电性；一第二半导体层具有第二电性；以及一发光叠层形成于第一、二半导体层之间；其中，在一剖视图中，第一半导体层的内部具有一第一区域包含一第一厚度，第一半导体的侧边缘具有一第二区域包含一第二厚度大于第一厚度。
本发明公开还一种发光元件制造方法，包含：提供一基板，包含一第一区域以及一第二区域；形成一掩模层于第二区域上；形成一半导体叠层包含AlXGa(1-X)N于第一区域上；以及沿着第二区域进行切割。
附图说明
图1A～图1H为本发明发光元件制造方法的一实施例的示意图；
图2A～图2D为本发明发光元件的制造方法另一实施例的上视示意图；
图3为本发明发光元件另一实施例的一剖面结构示意图；
图4A～图4B为本发明的一实施例发光元件的局部电子显微镜扫描图。
符号说明
100、200 发光元件
101 半导体叠层
101’ 非单晶叠层
102、102’ 基板
102a 上表面
102b 切割区
102c 外延成长区
104 图案化掩模层
105 第一非单晶层
106 缓冲层
107 第二非单晶层
108 第一半导体层
108a 第一区域
108b 第二区域
108c 蚀刻平台
109 第三非单晶层
110 发光叠层
111 第四非单晶层
112 第二半导体层
114 第一接触层
116 第二接触层
118 第一电极
119 第二电极
120 介电层
120a 顶面
120b 第一开孔
120c 第二开孔
123 第一金属电极
125 第二金属电极
T1 第一厚度
T2 第二厚度
具体实施方式
请参阅图1A～图1H，其显示本发明一发光元件的制造方法。
如图1A及图1B所示，发光元件的制造方法包含提供一基板102以及形成图案化掩模层104的步骤。图1A为基板102的局部以及图案化掩模层104的上视图，图1B为图1A中沿A-A’线段的截面图。基板102是可供外延成长的基板，例如蓝宝石(Sapphire)、氮化镓(GaN)、硅(Si)或碳化硅(SiC)基板；在本实施例中选用蓝宝石基板。在一实施例中，基板102可为一晶片裁切自一晶棒且经过抛光、研磨等制作程序。
如图1A及图1B所示，基板102具有一上表面102a，在一实施例中，图案化掩模层104的形成方式为将基板102的上表面102a定义出一切割区102b以及位于切割区102b之间的一外延成长区102c，在上表面102a上通过例如沉积或蒸镀法形成一介电材料层，介电材料层的材料包含二氧化硅(SiO2)或氮化硅(SiNx)。接着再以曝光显影等方式选择性地蚀刻移除外延成长区102c上的介电材料层，保留切割区102b上的介电材料层来形成图案化掩模层104。在一实施例中，在形成图案化掩模层104之前，先以一掩模层(图未示)将外延成长区102c覆盖，暴露出切割区102b，再于掩模层及切割区102b上形成介电材料层，接着剥离掩模层藉以移除其上的介电材料层，留下切割区102b上的介电材料层以形成图案化掩模层104。在一实施例中，图案化掩模层104的图案可为由多个网线交叉形成的网格，位于图案化掩模层104之间的各外延成长区102c于上视图中形成矩形图案，如图1A所示。在另一实施例中，如图2A～图2D所示，通过不同的网格排列，外延成长区102c于上视图中可形成条状、菱形图案、三角型图案、六角型图案或其他多边形图案。在一实施例中，每一网线可具有10～100微米的宽度与1～3微米的高度。
接着，参考图1C至图1F，在基板102上形成一外延叠层，外延叠层对应于外延成长区102c及切割区102b上分别有一半导体叠层101及一非单晶叠层101’。在一实施例中，半导体叠层101及非单晶叠101’于同一步骤形成。以下详述之。
如图1C所示，发光元件的制造方法包含缓冲结构106形成步骤。在基板102的多个外延成长区102c上形成一缓冲结构106。缓冲结构106的成长方法包含沉积法。沉积包含外延(Epitaxy)、物理气相沉积法(PVD)。外延包含分子束外延法(MBE)、有机金属气相外延(MOVPE)、气相外延成长法(VPE)或液相外延成长法(LPE)；物理气相沉积法包含蒸镀(evaporator)或溅镀(sputter)。缓冲结构106根据成长方法条件的不同，其晶相结构包含非晶、多晶或单晶的型态。
缓冲结构106包含氮化铝或氮化铝镓系材料，可为单层或多层结构。在一实施例中，缓冲结构106包含一AlN层以及一Alx1Ga(1-x1)N层，其中x1≥0.8。由于图案化掩模层104形成于基板102上，因此缓冲结构106与基板102例如为蓝宝石间因晶格不匹配所产生的应力可随着缓冲结构106的外延成长往横向发展而不会向上延伸。再者，由于图案化掩模层104位于切割区102b上，因此成长缓冲结构106时，同一步骤下于切割区102b与图案化掩模层104上方会形成一第一非单晶层105，为一非单晶结构。以MOCVD外延成长为例，基板102被置放于MOCVD机台(图未示)的反应腔体内后，分别含有铝、镓、氮的前驱物随着载流气体导入反应腔体内，并在基板102的上表面102a的外延成长区102c上依序反应沉积形成氮化铝(AlN)及氮化铝镓(AlGaN)层的缓冲结构106，且也于图案化掩模层104上沉积形成的第一非单晶层105，在本实施例中，第一非单晶层105与缓冲结构106在同一个外延成长制作工艺中形成，其含有与缓冲结构106相同元素，例如铝、镓、氮的多晶或非晶结构。
如图1D所示，缓冲结构106形成后，接着以外延成长方式于各外延成长区102c的缓冲结构106上形成一第一半导体层108，同时于第一非单晶层105上形成一第二非单晶层107。第一半导体层108包含氮化铝镓(Alx2Ga(1-x2)N)。第一半导体层108可掺杂一不纯物，例如硅，使第一半导体层108具有一第一电性例如为n型。在一实施例中，第一半导体层108的铝含量x2小于缓冲结构106中的铝含量x1，及/或x2≥0.6。以MOCVD外延成长为例，当缓冲结构106成长完后，可调整含铝及镓前驱物通入反应腔的流量或速率(III/V比)，同时将不纯物也导入反应腔中，在缓冲结构106及第一非单晶层105上反应沉积形成第一半导体层108及第二非单晶层107。在本实施例中，由于第一非单晶层105为多晶或非晶结构，因此其上方仅能持续堆积第二非单晶层107，其含有与第一半导体层108相同元素，例如铝、镓、氮的多晶或非晶结构。图4A显示第一半导体层108成长后，切割区102b与外延成长区102c交界区域的电子显微镜扫描图，图4B显示图4A第一非单晶层105与第二非单晶层107局部放大的电子显微镜扫描图。由扫描图可知，切割区102b上的第一非单晶层105及第二非单晶层107为多晶或非晶结构。相较于第一非单晶层105及第二非单晶层107，缓冲结构106及第一半导体层108的外延品质优于第一非单晶层105及第二非单晶层107，在一实施例中，缓冲结构106的外延结构包含单晶、多晶或单晶及多晶的混合；第一半导体层108的外延结构包含单晶、多晶或单晶及多晶的混合。
如图1D，由侧视观之，各第一半导体层108包含远离切割区102b的一第一区域108a以及靠近切割区102b的一第二区域108b，其中第一区域108a包含一第一厚度T1；第二区域108b包含一第二厚度T2大于第一厚度T1。在一实施例中，当切割区102b与图案化掩模层104如第1A图所示的图案化掩模层104对应切割区102b设置，亦即外延成长区102c被图案化掩模层104环绕时，第二区域108b也对应形成于靠近图案化掩模层104的区域，沿着外延成长区102c周围形成于各外延成长区102c上，因此第一区域108a也被第二区域108b所环绕，且第二区域108b占有外延成长区102c面积的0％以上，50％以下，第一区域108a具有大致均匀的第一厚度T1。
在一实施例中，第二区域108b的厚度T2由第一区域108a往外围，即，往切割区102b的方向，由第一厚度T1渐变增加，为一渐变厚度；在另一实施例中，第二区域108b的厚度T2由第一区域108a往外增加后，实质上维持一固定厚度。在另一实施例中，第二厚度T2可较第一厚度T1增加百分之五至十。在形成第一半导体层108后，通过一X光绕射仪检测可发现第一半导体层108的表面呈现平滑而无粗糙结构。
如图1E所示，接着以外延成长方式于各外延成长区102c上的第一半导体层108及图案化掩模层104上的第二非单晶层107上进行沉积。在此一外延步骤中，第一半导体层108上方依序形成一发光叠层110以及一第二半导体层112，而由于第二非单晶层107不利于高品质单晶外延层的形成，例如，因此在此一外延步骤中，第二非单晶层107上沉积形成与发光叠层110以及第二半导体层112分别有相同材料的一第三非单晶层109以及一第四非单晶层111。在一实施例中，发光叠层110可包含单异质结构(single heterostructure,SH)，双异质结构(double heterostructure,DH)，双侧双异质结构(double-side doubleheterostructure,DDH)，多重量子阱结构(multi-quantum well,MQW)。当发光叠层110材料为AlInGaP系列材料时，可发出波长介于610nm及650nm之间的红光，波长介于530nm及570nm之间的绿光，当发光叠层110材料为InGaN系列材料时，可发出波长介于400nm及490nm之间的蓝光，或是当活性层110材料为AlN、AlGaN、AlGaInN系列材料时，可发出波长介于400nm及250nm之间的蓝紫光或不可见光的紫外光。Ⅲ-Ⅴ族半导体材料的选择不在此限，也可选择上述以外的材料产生其他波段的非可见光，例如红外光或远红外光。发光叠层110材料可为不掺杂掺杂物、掺杂p型掺杂物或掺杂n型掺杂物的半导体。第二半导体层112可包含一氮化铝镓层。第二半导体层112可掺杂有一不纯物，例如镁，使第二半导体层112具有一第二电性例如p型。在一实施例中，第二半导体层112可以包含多个子层，各子层材料中铝含量可以不同，不纯物掺杂浓度也可以不同，例如不纯物掺杂浓度可以从发光叠层110侧沿外延成长方向向上渐增。在一实施例中，由于第二非单晶层107为多晶或非晶结构，因此其上方堆积的第三非单晶层109以及第四非单晶层111为多晶或非晶结构，且第三非单晶层109以及第四非单晶层111分别与发光叠层110以及第二半导体层112具有相同材料。发光叠层110以及第二半导体层112包含氮化铝镓层，例如为一单晶结构。在一实施例中，发光叠层110的铝含量比例可较第一半导体层108为低，而第二半导体层112的铝含量比例可较发光叠层110为低。
如图1F所示，在成长第二半导体层112之后，接着移除图案化掩模层104上的非单晶叠层，以在基板102上定义出多个半导体叠层101。移除非单晶叠层的方法包含移除图1E中的第一至第四非单晶层105、107、109及111以及图案化掩模层104；在另一实施例中，仅移除图案化掩模层104上的非单晶叠层105至111，保留图案化掩模层104。在后续制作工艺中，各半导体叠层101将进一步形成独立的发光元件。在一实施例中，每一半导体叠层101可包含前述形成于基板上的缓冲结构106、形成于缓冲结构106上的第一半导体层108、形成于第一半导体层108上的发光叠层110以及形成于发光叠层110上的第二半导体层112。在本实施例中，利用干蚀刻(例如感应式耦合型电浆蚀刻,ICP)或搭配湿蚀刻移除非单晶叠层101’以及图案化掩模层104。
如图1G所示，在形成多个半导体叠层101后，接着以例如为干蚀刻及/或湿蚀刻的方式移除各半导体叠层101的部分第二半导体层112及发光叠层110，以形成一蚀刻平台108c外露出部分的第一半导体层108。在一实施例中，蚀刻平台108c位于半导体叠层101的边缘。在一实施例中，在形成蚀刻平台108c时，第一半导体层108的部份第二区域108b也被蚀刻掉。在另一实施例中，蚀刻平台108c位于半导体叠层101的内部区域，第一半导体层108的第二区域108b不被蚀刻掉，第二区域108b环绕蚀刻平台108c。
接着，在蚀刻平台108c上形成一第一电极118例如为一金属电极以及于第二半导体层112上形成一第二电极119例如为一金属电极。在本发明另一实施例中，可先实施如图1G的形成蚀刻平台108c与电极制作步骤后，再实施如图1F的移除图案化掩模层104与非单晶叠层101’的步骤。在本发明另一实施例中，图1F与图1G的制作工艺可同时进行。
在本发明另一实施例中，在第一半导体层108及第一电极118之间，及/或第二半导体层112及第二电极119之间还包含一接触层，接触层的材料包含金属或金属氧化物；金属材料可例如银(Ag)、铝(Al)、金(Au)、钛(Ti)、铜(Cu)、铂(Pt)、镍(Ni)或铑(Rh)等金属或上述材料的合金或叠层；金属氧化物材料可例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟(InO)、氧化锡(SnO)、氧化铟锌(IZO)或氧化锌镓(GZO)，或上述材料的叠层。
如图1H所示，接着进行基板切割步骤，基板切割方式包含以一激光自基板上表面102a划切，以自上表面102a向基板内熔融改质基板，或者以一隐形切割激光(stealthdicing laser)聚焦于基板内部形成改质区域(图未示)。上述切割方式可搭配劈裂方式，自基板改质区域沿基板晶格面劈裂完成切割。在本实施例中，以隐形切割激光将晶片级的基板102沿着对应原切割区102b的位置分开，以形成多个发光元件100，而每一发光元件100可包含一基板102’以及一半导体叠层101形成于基板102’上。
在一实施例中，发光元件100发出的主波长为紫外光的光线，通过上述实施例的制作工艺及结构可得到一高外延品质的紫外光发光元件100。
分开后的发光元件100具有一周围，其第一半导体层108在远离发光元件周围的内部区域(相当位于前述的第一区域108a)具有前述的第一厚度T1，靠近元件周围的第一半导体层108的一侧边缘(相当位于前述的第二区域108b)具有前述的第二厚度T2，其大于第一厚度T1，第二厚度T2具有一渐变厚度。在一实施例中，渐变厚度由内部区域往外渐变增加；在一实施例中，渐变厚度由内部区域的第一厚度T1渐变增加；在另一实施例中，第二区域108b的厚度T2由第一区域108a往外增加后，实质上维持一固定厚度。在另一实施例中，第二厚度T2可较第一厚度T1增加百分之五至十。
如图1H所示，第一半导体层108上方的各层，对应第一半导体层108的内部区域与侧边缘而有不同的高度及/或厚度；在另一实施例中，因第一半导体层108的内部区域与侧边缘厚度不同所造成的高度差，在外延成长第一半导体层108上方的各层时，会逐渐地趋于平缓，使得第二半导体层112的上表面形成一平面(图未示)。
请参阅图3，其是本发明的发光元件另一实施例的剖视示意图。
本实施例的发光元件200包含：一基板102’；一半导体叠层101形成于基板102上且包含：一缓冲结构106形成于基板102’上，可为单层或多层结构；一第一半导体层108形成于缓冲结构106上且具有一第一电性，第一半导体层108可包含AlX2Ga(1-X2)N，在一剖视图中，第一半导体层108远离发光元件200周围的内部区域包含一第一厚度T1，靠近发光元件200周围的一侧边缘包含一第二厚度T2大于第一厚度T1；一发光叠层110形成于第一半导体层108上；一第二半导体层112具有第二电性形成于发光叠层110上。第二半导体层112以及发光叠层110是部分被移除以形成一蚀刻平台108c外露出部分的第一半导体层108。一第一接触层114形成于第一半导体层108上，在一实施例中一第二接触层116形成第二半导体层112上且覆盖第二半导体层112的上表面，第一接触层114或第二接触层116的材料包含金属或金属氧化物，第二接触层116的金属材料可例如银(Ag)、铝(Al)、金(Au)、钛(Ti)、铜(Cu)、铂(Pt)、镍(Ni)或铑(Rh)等金属或上述材料的合金或叠层；第二接触层116的金属氧化物材料可例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟(InO)、氧化锡(SnO)、氧化铟锌(IZO)或氧化锌镓(GZO)，或上述材料的叠层。第一接触层114及/或第二接触层116的材料可包含石墨烯(Graphene)。第一接触层114或第二接触层116可为单层或多层结构，多层结构可包含金属层、金属氧化物层或上述的叠层结构。通过第一接触层114与第一半导体层108及/或第二接触层116与第二半导体层112之间形成良好的电性接触，以及第一接触层114及/或第二接触层116本身的低阻值能均匀分散外界注入的电流以及将电流传导至发光元件。此外，选择特定的金属材料作为第一接触层114或第二接触层116的材料，使得第二接触层116对发光叠层110所发出的光线具有高反射性。在一实施例中，第二接触层116包含一氧化铟锡层及一银金属层，通过氧化铟锡层透光性及其与半导体叠层不同的折射系数搭配高反射性的银金属层构成一全方位反射结构(omni-directional reflector)。第一接触层114包含一金属层或一金属叠层，例如铬(Cr)和铝(Al)的叠层。
发光元件200包含一介电层120覆盖于第二接触层116与第一接触层114上，且具有一顶面120a、一第一开孔120b以及一第二开孔120c，第一金属电极123位于介电层120的顶面120a上，填入第一开孔120b且通过第一开孔120b电连接第一接触层114。第二金属电极125位于顶面120a上，填入第二开孔120c且通过第二开孔120c电连接第二接触层116。
本实施例的发光元件200的制法与前述实施例大致相同，不同之处在于本实施例于两半导体层108及112上形成接触层114及116后，是以介电层120覆盖在每一半导体叠层101上方，并且形成第一开孔120b以及第二开孔120c，再于顶面120a上形成第一金属电极123以及第二金属电极125。
在本发明另一实施例中，介电层120可为单层或多层的构造。当介电层120为多层膜时，可包含不同折射率的两种以上的材料交替堆叠以形成一布拉格反射镜(DBR)结构，选择性地反射特定波长的光。
在本发明另一实施例中，可提供一载体(图未示)，其一表面侧具有一第一电连接区域电连接于第一金属电极123，以及一第二电性区域电性区隔于第一电性区域，且电连接于第二金属电极125。
在一实施例中，发光元件200与一载体(图未示)电连接并固定于载体的情况下，可以通过蚀刻或激光移除等方式移除基板102’，在发光叠层110发出的光为紫外光波段下，由于基板102’会吸收紫外光波段的光，使得发光元件200效率降低。通过移除基板102’，可以提高发光元件200的发光效率。
除了以上实施例以外，本发明的发光元件也可为一串联有多个半导体叠层的形式。如图1G所示，可将各半导体叠层101的侧边以一绝缘层(图未示)包覆，或在各半导体叠层101间填充介电材料(图未示)，再以多个导线(图未示)分别连接相邻的半导体叠层101间的第一电极118及/或第二电极119，使多个半导体叠层101之间形成电性串联或并联。
相较于现有技术在蓝宝石基板上外延成长含有高铝含量的氮化铝镓层时，因晶格不匹配而造成氮化铝镓外延层表面粗糙而降低发光效率的缺点，本发明上述任一实施例的发光元件的制法，在基板上先定义出外延成长区以及切割区，并在切割区上形成图案化掩模层，接着在外延成长区及图案化掩模层上进行外延，使得氮化铝镓层，例如第一半导体层108及其上方的半导体层，与基板间晶格不匹配所产生的应力得以横向地缓解。此外，通过本发明的发光元件的制法，可节省外延成长的时间以及成本。
以上所述的仅为本发明的优选实施例而已，并非用来限定本发明实施的范围，举凡依本发明权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的保护范围内。

Claims (12)

1.一种发光元件，其特征在于，包含：
基板；以及
半导体叠层，形成于该基板上且包含：第一半导体层具有第一电性；第二半导体层具有第二电性；以及发光叠层形成于该第一、二半导体层之间；
其中，在一剖视图中，该第一半导体层的内部具有第一区域包含第一厚度，该第一半导体的侧边缘具有第二区域包含第二厚度大于该第一厚度。
2.如权利要求1的发光元件，其中该第一区域具有大致均匀的该第一厚度，以及该第二厚度包含一渐变厚度。
3.如权利要求1的发光元件，其中该第二厚度较该第一厚度增加百分之五至十的厚度。
4.如权利要求1的发光元件，其中该第一半导体层包含AlX1Ga(1-X1)N，其中X1≥0.6。
5.如权利要求4的发光元件，该半导体叠层还包含缓冲结构，包含AlX2Ga(1-X2)N，形成于该基板与该第一半导体层之间，其中X2>X1。
6.如权利要求1的发光元件，其中该基板包含可供外延成长的绝缘基板，且该半导体叠层包含蚀刻平台，该蚀刻平台外露出部分的该第一半导体层，且该发光元件还包含第一接触层形成于该蚀刻平台上、以及第二接触层形成于该第二半导体层上。
7.如权利要求6的发光元件，还包含：
介电层，覆盖于该第二接触层与该第一接触层上，包含顶面、第一开孔以及第二开孔；以及
第一电极及第二电极，分别形成于该顶面上；
其中，该第一电极通过该第一开孔连接于该第一接触层；以及
该第二电极通过该第二开孔连接于该第二接触层。
8.一种发光元件的制造方法，包含：
提供基板，包含第一区域以及第二区域；
形成掩模层于该第二区域上；
形成半导体叠层，包含AlXGa(1-X)N于该第一区域上；以及
沿着该第二区域进行切割。
9.如权利要求8的发光元件的制造方法，还包含在该掩模层上形成非单晶叠层；其中该非单晶叠层与该半导体叠层于同一步骤形成；其中形成该半导体叠层包含AlXGa(X-1)N于该第一区域上的步骤包含形成缓冲结构于该第一区域上。
10.如权利要求8的发光元件的制造方法，其中该掩模层具有10～100微米的宽度与1～3微米的高度。
11.如权利要求9的发光元件的制造方法，还包括移除该非单晶叠层。
12.如权利要求9的发光元件的制造方法，其中，该半导体叠层包含该缓冲结构、第一半导体层、第二半导体层以及发光叠层位于该第一与该第二半导体层之间；
该制造方法还包括以下步骤：
移除该半导体叠层的部分的该第二半导体层及该发光叠层，以形成蚀刻平台外露出部分的该第一半导体层；以及
在该蚀刻平台上形成第一接触层，电连接于该第一半导体层，且在该第二半导体层上形成第二接触层。
CN201910043141.4A 2018-01-19 2019-01-17 发光元件及其制造方法 Active CN110061111B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107102115A TW201933625A (zh) 2018-01-19 2018-01-19 發光元件及其製造方法
TW107102115 2018-01-19

Publications (2)

Publication Number Publication Date
CN110061111A true CN110061111A (zh) 2019-07-26
CN110061111B CN110061111B (zh) 2022-09-27

Family

ID=67298273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910043141.4A Active CN110061111B (zh) 2018-01-19 2019-01-17 发光元件及其制造方法

Country Status (3)

Country Link
US (2) US11050000B2 (zh)
CN (1) CN110061111B (zh)
TW (1) TW201933625A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190033979A (ko) * 2017-09-22 2019-04-01 주식회사 루멘스 색 변환 전극부를 갖는 수직형 발광소자
CN114267755B (zh) * 2021-12-17 2024-04-16 江西乾照光电有限公司 一种半导体发光器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218997A (zh) * 1997-09-19 1999-06-09 西门子公司 制备多个半导体的方法
JP2000323412A (ja) * 1999-05-10 2000-11-24 Sharp Corp 半導体素子の製造方法
US20090072253A1 (en) * 2007-09-14 2009-03-19 Sony Corporation Semiconductor light emitting device, method for manufacturing same, and method for forming underlying layer
US20120248457A1 (en) * 2008-08-06 2012-10-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure and production method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763753B2 (ja) * 2001-06-05 2006-04-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US10074778B2 (en) * 2011-03-22 2018-09-11 Seoul Viosys Co., Ltd. Light emitting diode package and method for manufacturing the same
US8951842B2 (en) 2012-01-12 2015-02-10 Micron Technology, Inc. Semiconductor growth substrates and associated systems and methods for die singulation
US9299883B2 (en) * 2013-01-29 2016-03-29 Hexatech, Inc. Optoelectronic devices incorporating single crystalline aluminum nitride substrate
KR20180058564A (ko) * 2016-11-24 2018-06-01 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218997A (zh) * 1997-09-19 1999-06-09 西门子公司 制备多个半导体的方法
JP2000323412A (ja) * 1999-05-10 2000-11-24 Sharp Corp 半導体素子の製造方法
US20090072253A1 (en) * 2007-09-14 2009-03-19 Sony Corporation Semiconductor light emitting device, method for manufacturing same, and method for forming underlying layer
US20120248457A1 (en) * 2008-08-06 2012-10-04 Showa Denko K.K. Group iii nitride semiconductor multilayer structure and production method thereof

Also Published As

Publication number Publication date
US11050000B2 (en) 2021-06-29
CN110061111B (zh) 2022-09-27
US11641005B2 (en) 2023-05-02
TW201933625A (zh) 2019-08-16
US20190229236A1 (en) 2019-07-25
US20210280745A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US7816700B2 (en) Light emitting diode employing an array of nanorods and method of fabricating the same
KR100993074B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR100833313B1 (ko) 질화갈륨계 발광다이오드 소자 및 그의 제조방법
TWI720026B (zh) 發光元件
JP5195798B2 (ja) 半導体発光素子の製造方法
US9548416B2 (en) Light emitting device and light emitting device package having the same
JP2009543372A (ja) 発光結晶構造体
WO2012091311A2 (en) High efficiency light emitting diode
US20140197374A1 (en) Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby
US11430934B2 (en) Light-emitting diode device
US11810943B2 (en) Light-emitting device and manufacturing method thereof
TWI493747B (zh) 發光二極體及其形成方法
US20230317912A1 (en) Light-emitting diode and manufacturing method thereof
US11641005B2 (en) Light-emitting element and manufacturing method thereof
US20180019378A1 (en) Method For Fabricating High-Efficiency Light Emitting Diode Having Light Emitting Window Electrode Structure
US20190067516A1 (en) Semiconductor device and manufacturing method thereof
TW201834265A (zh) 光電半導體元件
KR101755670B1 (ko) 발광소자 및 발광소자의 제조방법
TWI387134B (zh) 發光元件及其製造方法
KR102432224B1 (ko) 발광소자 및 발광소자 패키지
TW202316681A (zh) 發光元件
KR20160054330A (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20150144499A (ko) 발광소자 및 발광 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant