CN107919412B - 发光二极管及其制备方法 - Google Patents
发光二极管及其制备方法 Download PDFInfo
- Publication number
- CN107919412B CN107919412B CN201610890543.4A CN201610890543A CN107919412B CN 107919412 B CN107919412 B CN 107919412B CN 201610890543 A CN201610890543 A CN 201610890543A CN 107919412 B CN107919412 B CN 107919412B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- protective layer
- type semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 212
- 239000004065 semiconductor Substances 0.000 claims abstract description 134
- 239000011241 protective layer Substances 0.000 claims abstract description 123
- 238000004020 luminiscence type Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000007738 vacuum evaporation Methods 0.000 claims description 4
- 235000007164 Oryza sativa Nutrition 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 235000009566 rice Nutrition 0.000 claims description 3
- 240000007594 Oryza sativa Species 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000010437 gem Substances 0.000 description 1
- 229910001751 gemstone Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提出了发光二极管及其制备方法。该发光二级管包括：衬底；第一类型半导体层，所述第一类型半导体层的侧壁自下而上依次包括电极台阶以及保护层台阶，所述电极台阶上设置有第一类型电极；多量子阱发光层；第二类型半导体层，所述第二类型半导体层上设置有第二类型电极；保护层，所述保护层覆盖所述第二类型半导体层上表面除所述第二类型电极以外区域，并且所述保护层覆盖所述第二类型半导体层的侧壁、所述多量子阱发光层的侧壁以及所述保护层台阶的侧壁。具有上述结构的发光二极管可缓解器件侧壁处保护层易脱落破损的问题，从而可以降低由于侧壁处保护层失效而造成的器件漏电。
Description
技术领域
本发明涉及电子领域，具体地，涉及发光二极管及其制备方法。
背景技术
发光二极管(LED)是一种能将电信号转换成光信号的结型电致发光半导体器件，氮化镓(GaN)基发光二极管作为固态光源一经出现便以其高效率、长寿命、节能环保、体积小等优点，成为国际半导体和照明领域研发与产业关注的焦点。以氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)和氮化铟铝镓(AlGaInN)为主的III-Ⅴ族氮化物材料，由于具有连续可调的直接带宽(0.7～6.2eV)，覆盖了从紫外光到红外光的光谱范围，成为制造蓝光、绿光和白光LED器件的理想材料。
然而，目前的发光二极管及其制备方法仍有待改进。
发明内容
本发明是基于发明人的以下发现而完成的：
目前水平结构的LED芯片普遍存在良品率不理想，芯片侧面保护层失效造成器件漏电的情况。发明人经过深入研究以及大量实验发现，这主要是由于水平结构的LED芯片的正负电极位于芯片的同一侧，并且需要在具有芯片电极的一侧的器件表面(器件的上表面以及侧壁)覆盖钝化保护层，保护芯片表面免受导电杂质和微粒影响，避免芯片出现漏电现象。而目前的保护层在芯片侧面的附着效果不理想，极易在后续的生产加工过程中或者是人为因素造成芯片侧面的保护层脱落或者受损。这样就造成了芯片侧面保护失效，侧面没有钝化保护层的芯片很容易在后期生产加工中或者认为操作失误的情况下出现漏电的现象，最终使芯片因为漏电而无法正常工作，导致产品的良品率下降。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。有鉴于此，在本发明的第一方面，本发明提出了一种发光二极管。该发光二级管包括：衬底；第一类型半导体层，所述第一类型半导体层设置在所述衬底上，所述第一类型半导体层的侧壁自下而上依次包括电极台阶以及保护层台阶，所述电极台阶上设置有第一类型电极；多量子阱发光层，所述多量子阱发光层设置在所述第一类型半导体层的上表面；第二类型半导体层，所述第二类型半导体层设置在所述多量子阱发光层上，所述第二类型半导体层上设置有第二类型电极；保护层，所述保护层覆盖所述第二类型半导体层上表面除所述第二类型电极以外区域，并且所述保护层覆盖所述第二类型半导体层的侧壁、所述多量子阱发光层的侧壁以及所述保护层台阶的侧壁。具有上述结构的发光二极管可缓解器件侧壁处保护层易脱落破损的问题，从而可以降低由于侧壁处保护层失效而造成的器件漏电。
在本发明的另一方面，本发明提出了一种发光二极管的方法。根据本发明的实施例，该方法包括：在衬底的上表面上依次形成第一类型半导体层、多量子阱发光层以及第二类型半导体层；对所述第二类型半导体层上表面的一部分进行第一刻蚀处理，除去第一刻蚀区域的所述第二类型半导体层、所述多量子阱发光层以及一部分所述第一类型半导体层，以便形成电极台阶；对经过所述第一刻蚀处理的所述第二类型半导体层上表面的一部分进行第二刻蚀处理，除去第二刻蚀区域的所述第二类型半导体层、所述多量子阱发光层以及一部分所述第一类型半导体层，以便形成保护层台阶；利用真空蒸镀技术，在所述第二类型半导体层上形成第二类型电极，在所述电极台阶上形成第一类型电极；以及沉积形成保护层，所述保护层位于所述第二类型半导体层上表面除所述第二类型电极以外区域、所述第二类型半导体层的侧壁、所述多量子阱发光层的侧壁以及所述保护层台阶的侧壁。该方法操作简单，无需特殊的生产设备即可实现，从而有利于利用现有的仪器设备进行生产，有利于实现大规模推广。
附图说明
图1显示了根据本发明一个实施例的发光二极管的结构示意图；
图2显示了根据本发明另一个实施例的发光二极管的结构示意图；
图3显示了根据本发明一个实施例的第一类型半导体层的结构示意图；
图4显示了根据本发明一个实施例的制备发光二极管的方法的流程示意图；以及
图5A以及图5B显示了根据本发明一个实施例的制备发光二极管的方法的流程示意图。
附图标记说明：
100：衬底；200：第一类型半导体层；300：多量子阱发光层；400：第二类型半导体层；500：第一类型电极；600：第二类型电极；700：保护层；10：缓冲层；20：电子阻挡层；
1：电极台阶；2：保护层台阶
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种发光二极管。根据本发明的实施例，参考图1，该发光二极管包括：衬底100、第一类型半导体层200、多量子阱发光层300、第二类型半导体层400以及保护层700。其中，第一类型半导体层200设置在衬底100上，参考图3，第一类型半导体层的侧壁自下而上依次包括电极台阶1以及保护层台阶2，电极台阶1上设置有第一类型电极500，第二类型半导体层上设置有第二类型电极600。保护层700覆盖第二类型半导体层400的上表面上除去第二类型电极600以外区域，并且覆盖第二类型半导体层400的侧壁、多量子阱发光层300的侧壁以及保护层台阶2的侧壁。由此，保护层700可以充分起到保护盖发光二极管表面免受导电杂质以及微粒的影响，同时该保护层只覆盖了第一类型半导体层侧壁的一部分，从而可以避免侧壁处的保护层破损而导致的器件漏电等情况。
下面根据本发明的实施例，对该发光二极管的具体结构进行详细说明。
需要说明的是，在本发明中，衬底100的具体类型不受特别限制，例如，可以为蓝宝石衬底。上述第一类型半导体层、第一类型电极、第二类型半导体层以及第二类型电极的具体种类以及组成材料也不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，根据本发明的具体实施例，上述第一类型半导体层200可以是由N型氮化镓形成的，第二类型半导体层可以是由P型氮化镓形成的。第一类型半导体层200的厚度可以为3～5微米，多量子阱发光层300的厚度可以为0.1～0.2微米；第二类型半导体层的厚度可以为0.1～0.3微米。上述外延层(第一类型半导体层200、多量子阱发光层300、第二类型半导体层400)的总厚度可以为3.5～6微米，本领域技术人员可以根据实际情况进行调节。第一类型电极500以及第二类型电极600可以是由只含有一种金属元素的金属形成的，也可以是由合金形成的。例如，可以由Cr/Ti/Au或者Ti/Al/Ti/Au形成。保护层700的具体组成也不受特别限制，只要是由绝缘物质形成，能够满足保护该发光二极管的相应结构不受导电杂质影响即可。例如，可以采用二氧化硅、Si3N4等绝缘材料形成保护层700。
发明人经过深入研究以及大量实验发现，当保护层的厚度过厚时，不仅在侧面的附着效果不佳，易脱落，并且会吸收发光，降低器件的发光效率；而当保护层厚度过薄时，则很容易在后续的生产加工过程中或者是人为因素造成保护层脱落或者受损。为至少在一定程度上解决或是缓解上述问题，在根据本发明实施例的发光二极管中，第一类型半导体层设置有保护层台阶2。由此，可以采用分步沉积的方法形成保护层700，将发光二极管上表面的保护层700的厚度设置的较薄，而沉积在侧壁处的保护层700的厚度稍厚。由此，可以在保证期间发光效率的前提下，较好的保护该发光二极管的侧壁。并且，由于保护层700在该发光二极管的侧壁方向上，仅仅覆盖第二类型半导体层400的侧壁、多量子阱发光层300的侧壁以及第一类型半导体层200一小部分(保护层台阶2)的侧壁，因此侧壁处的保护层700的高度较低，从而可以缓解由于保护层与侧壁附着力度不佳而造成的脱落等情况。
具体的，根据本发明的实施例，参考图3，保护层台阶2的宽度D与保护层台阶的高度H2的比例可以为10～30。本领域技术人员能够理解的是，在实际的制备过程中，通常采用沉积的方法形成绝缘的保护层700，因此，在形成覆盖侧壁的保护层700时，出于简化沉积步骤考虑，通常在沉积过程中通过控制保护层台阶2的宽度来控制侧壁处的保护层700的厚度。因此，保护层台阶2的宽度、高度等参数，关系到该处保护层700的尺寸。发明人经过大量实验验证发现，当保护层台阶具有上述宽高比时，侧壁处的保护层700厚度适中，高度合理，既能够有效实现保护芯片发光层的功能，又可以防止由于侧壁过厚、附着力不强而造成保护层700的脱落。根据本发明的具体实施例，保护层台阶2侧壁的高度H2可以为0.1～0.2微米。保护层台阶2的高度较小，是由于发明人考虑到保护层700在垂直方向(图中所示上下方向)上的高度为第二类型半导体层400、多量子阱发光层300以及保护层台阶2的高度之和。根据本发明的具体实施例，第二类型半导体层400以及多量子阱发光层300的总厚度可以为0.2～0.3微米。保护层台阶2仅需要具有较小的高度，保证形成在其上(覆盖其上表面以及侧壁)的保护层700能够完全覆盖多量子阱发光层300以及第二类型半导体层400即可。因此，设置在侧壁处的保护层700的总高度较小，而保护层台阶2的宽度可以为1～3微米。较大的宽度以及较小的高度，有利于防止侧壁上的保护层700发生脱落。根据本发明的另一些实施例，第二类型半导体层400上表面上处的保护层700的厚度可以为50～100微米。由此，可以降低位于第二类型半导体层400上表面上的保护层700的厚度，保证该发光二极管的发光效率。
根据本发明的实施例，电极台阶1的上表面用于设置第一类型电极500。电极台阶1的侧壁高度H1可以为0.5～1.2微米。由此，便于设置高度适当的第一类型电极。
根据本发明的实施例，参考图2，为了进一步提高该发光二极管的性能，该发光二极管还可以进一步包括缓冲层10。根据本发明的实施例，缓冲层10可以设置在衬底100以及第一类型半导体层200之间。缓冲层10可以是由低温生长的GaN形成的。缓冲层10的厚度可以为0.3～0.5微米。根据本发明的另一些实施例，第二类型半导体层400还可以进一步包括电流扩散层20。电流扩散层20设置在第二类型半导体层400的上表面上，电流扩散层20可以是由ITO形成的，厚度可以为100～300nm。
综上所述，本发明提出的发光二极管具有以下优点的至少之一：
(1)采用保护层台阶结构，加强侧壁处保护层的附着力度，增强了保护层的整体稳定性；
(2)有效缓解保护层脱落隐患，且侧壁处保护层厚度适中，不易破损失效；
(3)杜绝保护层覆盖整个第一类型半导体层的侧壁，防止保护层吸光导致器件发光性能下降；
(4)可利用现有加工技术制备，生产成本低，有利于大规模推广。
在本发明的另一方面，本发明提出了一种制备发光二极管的方法。该方法制备的发光二极管可以具有与前面描述的发光二极管相同的特征，在此不再赘述。根据本发明的实施例，参考图4，该方法包括：
S100：形成半导体结构
根据本发明的实施例，在该步骤中，在衬底的上表面上依次形成第一类型半导体层、多量子阱发光层以及第二类型半导体层。关于上述结构的具体组成以及位置关系，前面已经进行了详细的描述，在此不再赘述。
为了进一步提高该发光二极管的使用性能，参考图5A，还可以在衬底100以及第一类型半导体层200之间设置缓冲层10。
需要说明的是，形成上述半导体结构的具体方法不受特别限制，例如，根据本发明的具体实施例，可以采用外延生长，例如金属有机化学气相沉积等方法，在衬底100上形成上述半导体结构。
S200：第一刻蚀处理
根据本发明的实施例，在该步骤中，对第二类型半导体层上表面的一部分进行第一刻蚀处理，除去第一刻蚀区域的第二类型半导体层、多量子阱发光层以及一部分第一类型半导体层，以便形成电极台阶。
具体的，参考图5A，对第二类型半导体层400上表面靠近侧壁的部分(即第一刻蚀区域)，进行自上而下的刻蚀处理。第一刻蚀的目的在于在第一类型半导体层200上形成电极台阶1，因此，本领域技术人员能够理解的是，第一刻蚀处理的刻蚀深度应当能够除去第一刻蚀区域以下的全部第二类型半导体层400以及多量子阱发光层300，并且除去一部分的第一类型半导体层200。第一刻蚀处理的刻蚀深度可以为1～1.5微米，形成的电极台阶1的高度可以为0.5～1.2微米。
需要说明的是，第一刻蚀处理的具体刻蚀方法以及刻蚀参数不受特别限制，只要能够形成上述结构即可。例如，可以预先采用光刻技术，在第二类型半导体层400的上表面制备模板，以便保护第二类型半导体层400上表面除去第一刻蚀区域以外的部分。然后，可以采用诸如电感耦合等离子刻蚀(ICP)等刻蚀技术，实现第一刻蚀处理。采用ICP进行刻蚀的时间可以为15分钟，刻蚀深度可以为1～1.5微米。随后，除去残留的光刻胶，即可完成第一刻蚀处理。
S300：第二刻蚀处理
根据本发明的实施例，在该步骤中，对经过第一刻蚀处理的第二类型半导体层上表面的一部分进行第二刻蚀处理，除去第二刻蚀区域的第二类型半导体层、多量子阱发光层以及一部分所述第一类型半导体层，以便形成保护层台阶。
具体的，在该步骤中，参考图5A中(c)步骤，采用与第一刻蚀处理相似的刻蚀方法，对第二类型半导体层400的上表面进行第二刻蚀处理。第二刻蚀处理的目的在于形成保护层台阶2，而如前所述，保护层台阶2是为了设置保护层700而设计的。因此，本领域技术人员能够理解的是，在第一类型半导体结构200的4个侧壁上，均可以具有保护层台阶2。根据本发明的具体实施例，第二刻蚀处理的刻蚀除去第一类型半导体层200的深度可以为100～200nm。保护层台阶的宽度可以为2～3微米。
S400：设置电极
根据本发明的实施例，在该步骤中，利用真空蒸镀技术，在第二类型半导体层上形成第二类型电极，在电极台阶上形成第一类型电极。关于第一类型电极以及第二类型电极的具体结构，前面已经进行了详细的描述，在此不再赘述。
具体的，电极材料可以选用Cr/Ti/Au或者Ti/Al/Ti/Au等金属，电极厚度可以为1.5-2微米。蒸镀完成后在N2氛围下对电极进行退火合金处理。退火时间可以为16分钟，温度可以为300-350摄氏度。本领域技术人员能够理解的是，为了防止真空蒸镀电极的过程中，污染不需要形成电极的第二类型半导体层或是电极台阶表面，在进行真空蒸镀之前，可以采用光刻胶预先在第二类型半导体层以及电极台阶表面形成模板，然后暴露出需要蒸镀电极的区域，再进行制作电极的步骤。
S500：设置保护层
根据本发明的实施例，在该步骤中，沉积形成保护层。保护层位于第二类型半导体层上表面除所述第二类型电极以外区域、第二类型半导体层的侧壁、多量子阱发光层的侧壁以及保护层台阶的侧壁。
需要说明的是，在该步骤中，形成保护层的具体方法以及沉积参数不受特别限制。例如，根据本发明的具体实施例，可以采用PECVD(等离子体增强化学气相沉积)技术实现保护层的沉积。具体的，可以控制腔体温度为300摄氏度左右，首先在设置了电极的半导体结构的整个外表面沉积一层由SiO2等绝缘材料形成的预保护层，预保护层的厚度可以为80微米左右。随后，采用湿法刻蚀掉覆盖在第一类型电极表面的预保护层，以及该半导体结构侧面的部分预保护层，仅仅保留该半导体结构侧面位于保护层台阶的上表面、侧壁、多量子阱发光层的侧壁以及第二类型半导体层的侧壁处的预保护层，即可完成保护层的设置。上述湿法刻蚀除去预保护层的步骤可以采用光刻胶作为刻蚀模板，完成除去预保护层的操作后，除去光刻胶模板即可。
根据本发明的实施例，为了进一步提高利用该方法制备的发光二极管的性能，第二类型半导体层还可以进一步包括电流扩散层。关于电流扩散层的具体位置、材料以及尺寸，前面已经进行了详细的描述，在此不再赘述。下面说明当该第二类型半导体层包括电流扩散层时，制备保护层的具体步骤：
根据本发明的实施例，当第二类型半导体层包括电流扩散层时，参考图5B，在设置电流扩散层之前，预先在保护层台阶、多量子阱发光层300以及第二类型半导体层400的侧壁形成第一亚保护层710。形成第一亚保护层710的具体方法以及沉积参数可以与前面描述的形成保护层700的沉积参数相同。具体的，可以预先在整个半导体结构的外表面均沉积一层绝缘材料，然后通过湿法刻蚀，保留需要形成第一亚保护层710处的绝缘材料，即可完成第一亚保护层710的设置。
随后，参考图5B中(e)，在第二类型半导体层400上表面设置电流扩散层20。需要说明的是，电流扩散层20仅仅需要覆盖第二类型半导体层400的上表面。因此，在设置电流扩散层20时，可以首先在第二类型半导体层的上表面制备厚度为100-300nm的ITO膜。随后，对ITO膜进行黄光光刻，制备湿法刻蚀的保护膜，使保护膜覆盖该ITO膜保留需要的区域。例如，在第二类型半导体层400上表面的边界处，可以留有3-5微米的距离不需设置电流扩散层20。光刻完成后利用ITO刻蚀液对ITO进行湿法刻蚀，时间10-20分钟，除去边界处的ITO膜。刻蚀完成后，去除残余保护膜，再对该半导体结构进行退火，退火温度可以为450-540摄氏度，时间30分钟。由此，可以完成电流扩散层20的设置。
本领域技术人员能够理解的是，当第二类型半导体层400进一步包括电流扩散层20时，第二类电极600即设置在电流扩散层20的上表面。因此，参考图5B中(f)，此时设置电极的步骤在形成电流扩散层20之后进行。
根据本发明的实施例，参考图5B中的(g)完成电极的设置之后，在第一类型半导体层、多量子阱发光层、第二类型半导体层以及第二类型电极的外表面沉积形成第二保护亚层。随后，刻蚀第二保护亚层，暴露出第二类型电极600，并除去第二类型半导体层、多量子阱发光层以及第一类型半导体层侧壁的第二保护亚层，剩余的第二保护亚层以及前面制备的第一亚保护层710(图中未示出)即构成根据本发明实施例的保护层700。
在本发明的描述中，术语“内”、“外”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”、“结合”、“贴合”等术语应做广义理解，例如，可以是直接相连，也可以通过中间部件间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义，只要满足根据本发明实施例的各个部件之间的连接关系即可。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种发光二极管，其特征在于，包括：
衬底；
第一类型半导体层，所述第一类型半导体层设置在所述衬底上，所述第一类型半导体层的侧壁自下而上依次包括电极台阶以及保护层台阶，所述电极台阶上设置有第一类型电极；
多量子阱发光层，所述多量子阱发光层设置在所述第一类型半导体层的上表面；
第二类型半导体层，所述第二类型半导体层设置在所述多量子阱发光层上，所述第二类型半导体层上设置有第二类型电极；
保护层，所述保护层覆盖所述第二类型半导体层上表面除所述第二类型电极以外区域，并且所述保护层覆盖所述第二类型半导体层的侧壁、所述多量子阱发光层的侧壁以及所述保护层台阶的侧壁，
所述多量子阱发光层和所述第二类型半导体层高度之和，与所述保护层台阶侧壁的高度的比值为3～1，且所述保护层台阶的宽度与所述保护层台阶的高度的比值为10～30。
2.根据权利要求1所述的发光二极管，其特征在于，所述第二类型半导体层进一步包括：电流扩散层，所述电流扩散层设置在所述第二类型半导体层的上表面上，所述电流扩散层是由ITO形成的。
3.根据权利要求1所述的发光二极管，其特征在于，所述保护层台阶侧壁的高度为0.1～0.2微米。
4.根据权利要求1所述的发光二极管，其特征在于，所述保护层台阶的宽度为1～3微米。
5.根据权利要求1所述的发光二极管，其特征在于，所述第二类型半导体层上表面上的所述保护层厚度为50～100微米。
6.一种制备发光二极管的方法，其特征在于，包括：
在衬底的上表面上依次形成第一类型半导体层、多量子阱发光层以及第二类型半导体层；
对所述第二类型半导体层上表面的一部分进行第一刻蚀处理，除去与第一刻蚀区域相对应的所述第二类型半导体层、所述多量子阱发光层以及一部分所述第一类型半导体层，以便形成电极台阶；
对经过所述第一刻蚀处理的所述第二类型半导体层上表面的一部分进行第二刻蚀处理，除去与第二刻蚀区域相对应的所述第二类型半导体层、所述多量子阱发光层以及一部分所述第一类型半导体层，以便形成保护层台阶；
利用真空蒸镀技术，在所述第二类型半导体层上形成第二类型电极，在所述电极台阶上形成第一类型电极；以及
沉积形成保护层，所述保护层位于所述第二类型半导体层上表面除所述第二类型电极以外区域、所述第二类型半导体层的侧壁、所述多量子阱发光层的侧壁以及所述保护层台阶的侧壁，
并令所述多量子阱发光层和所述第二类型半导体层高度之和，与所述保护层台阶侧壁的高度的比值为3～1，且所述保护层台阶的宽度与所述保护层台阶的高度的比值为10～30。
7.根据权利要求6所述的方法，其特征在于，在形成所述第一类型半导体层之前，进一步包括：
预先在所述衬底的上表面上形成缓冲层。
8.根据权利要求6所述的方法，其特征在于，所述沉积保护层是通过下列步骤实现的：
在所述第一类型半导体层、所述多量子阱发光层以及第二类型半导体层的外表面沉积形成预保护层；以及
通过光刻，除去所述第一类型电极上表面以及所述电极台阶上表面和侧壁上的所述预保护层，以便形成所述保护层。
9.根据权利要求6所述的方法，其特征在于，在形成所述保护层台阶之后，形成所述第二类型电极之前，进一步包括：
预先在所述保护层台阶、所述多量子阱发光层以及所述第二类型半导体层的侧壁形成第一亚保护层；以及
在所述第二类型半导体层上表面设置电流扩散层。
10.根据权利要求9所述的方法，其特征在于，所述沉积形成保护层是通过以下步骤实现的：
在所述第一类型半导体层、所述多量子阱发光层、所述第二类型半导体层以及所述第二类型电极的外表面沉积形成第二保护亚层；以及
刻蚀所述第二保护亚层，暴露出所述第二类型电极，并除去所述第二类型半导体层、所述多量子阱发光层以及所述第一类型半导体层侧壁的所述第二保护亚层，剩余所述第二保护亚层以及所述第一亚保护层为所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610890543.4A CN107919412B (zh) | 2016-10-11 | 2016-10-11 | 发光二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610890543.4A CN107919412B (zh) | 2016-10-11 | 2016-10-11 | 发光二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107919412A CN107919412A (zh) | 2018-04-17 |
| CN107919412B true CN107919412B (zh) | 2019-11-05 |
Family
ID=61892811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610890543.4A Active CN107919412B (zh) | 2016-10-11 | 2016-10-11 | 发光二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919412B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110137085A (zh) * | 2019-06-20 | 2019-08-16 | 武汉新芯集成电路制造有限公司 | 一种闪存器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436630A (zh) * | 2007-11-13 | 2009-05-20 | 普光科技（广州）有限公司 | 一种氮化镓基发光二极管芯片及其制作方法 |
| CN102157653A (zh) * | 2010-02-11 | 2011-08-17 | Lg伊诺特有限公司 | 发光器件和具有发光器件的发光器件封装 |
| CN102646765A (zh) * | 2012-05-03 | 2012-08-22 | 杭州士兰明芯科技有限公司 | 一种led芯片及其相应的制作方法 |
| CN102694107A (zh) * | 2011-03-22 | 2012-09-26 | 首尔Opto仪器股份有限公司 | 发光二极管封装件 |
| CN102751406A (zh) * | 2011-04-20 | 2012-10-24 | 亚威朗集团有限公司 | 具有低正向电压的发光器件及其制造方法 |
-
2016
- 2016-10-11 CN CN201610890543.4A patent/CN107919412B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436630A (zh) * | 2007-11-13 | 2009-05-20 | 普光科技（广州）有限公司 | 一种氮化镓基发光二极管芯片及其制作方法 |
| CN102157653A (zh) * | 2010-02-11 | 2011-08-17 | Lg伊诺特有限公司 | 发光器件和具有发光器件的发光器件封装 |
| CN102694107A (zh) * | 2011-03-22 | 2012-09-26 | 首尔Opto仪器股份有限公司 | 发光二极管封装件 |
| CN102751406A (zh) * | 2011-04-20 | 2012-10-24 | 亚威朗集团有限公司 | 具有低正向电压的发光器件及其制造方法 |
| CN102646765A (zh) * | 2012-05-03 | 2012-08-22 | 杭州士兰明芯科技有限公司 | 一种led芯片及其相应的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107919412A (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105552180B (zh) | 一种新型高压led的制作方法 | |
| WO2021098156A1 (zh) | 倒装led芯片及其制造方法 | |
| CN108899337A (zh) | 微发光二极管基板及其制备方法、显示面板 | |
| CN103515504A (zh) | 一种led芯片及其加工工艺 | |
| CN102368526A (zh) | 一种近紫外led器件的制造方法 | |
| CN108172673A (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| CN106252373B (zh) | 一种GaN基集成器件及其制备方法 | |
| CN102064245A (zh) | 发光二极管制造方法 | |
| CN104218134B (zh) | 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 | |
| CN104064642A (zh) | 垂直型led的制作方法 | |
| CN106784173A (zh) | 具有电容结构的led芯片及其制备方法 | |
| CN101887938B (zh) | 发光二极管芯片及其制造方法 | |
| CN104285307A (zh) | 高效发光二极管及其制造方法 | |
| US7572653B2 (en) | Method of fabricating light emitting diode | |
| CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
| CN107919412B (zh) | 发光二极管及其制备方法 | |
| CN103035808A (zh) | 发光二极管及其制造方法 | |
| CN109545935A (zh) | 一种高亮度led芯片及其制作方法 | |
| CN103811596A (zh) | 一种氮化镓基发光二极管的制备方法 | |
| CN108281522A (zh) | 一种垂直结构的发光二极管及其制备方法 | |
| CN206388722U (zh) | 一种发光二极管 | |
| CN107910406A (zh) | 薄膜结构的led芯片及其制造方法 | |
| JP2009500872A (ja) | 光抽出が改善したレーザリフトオフｌｅｄ | |
| CN203746848U (zh) | 一种n电极延伸线点状分布的正装led芯片 | |
| CN207265087U (zh) | 具有环形电极的发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200102 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Patentee before: BYD Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: BYD Semiconductor Co.,Ltd. |