CN104218134B - 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 - Google Patents

一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 Download PDF

Info

Publication number
CN104218134B
CN104218134B CN201410468337.5A CN201410468337A CN104218134B CN 104218134 B CN104218134 B CN 104218134B CN 201410468337 A CN201410468337 A CN 201410468337A CN 104218134 B CN104218134 B CN 104218134B
Authority
CN
China
Prior art keywords
layer
epitaxial structure
micron order
order hole
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410468337.5A
Other languages
English (en)
Other versions
CN104218134A (zh
Inventor
童玲
张琼
吕孟岩
张宇
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201410468337.5A priority Critical patent/CN104218134B/zh
Publication of CN104218134A publication Critical patent/CN104218134A/zh
Priority to PCT/CN2015/089497 priority patent/WO2016041471A1/zh
Priority to GB1704361.3A priority patent/GB2547123B/en
Priority to DE112015004200.8T priority patent/DE112015004200T5/de
Application granted granted Critical
Publication of CN104218134B publication Critical patent/CN104218134B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种提高垂直结构LED发光效率的方法。首先,提供一种具有特殊粗化形貌的LED垂直芯片结构,在外延结构层的表面形成微米级孔洞以及位于微米级孔洞底部的亚微米级孔洞,此种出光面结构能增加器件内部光的出射几率,大大提高出光效率。本发明还提供了一种上述芯片结构的制备方法,通过剥离带微米级凸起的生长衬底,在外延结构层上形成微米级孔洞,并通过刻蚀在微米级孔洞的底部形成亚微米级孔洞,此方法工艺简单,可用于大规模的工业生产,能够大大提高垂直结构LED发光效率。

Description

一种具有特殊粗化形貌的LED垂直芯片结构及其制备方法
技术领域
本发明涉及半导体领域,尤其涉及一种具有特殊粗化形貌的LED垂直芯片结构及其制备方法。
背景技术
从LED(Light-Emitting Diode,发光二极管)的结构上讲,可以分为正装结构、倒装结构和垂直结构。垂直结构LED可以有效解决正装结构LED和倒装结构LED存在的散热效率低和电流阻塞等关键问题,提高LED的发光效率和光强密度,且具有散热好、能够承载大电流、发光强度高、耗电量小以及寿命长等优点,因此被广泛应用于通用照明、景观照明、特种照明、汽车照明等领域,正受到业界越来越多的关注和研究,是半导体照明技术发展的必然趋势。
垂直结构LED剥离了蓝宝石衬底,可直接在P型外延层上布置反射层,器件内部随机射向非出光面的光直接通过反射层反射,通常的反射层为金属反射层或者电介质材料构成的布拉格分布反射层等,避免了由于器件内部有源区随机射向非出光面而易造成光抽取效率降低的问题。GaN基LED的光抽取效率受制于GaN与空气之间巨大的折射率差,根据斯涅耳定律,只有入射角在临界角(约23°)以内的光可以出射到空气中,而临界角以外的光只能在GaN内部来回反射,直至被自吸收。
对于正装结构LED和倒装结构LED,为了提高LED的出光效率,图形化衬底在LED的制备中被广泛采用,因为衬底上的图形能体现到外延N型层的表面,并作为LED的出光面,增大出光面的折射率。而对于垂直结构LED,图形化衬底需被剥离,因此垂直结构LED面临着如何提高光提取效率的问题。
发明内容
本发明的目的在于提供一种垂直结构LED及其制备方法,以解决现有技术中垂直结构LED光提取效率低的问题。
鉴于此,本发明提供一种具有特殊粗化形貌的LED垂直芯片结构,包括:
导电支撑衬底;
金属键合电极层,形成于所述导电支撑衬底的表面;
金属反射电极层,形成于所述金属键合电极层的表面;
接触层,形成于所述金属反射电极层的表面;
外延结构层,形成于所述接触层的表面,所述外延结构层包括P型GaN层、N型GaN层以及结合于所述P型GaN层和N型GaN层中间的有源区层,其中,在所述外延结构层的表面具有微米级孔洞以及位于所述微米级孔洞底部的亚微米级孔洞;
N电极,结合于所述外延结构层的表面。
可选的,所述微米级孔洞的孔径为2μm-3μm,深度为1μm-3μm;所述亚微米级孔洞的孔径为300nm-800nm,深度为1μm-2μm。
可选的,所述金属键合电极层的材质为Au-Sn共晶。
可选的,所述金属反射电极层的材质为Ag。
可选的,所述接触层的材质为ITO或Ni。
本发明还提供一种具有特殊粗化形貌的LED垂直芯片结构的制备方法,包括:
提供生长衬底,在所述生长衬底表面刻蚀形成微米级凸起,然后在所述生长衬底上形成外延结构层;
在所述外延结构层上依次形成接触层、金属反射电极层和金属键合电极层;
在所述金属键合电极层上形成导电支撑衬底;
剥离所述生长衬底,以在所述外延结构层的表面形成微米级孔洞;
刻蚀所述外延结构层的表面,以在所述微米级孔洞的底部形成亚微米级孔洞;
在所述外延结构层的表面形成N电极。
可选的,刻蚀所述外延结构层的表面的步骤包括:
在所述外延结构层的表面沉积二氧化硅层;
以所述二氧化硅层作掩膜进行干法刻蚀,在以在所述微米级孔洞的底部形成亚微米级孔洞;
去除剩余的所述二氧化硅层。
可选的,在所述生长衬底表面刻蚀形成微米级凸起后,先在所述生长衬底表面形成非故意掺杂层,再在所述非故意掺杂层表面形成外延结构层;在剥离所述生长衬底后,先在所述非故意掺杂层的表面形成微米级孔洞,再去除所述非故意掺杂层并将所述微米级孔洞转移至所述外延结构层,最后刻蚀所述外延结构层的表面,以在所述微米级孔洞的底部形成亚微米级孔洞。
可选的,在所述非故意掺杂层的表面形成微米级孔洞后,通过以下步骤形成亚微米级孔洞:
干法刻蚀所述非故意掺杂层的表面以去除所述非故意掺杂层,并将所述微米级孔洞转移至所述外延结构层的表面;
在所述外延结构层的表面沉积二氧化硅层;
通过光刻和刻蚀工艺去除LED器件间沟槽处的二氧化硅层,在所述沟槽处露出所述外延结构层;
对所述外延结构层和二氧化硅层同时进行干法刻蚀,在所述沟槽处露出所述接触层,并在所述微米级孔洞的底部形成亚微米级孔洞;
去除所述二氧化硅层。
可选的,所述外延结构层的厚度是5μm-8μm,所述非故意掺杂层的厚度为1μm-3μm,在所述外延结构层的表面沉积的二氧化硅层厚度为1000nm-2000nm。
可选的,在所述非故意掺杂层的表面形成微米级孔洞后,通过以下步骤形成亚微米级孔洞:
在所述非故意掺杂层表面沉积二氧化硅层;
通过光刻和刻蚀工艺去除LED器件间沟槽处的二氧化硅层,在所述沟槽处露出所述非故意掺杂层;
对所述二氧化硅层以及在所述沟槽处露出的所述非故意掺杂层同时进行干法刻蚀,在所述沟槽处露出所述接触层,同时在非所述沟槽处去除所述二氧化硅层和所述非故意掺杂层后,在所述外延结构层的表面形成所述微米级孔洞并在所述微米级孔洞的底部形成亚微米级孔洞。
可选的,所述外延结构层的厚度是5μm-8μm,所述非故意掺杂层的厚度为1μm-3μm,在所述非故意掺杂层表面沉积二氧化硅层的厚度为500nm-1000nm。
可选的,在形成N电极之前,还包括对所述外延结构层的表面进行表面粗化的过程。
本发明提供的具有特殊粗化形貌的LED垂直芯片结构,在外延结构层的表面形成微米级孔洞以及位于微米级孔洞底部的亚微米级孔洞,此种出光面结构能增加器件内部光的出射几率,大大提高出光效率。本发明提供的上述芯片结构的制备方法通过剥离带微米级凸起的生长衬底,在外延结构层上形成微米级孔洞,并通过刻蚀在微米级孔洞的底部形成亚微米级孔洞,此方法工艺简单,可用于大规模的工业生产,能够大大提高垂直结构LED发光效率。
附图说明
图1为本发明一实施例所述具有特殊粗化形貌的LED垂直芯片结构的制备方法的流程图。
图2-图8为本发明一实施例所述具有特殊粗化形貌的LED垂直芯片结构的制造方法过程中的器件剖面示意图。
图11为剥离生长衬底后器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
图9A-图9D为从图5到图6的一种具体形成过程的器件剖面示意图。
图12为图9A所示步骤中器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
图10A-图10B为从图5到图6的另一种具体形成过程的器件剖面示意图。
图13A为通过图9A-图9D所示形成方法形成的器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
图13B为通过图10A-图10B所示形成方法形成的器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种具有特殊粗化形貌的LED垂直芯片结构,如图8所示,所述LED垂直芯片结构包括:导电支撑衬底700,形成于所述导电支撑衬底700表面的金属键合电极层600,形成于所述金属键合电极层600表面的金属反射电极层500,形成于所述金属反射电极层500表面的接触层400,形成于所述接触层400表面的外延结构层300,以及形成于所述外延结构层300表面的N电极800。
其中,外延结构层300包括P型GaN层330、N型GaN层310以及形成于所述P型GaN层330和N型GaN层310中间的有源区层320。在所述外延结构层300的表面具有微米级孔洞311以及位于所述微米级孔洞底部的亚微米级孔洞312。所述微米级以及亚微米级的描述是针对孔洞的孔径(直径)而言,在微米级孔洞311的底部形成孔径更窄的亚微米级孔洞312,能更有利于提高光提取效率。优选方案中,所述微米级孔洞的孔径为2μm-3μm,深度为1μm-3μm;所述亚微米级孔洞的孔径为300nm-800nm,深度为1μm-2μm。在N型GaN层310表面的多个微米级孔洞311之间,具有经表面粗化形成的多个凸起结构313。
具体的,所述导电支撑衬底700的材质为硅、铜、铝、钨或各类合金等,优选的,为高导电导热率的硅、钨铜合金或铜钼合金;所述金属键合电极层600的材质为Au-Sn共晶;所述金属反射电极层500的材质为Ag;所述接触层400的材质为ITO或Ni。所述N电极800的材质为Ni/Au合金、Al/Ti/Pt/Au合金或Cr/Pt/Au合金等。
本发明还提供一种具有特殊粗化形貌的LED垂直芯片结构的制备方法,下面结合图1至图8所示,详细说明LED垂直芯片结构制造方法的各个步骤。
首先,执行步骤S1,提供生长衬底,在所述生长衬底表面刻蚀形成微米级凸起,然后在所述生长衬底上形成外延结构层;
在本实施例中,通过湿法刻蚀或者干法刻蚀刻蚀在所述衬底表面刻蚀形成微米级凸起,以制备出一表面具有特定微米级凸起的生长衬底100,所述衬底为蓝宝石衬底,也可以为硅衬底,本发明不作限制。
然后,在所述生长衬底100上依次生长N型GaN层310、有源区层320以及P型GaN层330,以形成外延结构层300。本实施例的一个优选方案为,以(CH3)3Ga(三甲基镓)为Ga(镓)源,NH3(氨气)为N源,SiH4(硅烷)用作为N型掺杂剂,采用金属有机化合物化学气相淀积法在所述生长衬底100上生长N型GaN层310;以(CH3)3In(三甲基铟)为In(铟)源,(CH3)3Ga为Ga源,NH3为N源,采用金属有机化合物化学气相淀积法在所述的N型GaN层310上生长InGaN/GaN有源层320;以(CH3)3Ga为Ga源,NH3为N源,Mg(C5H5)2(二茂镁)作为P型掺杂剂,采用金属有机化合物化学气相淀积法在所述的有源层320上生长P型GaN层330。
如图2所示,在本实施例的一个优选方案中,在所述生长衬底100表面刻蚀形成微米级凸起后,先在所述生长衬底表面形成非故意掺杂层200,再在所述非故意掺杂层200表面形成外延结构层300。非故意掺杂层200的材质为未掺杂的GaN,其目的是更为了有利于后续外延结构层300的生长。
接着,执行步骤S2,在所述外延结构层上依次形成接触层、金属反射电极层和金属键合电极层;
如图3所示,在所述P型GaN层330上蒸镀接触层400,并熔合P型GaN层330与接触层400以形成欧姆接触,然后在所述接触层400上蒸镀所述金属反射电极层500,使得接触层400与金属反射电极层500之间形成一光学反射层,最后形成金属键合电极层600。
接着,执行步骤S3,在所述金属键合电极层上形成导电支撑衬底;
如图4所示,通过金属键合电极层600将所述的金属反射电极层500键合于导电支撑衬底700上。所述导电支撑衬底700的材质为硅、铜、铝、钨或各类合金等,优选的,为高导电导热率的硅、钨铜合金或铜钼合金;所述金属键合电极层600的材质为Au-Sn共晶;所述金属反射电极层500的材质为Ag;所述接触层400的材质为ITO或Ni;所述N电极800的材质为Ni/Au合金、Al/Ti/Pt/Au合金或Cr/Pt/Au合金等。
接着,执行步骤S4,剥离所述生长衬底,以在所述外延结构层的表面形成微米级孔洞;
如图5所示,采用激光剥离技术剥离所述生长衬底100,通过所述生长衬底100上的微米级凸起,在所述外延结构层300的N型GaN层310的表面形成微米级孔洞。剥离所述生长衬底100后,外延结构层的表面的形状如图11所示。图11为剥离生长衬底100后器件的俯视图(左)和侧视图(右)。
在本实施例的一个优选方案中,由于在所述生长衬底100表面刻蚀形成微米级凸起后,先在所述生长衬底表面形成非故意掺杂层200,再在所述非故意掺杂层200表面形成外延结构层300,因此,剥离所述生长衬底100后,微米级孔洞210形成于非故意掺杂层200上。
接着,执行步骤S5,刻蚀所述外延结构层的表面,以在所述微米级孔洞的底部形成亚微米级孔洞;
其中,刻蚀所述外延结构层的表面的步骤包括:在所述外延结构层的表面沉积二氧化硅层;以所述二氧化硅层作掩膜进行干法刻蚀,在以在所述微米级孔洞的底部形成亚微米级孔洞;去除剩余的所述二氧化硅层。
具体的,沉积二氧化硅层的工艺采用化学气相淀积。需要特别说明的是,由于化学气相淀积工艺的特点,在充满微米级孔洞的外延结构层的表面形成的二氧化硅会集中于所述微米级孔洞之间的部分,而在所述微米级孔洞的底部沉积的二氧化硅相对较少。因此,以所述二氧化硅层作掩膜进行干法刻蚀时,所述微米级孔洞底部的二氧化硅会首先被刻蚀完,而在所述微米级孔洞的底部继续刻蚀形成亚微米级孔洞。在此过程中,所述微米级孔洞之间的部分得到了较厚的二氧化硅的保护。
在本实施例的一个优选方案中,由于在所述生长衬底100表面刻蚀形成微米级凸起后,先在所述生长衬底表面形成非故意掺杂层200,再在所述非故意掺杂层200表面形成外延结构层300,且如前所述,剥离所述生长衬底100后,微米级孔洞210形成于非故意掺杂层200上。因此,如图6所示,此时先刻蚀去除所述非故意掺杂层200并将所述微米级孔洞转移至所述外延结构层300,再刻蚀所述外延结构层300的表面,在所述微米级孔洞311的底部形成亚微米级孔洞312。
最后,执行步骤S6,在所述外延结构层的表面形成N电极。
如图7所示,在本实施例的一个优选方案中,形成N电极800之前,还包括对外延结构层300的表面进行表面粗化的过程,粗化后,在N型GaN层310表面的多个微米级孔洞311之间,形成多个凸起结构313。如图8所示,此时在所述外延结构层300的表面形成N电极800。
具体的,所述粗化采用湿法刻蚀工艺,溶液可以为KOH、H3PO4等。形成N电极800的工艺为蒸镀,所述N电极800的材质为Ni/Au合金、Al/Ti/Pt/Au合金或Cr/Pt/Au合金等。
如前所述,本发明提供的具有特殊粗化形貌的LED垂直芯片结构的制造方法具有一优选方案,此方案涉及对衬底整体处理的工艺过程,因此考虑到了所述LED垂直芯片结构之间沟槽的处理。LED垂直芯片结构间沟槽是在一块基底上形成多个上述LED垂直芯片结构后,不同器件之间的间隙。在此方案中,所述非故意掺杂层200的表面形成微米级孔洞后,需要将微米级孔洞转移至外延结构层300上,并在外延结构层300上形成亚微米级孔洞,即在对衬底整体处理的工艺过程之中,从图5表面到形成图6表面的过程。此过程可通过两种方式实现,下面详细说明两种方法的实现过程。
方法一:
如图5所示,在剥离所述生长衬底100后,微米级孔洞210形成于非故意掺杂层200上。
请参考图9A,此时,干法刻蚀所述非故意掺杂层200的表面以去除所述非故意掺杂层200,并将存在于非故意掺杂层200上的所述微米级孔洞210转移至所述外延结构层300的表面。较佳的,所述外延结构层300的厚度是5μm-8μm,所述非故意掺杂层200的厚度为1μm-3μm,干法刻蚀约30min,即可去除1μm-3μm厚的非故意掺杂层200。形成的器件形貌如图12所示。图12为图9A所示步骤中器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
之后,请参考图9B,在所述外延结构层300的表面沉积二氧化硅层10。如前所述,由于化学气相淀积工艺的特点,在充满微米级孔洞的外延结构层300的表面形成的二氧化硅层会集中于所述微米级孔洞之间的部分,而在所述微米级孔洞的底部沉积的二氧化硅相对较少。较佳的,在所述外延结构层300的表面沉积的二氧化硅层10厚度为1000nm-2000nm,所述二氧化硅层10的厚度即所述微米级孔洞之间部分上的二氧化硅层10厚度。
请参考图9C,通过光刻去除LED垂直芯片结构间沟槽处的二氧化硅层10,在所述沟槽处露出所述外延结构层300,仅在LED垂直芯片结构的上方保留二氧化硅层,即二氧化硅层10’。LED垂直芯片结构间沟槽是在一块基底上形成多个上述LED垂直芯片结构后,不同器件之间的间隙。
所述光刻的方法是,在所述二氧化硅层10上形成光刻胶层,对所述光刻胶层进行曝光显影形成图案化的光刻胶层,所述图案化的光刻胶层暴露所述沟槽部分的二氧化硅层10,然后以所述图案化的光刻胶层为掩膜,刻蚀所述二氧化硅层10,在所述沟槽部分的露出外延结构层300,再去除剩余的光刻胶层,形成如图9C所示的结构。其中,湿法刻蚀所述二氧化硅层10采用BOE溶液。
请参考图9D,对所述外延结构层300和二氧化硅层10’同时进行干法刻蚀,通过对工艺的控制,实现在所述沟槽处露出所述接触层400,并同时在所述微米级孔洞311的底部形成亚微米级孔洞312的目的。形成亚微米级孔洞312后,在微米级孔洞311之间仍有部分二氧化硅层10”未被完全刻蚀,起到了保护下方外延结构层300的作用。
最后,通过BOE溶液湿法刻蚀去除所述二氧化硅层10”,得到如图6表面所示的结构,即在外延结构层300上形成微米级孔洞311及亚微米级孔洞312,并去除所述二氧化硅层10”。此种方法形成的器件形貌如图13A所示。图13A为通过图9A-图9D所示形成方法形成的器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
方法二:
如图5所示,在剥离所述生长衬底100后,微米级孔洞210形成于非故意掺杂层200上。
请参考图10A,此时,在所述非故意掺杂层200表面沉积二氧化硅层20。优选方案中,所述外延结构层300的厚度是5μm-8μm,所述非故意掺杂层200的厚度为1μm-3μm,在所述非故意掺杂层300的表面沉积二氧化硅层20厚度的最大值为500nm-1000nm,所述厚度的最大值即所述微米级孔洞之间部分上的二氧化硅层20厚度。
请参考图10B,通过光刻去除LED垂直芯片结构间沟槽处的二氧化硅层20,在所述沟槽处露出所述非故意掺杂层200,仅在LED垂直芯片结构的上方保留二氧化硅层,即二氧化硅层20’。
所述光刻的方法是,在所述二氧化硅层20上形成光刻胶层,对所述光刻胶层进行曝光显影形成图案化的光刻胶层,所述图案化的光刻胶层暴露所述沟槽部分的二氧化硅层20,然后以所述图案化的光刻胶层为掩膜,刻蚀所述二氧化硅层20,在所述沟槽部分的露出非故意掺杂层200,再去除剩余的光刻胶层,形成如图10B所示的结构。其中,湿法刻蚀所述二氧化硅层20采用BOE溶液。
然后,对所述二氧化硅层20’以及在所述沟槽处露出的所述非故意掺杂层300同时进行干法刻蚀,通过对工艺的控制,实现在所述沟槽处露出所述接触层400的同时,在非所述沟槽处(LED垂直芯片结构上方)去除所述二氧化硅层20’和所述非故意掺杂层200,在所述外延结构层300的表面形成所述微米级孔洞311并在所述微米级孔洞的底部形成亚微米级孔洞312的目的,得到如图6表面所示的结构。此种方法形成的器件具体形貌如图13B所示。图13B为通过图10A-图10B所示形成方法形成的器件在SEM电子显微镜中的俯视图(左)和侧视图(右)。
此方法形成二氧化硅层20的步骤在去除非故意掺杂层200之前,通过干法刻蚀能在形成微米级孔洞311和亚微米级孔洞312的同时去除所有二氧化硅层20,省去了后续去除二氧化硅的步骤,方便快捷。但对工艺控制的要求较细,刻蚀出的亚微米级孔洞312也不如方法一精细。
本发明提供的具有特殊粗化形貌的LED垂直芯片结构在外延结构层的表面具有微米型孔洞以及位于微米性孔洞底部的亚微米级孔洞,此种出光面结构能增加器件内部光的出射几率,大大提高出光效率和质量。本发明提供的上述LED垂直芯片结构的制造方法通过剥离带微米级凸起的生长衬底,在外延结构层上形成微米级孔洞,并通过刻蚀在微米级孔洞的底部形成亚微米级孔洞,此方法工艺简单,可用于大规模的工业生产,且能够大大提高垂直结构LED发光效率。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。

Claims (6)

1.一种具有粗化形貌的LED垂直芯片结构的制备方法,其特征在于,包括:
提供生长衬底,在所述生长衬底表面刻蚀形成微米级凸起,然后在所述生长衬底上形成外延结构层;
在所述外延结构层上依次形成接触层、金属反射电极层和金属键合电极层;
在所述金属键合电极层上形成导电支撑衬底;
剥离所述生长衬底,以在所述外延结构层的表面形成微米级孔洞;
刻蚀所述外延结构层的表面,在所述微米级孔洞的底部形成亚微米级孔洞;
在所述外延结构层的表面形成N电极
其中,在所述生长衬底表面刻蚀形成微米级凸起后,先在所述生长衬底表面形成非故意掺杂层,再在所述非故意掺杂层表面形成外延结构层;
在剥离所述生长衬底后,先在所述非故意掺杂层的表面形成微米级孔洞,再刻蚀去除所述非故意掺杂层并将所述微米级孔洞转移至所述外延结构层,最后刻蚀所述外延结构层的表面,以在所述微米级孔洞的底部形成亚微米级孔洞;
在所述非故意掺杂层的表面形成微米级孔洞后,通过以下步骤形成亚微米级孔洞:
干法刻蚀所述非故意掺杂层的表面以去除所述非故意掺杂层,并将所述微米级孔洞转移至所述外延结构层的表面;
在所述外延结构层的表面沉积二氧化硅层;
通过光刻和刻蚀工艺去除LED器件间沟槽处的二氧化硅层,在所述沟槽处露出所述外延结构层;
对所述外延结构层和二氧化硅层同时进行干法刻蚀,在所述沟槽处露出所述接触层,并在所述微米级孔洞的底部形成亚微米级孔洞;
去除所述二氧化硅层。
2.如权利要求1所述的LED垂直芯片结构的制备方法,其特征在于,刻蚀所述外延结构层的表面的步骤包括:
在所述外延结构层的表面沉积二氧化硅层;
以所述二氧化硅层作掩膜进行干法刻蚀,在以在所述微米级孔洞的底部形成亚微米级孔洞;
去除剩余的所述二氧化硅层。
3.如权利要求1所述的LED垂直芯片结构的制备方法,其特征在于,所述外延结构层的厚度是5μm-8μm,所述非故意掺杂层的厚度为1μm-3μm,在所述外延结构层的表面沉积的二氧化硅层厚度为1000nm-2000nm。
4.如权利要求1所述的LED垂直芯片结构的制备方法,其特征在于,在所述非故意掺杂层的表面形成微米级孔洞后,通过以下步骤形成亚微米级孔洞:
在所述非故意掺杂层表面沉积二氧化硅层;
通过光刻和刻蚀工艺去除LED器件间沟槽处的二氧化硅层,在所述沟槽处露出所述非故意掺杂层;
对所述二氧化硅层以及在所述沟槽处露出的所述非故意掺杂层同时进行干法刻蚀,在所述沟槽处露出所述接触层,同时在非所述沟槽处去除所述二氧化硅层和所述非故意掺杂层后,在所述外延结构层的表面形成所述微米级孔洞并在所述微米级孔洞的底部形成亚微米级孔洞。
5.如权利要求4所述的LED垂直芯片结构的制备方法,其特征在于,所述外延结构层的厚度是5μm-8μm,所述非故意掺杂层的厚度为1μm-3μm,在所述非故意掺杂层表面沉积二氧化硅层的厚度为500nm-1000nm。
6.如权利要求1所述的LED垂直芯片结构的制备方法,其特征在于,在形成N电极之前,还包括对所述外延结构层的表面进行表面粗化的过程。
CN201410468337.5A 2014-09-15 2014-09-15 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 Expired - Fee Related CN104218134B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410468337.5A CN104218134B (zh) 2014-09-15 2014-09-15 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
PCT/CN2015/089497 WO2016041471A1 (zh) 2014-09-15 2015-09-14 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
GB1704361.3A GB2547123B (en) 2014-09-15 2015-09-14 LED vertical chip structure with special coarsening morphology and preparation method therefor
DE112015004200.8T DE112015004200T5 (de) 2014-09-15 2015-09-14 Vertikale led-chipstruktur mit spezieller vergröbernder morphologie und herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410468337.5A CN104218134B (zh) 2014-09-15 2014-09-15 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法

Publications (2)

Publication Number Publication Date
CN104218134A CN104218134A (zh) 2014-12-17
CN104218134B true CN104218134B (zh) 2017-02-15

Family

ID=52099438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410468337.5A Expired - Fee Related CN104218134B (zh) 2014-09-15 2014-09-15 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法

Country Status (4)

Country Link
CN (1) CN104218134B (zh)
DE (1) DE112015004200T5 (zh)
GB (1) GB2547123B (zh)
WO (1) WO2016041471A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
CN105047778B (zh) * 2015-08-11 2018-11-20 厦门市三安光电科技有限公司 一种薄膜氮化镓基发光二极管的制备方法
JP6916777B2 (ja) * 2016-03-08 2021-08-11 アルパッド株式会社 半導体発光素子およびその製造方法
CN111725197B (zh) * 2020-06-30 2022-06-03 上海天马微电子有限公司 微发光二极管基板及其制作方法、显示面板及其制作方法
CN113363360B (zh) * 2021-05-21 2022-09-09 厦门士兰明镓化合物半导体有限公司 垂直结构led芯片及其制造方法
WO2023060515A1 (zh) * 2021-10-14 2023-04-20 厦门市芯颖显示科技有限公司 微型发光二极管芯片及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
CN101874308A (zh) * 2007-11-26 2010-10-27 Lg伊诺特有限公司 半导体发光器件
CN102315350A (zh) * 2010-07-01 2012-01-11 三星Led株式会社 半导体发光二极管及其制造方法
CN102437258A (zh) * 2011-12-06 2012-05-02 上海蓝光科技有限公司 用于控制氮化镓生长成核位置的图形衬底及其制备方法
CN103035799A (zh) * 2011-10-07 2013-04-10 清华大学 发光二极管
CN103872201A (zh) * 2012-12-14 2014-06-18 首尔伟傲世有限公司 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
CN103887390A (zh) * 2014-01-29 2014-06-25 华灿光电(苏州)有限公司 图形化蓝宝石衬底及其制作方法、外延片的制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR101064016B1 (ko) * 2008-11-26 2011-09-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법
CN103022301A (zh) * 2011-09-20 2013-04-03 上海蓝光科技有限公司 具有光抽取微结构的大功率GaN基垂直结构LED及其制备方法
CN203434183U (zh) * 2013-07-24 2014-02-12 华南理工大学 一种优化的led图形化衬底及led芯片
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874308A (zh) * 2007-11-26 2010-10-27 Lg伊诺特有限公司 半导体发光器件
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
CN102315350A (zh) * 2010-07-01 2012-01-11 三星Led株式会社 半导体发光二极管及其制造方法
CN103035799A (zh) * 2011-10-07 2013-04-10 清华大学 发光二极管
CN102437258A (zh) * 2011-12-06 2012-05-02 上海蓝光科技有限公司 用于控制氮化镓生长成核位置的图形衬底及其制备方法
CN103872201A (zh) * 2012-12-14 2014-06-18 首尔伟傲世有限公司 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
CN103887390A (zh) * 2014-01-29 2014-06-25 华灿光电(苏州)有限公司 图形化蓝宝石衬底及其制作方法、外延片的制作方法

Also Published As

Publication number Publication date
WO2016041471A1 (zh) 2016-03-24
CN104218134A (zh) 2014-12-17
DE112015004200T5 (de) 2017-06-14
GB2547123A (en) 2017-08-09
GB2547123B (en) 2020-05-27
GB201704361D0 (en) 2017-05-03

Similar Documents

Publication Publication Date Title
CN104218134B (zh) 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
CN105552180B (zh) 一种新型高压led的制作方法
TWI782286B (zh) 倒裝發光二極體晶片及其製造方法
CN112018223B (zh) 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
US20160247973A1 (en) Method of light emitting diode sidewall passivation
US10008634B2 (en) Thin-film flip-chip light emitting diode having roughening surface and method for manufacturing the same
JP2011060966A (ja) 発光装置
CN102723417B (zh) 便于打线的led芯片及其制备方法
CN105514230B (zh) GaN基LED垂直芯片结构及其制备方法
WO2012058961A1 (zh) 发光二极管及其制造方法
TW200532938A (en) Light emitting diode and fabrication method thereof
CN102263173A (zh) 发光二极管及其制造方法
TWI483427B (zh) 發光二極體之製備方法
TWI722712B (zh) 一種發光器件基板及製造方法
CN105047777A (zh) 具有粗化侧壁的led垂直芯片结构及制备方法
WO2012062016A1 (zh) 发光二极管及其制造方法、发光装置
CN102130252B (zh) 发光二极管及其制造方法
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
JP2009500872A (ja) 光抽出が改善したレーザリフトオフled
WO2012062017A1 (zh) 发光二极管及其制造方法、发光装置
CN107026226A (zh) 具有反射效果切割道的垂直led芯片结构及其制备方法
TWI288492B (en) Light emitting diode and the method for manufacturing the same
CN102683533B (zh) 发光二极管及其制造方法
TWI476954B (zh) 半導體結構
CN102655195A (zh) 发光二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20200915