CN103872201A - 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法 - Google Patents

磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法 Download PDF

Info

Publication number
CN103872201A
CN103872201A CN201310685119.2A CN201310685119A CN103872201A CN 103872201 A CN103872201 A CN 103872201A CN 201310685119 A CN201310685119 A CN 201310685119A CN 103872201 A CN103872201 A CN 103872201A
Authority
CN
China
Prior art keywords
epitaxial layer
hole
growth
heap
stone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310685119.2A
Other languages
English (en)
Other versions
CN103872201B (zh
Inventor
张钟敏
李圭浩
韩昌锡
金华睦
徐大雄
印致贤
蔡钟泫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120146329A external-priority patent/KR20140077477A/ko
Priority claimed from KR1020120150389A external-priority patent/KR20140081068A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN103872201A publication Critical patent/CN103872201A/zh
Application granted granted Critical
Publication of CN103872201B publication Critical patent/CN103872201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的实施例提供一种具有用于分离基板的孔洞的磊晶晶圆以及使用所述磊晶晶圆而制造的半导体组件。所述磊晶晶圆包含：基板；罩幕图案，配置于所述基板上且包括罩幕区以及开口区；以及磊晶层，覆盖所述罩幕图案。另外，所述磊晶层包含配置于所述罩幕区上的孔洞。所述磊晶层可易于使用所述孔洞藉由应用化学剥离或应力剥离而与所述成长基板分离。

Description

磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
本申请案主张2012年12月14日申请的韩国专利申请案第10-2012-0146329号以及2012年12月21日申请的韩国专利申请案第10-2012-0150389号的优先权及权益，所述申请案出于所有目的如同完全阐述于本文中一般特此以引用的方式并入本文中。
技术领域
本发明是关于在磊晶层与成长基板之间具有用于分离成长基板的孔洞以允许易于分离成长基板与磊晶层的磊晶晶圆、制造所述磊晶晶圆的方法、使用所述磊晶晶圆来分离基板的方法、半导体组件以及制造所述半导体组件的方法。
背景技术
作为无机半导体发光二极管，已开发垂直发光二极管。垂直发光二极管使用具有优良热耗散性质的支撑基板，且藉由在成长基板上成长磊晶层且将成长基板与磊晶层分离以便增加发光输出而制造。
由于热耗散效率比典型侧向型发光二极管（侧向LED）高，因此垂直发光二极管具有较大发光区域（每芯片）以及较高内部量子效率。另外，垂直发光二极管允许易于对发光面进行表面纹理化，藉此促进光提取效率的改良。
对于垂直发光二极管的制造，用于分离成长基板的各种方法在此项技术中为已知的。特定言之，基于雷射剥离（laser lift-off,LLO）、化学剥离（chemicallift-off,CLO）或应力剥离（stress lift-off,SLO）的基板分离方法已引起注意。
然而，基于雷射剥离的基板分离方法不仅需要昂贵的设备，而且具有如下的一些问题。首先，因为将高能量的雷射束应用于磊晶层，所以磊晶层中可产生裂缝。另外，因为雷射束是经由成长基板而照射，所以成长基板与磊晶层之间必须具有大的能带隙。因此，当成长基板以及磊晶层由同质材料制成时，成长基板与磊晶层之间的能带隙实质上无差异，藉此使得难以藉由雷射剥离来分离成长基板与磊晶层。举例而言，当在氮化镓基板上成长基于氮化镓的磊晶层时，难以使用雷射剥离来分离磊晶层。
在使用化学剥离的基板分离方法中，孔洞形成于成长基板与磊晶层之间，且化学溶液被引入至所述孔洞中以执行成长基板与磊晶层之间的预定区的化学蚀刻。
另外，在使用应力剥离的基板分离方法中，孔洞形成于成长基板与磊晶层之间以减小磊晶层与成长基板之间的耦合力，且应力被施加至所述孔洞以分离基板与磊晶层。
与雷射剥离相比，化学剥离或应力剥离可防止对磊晶层的损坏，且亦可在成长基板以及磊晶层由同质材料制成时应用。为了使用化学剥离或应力剥离，有必要在成长基板与磊晶层之间形成相对大的孔洞。
发明内容
本发明旨在提供一种在成长基板与磊晶层之间具有相对大的孔洞以允许应用化学剥离或应力剥离的磊晶晶圆，以及一种制造所述磊晶晶圆的方法。
另外，本发明旨在提供一种藉由在成长基板与磊晶层之间形成相对大的孔洞而分离所述成长基板与所述磊晶层的方法，以及一种使用所述方法来制造半导体组件的方法。
另外，本发明旨在提供一种分离基板的方法以及一种制造半导体组件的方法，其中，成长基板上成长的磊晶层可在不分割的情况下与所述成长基板分离。
另外，本发明旨在提供一种能够改良光提取效率的新颖发光二极管。
根据本发明的一个方面，一种磊晶晶圆包括：成长基板；罩幕图案，配置于所述成长基板上，且包括罩幕区以及开口区；以及磊晶层，覆盖所述罩幕图案。另外，所述磊晶层包括配置于所述罩幕区上的孔洞。
如本文中所使用，术语“磊晶晶圆”意谓包括成长基板以及所述成长基板上成长的磊晶层的晶圆，特定言之，包括待与所述成长基板分离的磊晶层的晶圆。
因为所述磊晶层包括配置于所述罩幕区上的所述孔洞，所以所述磊晶层可易于使用所述孔洞经由化学剥离或应力剥离的应用而与所述成长基板分离。
所述孔洞可配置于安置于所述罩幕区上的有限区域（limited region）中。特定言之，所述孔洞可包括配置于所述磊晶层与所述罩幕区之间的下方孔洞以及在所述磊晶层的厚度方向上自所述下方孔洞延伸的上方孔洞。此处，所述下方孔洞具有比所述上方孔洞大的宽度。
配置于所述罩幕区上的所述孔洞减弱所述磊晶层与所述罩幕区之间的耦合力，藉此所述磊晶层可易于经由应力剥离的应用而与所述成长基板分离。另外，当所述罩幕图案由诸如SiO2及其类似者的氧化物层形成时，所述罩幕区可易于藉由使HF或BOE溶液通过所述孔洞而移除，藉此所述磊晶层可易于藉由化学剥离而与所述成长基板分离。
在此实施例中，所述罩幕区可具有5微米至30微米（具体言之，10微米至30微米）的宽度。另外，所述开口区可具有1微米至小于3微米的宽度。所述罩幕区的此宽度与用于磊晶侧向过成长（epitaxial lateral overgrowth,ELOG）的传统罩幕图案区分。在用于ELOG的所述传统罩幕图案中，用于应用化学剥离或应力剥离的孔洞不形成于所述罩幕区上。相比而言，当所述罩幕区具有相对大的宽度且所述开口区具有相对窄的宽度时，用于化学剥离或应力剥离的相对大的孔洞可形成于所述罩幕区上。
所述磊晶晶圆可还包括配置于所述罩幕图案与所述成长基板之间的基于n型氮化镓的牺牲层，且所述牺牲层可包括配置于所述罩幕图案的所述开口区下方的第一孔洞。
所述磊晶层可具有平坦上表面。另外，所述磊晶晶圆可还包括安置于所述磊晶层上的半导体堆栈结构。
根据本发明的另一方面，一种制造磊晶晶圆的方法包括：制备成长基板；在所述成长基板上形成具有罩幕区以及开口区的罩幕图案；以及在具有所述罩幕图案的所述成长基板上成长磊晶层以覆盖所述罩幕图案。此处，所述磊晶层包括所述罩幕区上的孔洞。
所述孔洞可配置于安置于所述罩幕区上的有限区域中。另外，所述孔洞可包括配置于所述磊晶层与所述罩幕区之间的下方孔洞以及在所述磊晶层的厚度方向上自所述下方孔洞延伸的上方孔洞。所述下方孔洞具有比所述上方孔洞大的宽度。
所述磊晶层的成长可包括：在垂直成长胜于侧向成长的条件下成长三维（3D）磊晶层；以及在侧向成长胜于垂直成长的条件下在所述3D磊晶层上成长二维（2D）磊晶层。
另外，所述磊晶层的成长可包括：在预定3D成长条件下成长所述3D磊晶层，继之以在将成长条件自所述3D成长条件逐渐改变为2D成长条件的同时成长所述磊晶层。因此，可藉由防止所述成长条件的快速变化而达成所述磊晶层的稳定成长。
在一些实施例中，所述罩幕区可具有5微米至30微米（具体言之，10微米至30微米）的宽度。另外，所述开口区可具有1微米至小于3微米的宽度。
在一些实施例中，所述制造磊晶晶圆的方法可还包括：在形成所述罩幕图案之前，在所述成长基板上形成牺牲层；以及使用电化学蚀刻（electrochemical etching,ECE）而蚀刻经由所述罩幕图案的所述开口区暴露的所述牺牲层。另外，可使用所述牺牲层作为晶种而成长所述磊晶层。在所述磊晶层的成长期间，第一孔洞可形成于所述牺牲层中。
在某一实施例中，所述牺牲层可藉由在至少两个阶段中施加电压而部分地蚀刻。此处，第一阶段中所施加的电压可低于第二阶段中所施加的电压。
根据本发明的另一实施例，一种分离基板的方法包括：制备成长基板；在所述成长基板上形成具有罩幕区以及开口区的罩幕图案；在具有罩幕图案的所述成长基板上成长磊晶层以覆盖所述罩幕图案，所述磊晶层包含所述罩幕区上的孔洞；以及分离所述成长基板与所述磊晶层。因为所述孔洞形成于所述罩幕区上的所述磊晶层中，所以所述成长基板可易于使用所述孔洞藉由应力剥离或化学剥离的应用而与所述磊晶层分离。
所述孔洞可配置于安置于所述罩幕区上的有限区域中。另外，所述孔洞可包括配置于所述磊晶层与所述罩幕区之间的下方孔洞以及在所述磊晶层的厚度方向上自所述下方孔洞延伸的上方孔洞。所述下方孔洞具有比所述上方孔洞大的宽度。
所述磊晶层的成长可包括：在垂直成长胜于侧向成长的条件下成长三维（3D）磊晶层；以及在侧向成长胜于垂直成长的条件下在所述3D磊晶层上成长二维（2D）磊晶层。
另外，所述磊晶层的成长可包括：在预定3D成长条件下成长所述3D磊晶层，继之以在将成长条件自所述3D成长条件逐渐改变为2D成长条件的同时成长所述磊晶层。因此，可藉由防止所述成长条件的快速改变而达成所述磊晶层的稳定成长。
在一些实施例中，所述罩幕区可具有5微米至30微米（具体言之，10微米至30微米）的宽度。另外，所述开口区可具有1微米至小于3微米的宽度。
在一些实施例中，所述分离基板的方法可还包括：在形成所述罩幕图案之前，在所述成长基板上形成牺牲层；以及使用电化学蚀刻（ECE）而蚀刻经由所述罩幕图案的所述开口区暴露的所述牺牲层。另外，可使用所述牺牲层作为晶种而成长所述磊晶层。在所述磊晶层的成长期间，第一孔洞可形成于所述牺牲层中。
在某一实施例中，所述牺牲层可藉由在至少两个阶段中施加电压而部分地蚀刻。此处，第一阶段中所施加的电压可低于第二阶段中所施加的电压。
所述分离基板的方法可还包括：在所述磊晶层上形成半导体堆栈结构；以及将支撑基板附着至所述半导体堆栈结构。另外，所述成长基板可藉由化学剥离或应力剥离而分离。特定言之，所述成长基板可藉由所述支撑基板与所述成长基板之间的热膨胀系数的差异引起的应力而分离。
根据本发明的又一方面，一种制造半导体组件的方法包括如上所述的分离基板的方法。
另外，所述制造半导体组件的方法可还包括在分离所述成长基板之后，干式蚀刻所述磊晶层以暴露所述半导体堆栈结构。
所述干式蚀刻可包括使用BCl3的主要蚀刻阶段以及使用BCl3及Cl2的次要蚀刻阶段。使用BCl3的所述主要蚀刻阶段可将相对平坦的表面提供至所述磊晶层。
根据本发明的又一方面，一种发光二极管包括：支撑基板；半导体堆栈结构，安置于所述支撑基板上，且包括主动层；突起及凹处，形成于所述半导体堆栈结构的上表面上；以及粗糙表面区域，形成于所述突起及所述凹处上。所述凹处具有范围5微米至30微米的宽度。
所述发光二极管可还包括所述凹处内的子凹处。
应理解，上文一般描述以及下文详细描述两者为例示性及解释性的，且意欲提供如所主张的本发明的进一步解释。
附图说明
结合附图，自以下实施例的详细描述，本发明的上述及其它方面、特征以及优点将变得显而易见。
图1为根据本发明的一个实施例的磊晶晶圆的截面图。
图2至图4为说明根据本发明的一个实施例的制造磊晶晶圆的方法的截面图。
图5至图7为根据本发明的例示性罩幕图案的俯视图。
图8至图13为说明根据本发明的一个实施例的分离基板的方法以及制造半导体组件的方法的截面图。
图14为根据本发明的另一实施例的磊晶晶圆的截面图。
图15至图17为说明根据本发明的另一实施例的制造磊晶晶圆的方法、分离基板的方法以及制造半导体组件的方法的截面图。
图18为根据本发明的另一实施例的磊晶晶圆的SEM影像。
图19为根据本发明的另一实施例的分离成长基板之后的磊晶层的顶表面以及横截面的SEM影像。
图20为根据本发明的另一实施例的磊晶层的顶表面以及横截面的SEM影像，其说明磊晶的干式蚀刻之后的表面形态。
具体实施方式
将参照附图更详细地描述本发明的实施例。应理解，以下实施例仅藉由说明而给出以向熟习此项技术者提供对本发明的详尽理解。因此，本发明不限于以下实施例且可按照不同方式体现。此外，在整个说明书中，相似组件将由相似参考数字来表示，且某些组件、层或特征的宽度、长度及厚度可为清楚起见而夸示。应理解，当一部件被称为配置于另一部件“上方”或“上”时，其可直接配置于另一部件上，或亦可存在介入层。相似组件将遍及说明书藉由相似参考数字来表示。
图1为根据本发明的一个实施例的磊晶晶圆的截面图。
参看图1，根据本发明的一个实施例的磊晶晶圆包括成长基板21、罩幕图案25以及磊晶层28。另外，磊晶晶圆可包括下方磊晶层23。
对于成长基板21，可使用任何基板，只要所述基板可用以成长基于氮化镓的半导体层即可。举例而言，成长基板21可为蓝宝石基板、氮化镓基板、氮化铝基板、尖晶石基板、碳化硅基板、硅基板或其类似者。另外，成长基板21可为用于基于极化氮化镓的（polar gallium nitride-based）半导体层的成长的基板，或用于基于非极化或半极化氮化镓的半导体层的成长的基板。
下方磊晶层23可包括基于未掺杂或n型氮化镓的半导体层。下方磊晶层23在成长基板21为异质基板的状况下得以使用，且在成长基板21为氮化镓基板的状况下可被省略。
罩幕图案25配置于成长基板21上。当下方磊晶层23形成于成长基板21上时，罩幕图案25可配置于下方磊晶层23上。罩幕图案25可由SiO2形成，但不限于此。罩幕图案25可为条纹图案，但不限于此。或者，罩幕图案25可为网状图案或岛状图案。下文将参看图5至图7描述罩幕图案25。
罩幕图案25包括罩幕区25a以及开口区25b。在此实施例中，罩幕区可具有5微米至30微米（具体言之，10微米至30微米）的宽度。另外，开口区可具有1微米至小于3微米的宽度。
因为罩幕区具有5微米或多于5微米的宽度，或10微米或多于10微米的宽度，所以孔洞28a、28b可在罩幕区上形成为相对大的大小。另外，因为开口区具有小于3微米的宽度，所以磊晶层28可易于经由应力的施加而与成长基板21分离。
磊晶层28覆盖罩幕图案25。磊晶层28可具有平坦上表面。磊晶层28可包括基于氮化镓的半导体层，例如未掺杂GaN或n型GaN层。此处，磊晶层28可包括在3D成长条件下成长的3D磊晶层27以及配置于3D磊晶层27上且连接至3D磊晶层27的2D磊晶层29。3D磊晶层27可包括未掺杂GaN层，且2D磊晶层29可包括n型GaN层。
磊晶层28具有配置于罩幕区上的孔洞。此处，孔洞可配置于安置于罩幕区上的有限区域中，且可包括上方孔洞28a以及下方孔洞28b。上方孔洞28a在磊晶层28的厚度方向上按细长形状形成，且配置于下方孔洞28b上。上方孔洞28a可具有自底部至顶部逐渐减小的宽度。下方孔洞28b在上方孔洞28a下方配置于磊晶层28与罩幕区之间。下方孔洞28b可具有比上方孔洞28a平缓的斜率。另外，下方孔洞28b可具有宽度比高度大的形状。
磊晶层28可易于藉由使诸如HF或缓冲氧化物蚀刻剂（Buffered OxideEtchant,BOE）的化学溶液进入至上方孔洞28a及下方孔洞28b中以移除罩幕区25a而与成长基板21分离。另外，因为上方孔洞28a及下方孔洞28b减弱磊晶层28与罩幕图案25之间的耦合力，所以磊晶层28可易于藉由应力而与成长基板21分离。此外，因为上方孔洞28a按尖锐形状形成于罩幕区25a与磊晶层28之间，所以磊晶层28可易于藉由将应力施加至罩幕区25a与磊晶层28之间的界面而与罩幕区25a分离。
磊晶晶圆可还包括配置于磊晶层28上的半导体堆栈结构（未图标）。半导体堆栈结构可包括各种半导体层，例如，基于氮化镓的半导体层。半导体堆栈结构可用以制造各种半导体组件，诸如，发光二极管、晶体管及其类似者。
根据此实施例，磊晶晶圆包括磊晶层28，其具有配置于罩幕区上的孔洞28a、28b。因此，磊晶层28可易于使用孔洞28a、28b藉由化学剥离或应力剥离而与成长基板21分离。
图2至图4为说明根据本发明的一个实施例的制造磊晶晶圆的方法的截面图。
参看图2，可在成长基板21上成长下方磊晶层23。成长基板21可为蓝宝石基板、氮化镓基板、氮化铝基板、碳化硅（SiC）基板、硅（Si）基板或其类似者。特定言之，成长基板21可为蓝宝石基板或氮化镓基板，且可包括极化、非极化或半极化基板。下方磊晶层23可藉由金属有机化学气相沉积（metal organic chemical vapor deposition,MOCVD）或分子束磊晶法（molecular beam epitaxy,MBE）而由基于氮化镓的半导体（例如，未掺杂GaN或n型GaN）形成。当成长基板21为氮化镓基板时，下方磊晶层23可被省略。
在下方磊晶层23上形成罩幕图案25。罩幕图案25可由（例如）SiO2或各种硅酸盐材料形成。罩幕图案25包括罩幕区25a以及开口区25b。此处，罩幕区可具有5微米至30微米（具体言之，10微米至30微米）的宽度。另外，开口区可具有1微米至小于3微米的宽度。
如图5的(a)所示，罩幕图案25在每一罩幕区中可具有条纹形状。或者，如图5的(b)所示，罩幕图案25可具有在不同方向上延伸的条纹彼此交叉的网状形状。或者，如所示，罩幕图案25可具有凸起图案，其中，罩幕区具有如图6的(a)所示的六边形形状，或如图7的(a)所示的菱形形状。或者，罩幕图案25可为凹入图案，其中，开口区具有如图6的(b)所示的六边形形状，或如图7的(b)所示的菱形形状。或者，罩幕图案25可为罩幕区具有圆形形状的凸起图案，或开口区具有圆形形状的凹入图案。
参看图3，在3D成长条件下在成长有罩幕图案25的成长基板21上成长3D磊晶层27。3D磊晶层27藉由在垂直成长胜于侧向成长的条件（3D成长条件）下调整成长温度、成长压力以及V/III比率而以金属有机化学气相沉积（MOCVD）成长。一般而言，3D成长条件可包括相对较低的成长温度、相对较高的成长压力以及相对较高的V/III比率。举例而言，3D磊晶层27可在成长温度设定为1030℃、成长压力设定为400托且V/III比率设定为300的3D成长条件下成长。
当3D磊晶层27在3D成长条件下成长时，磊晶层27的成长自罩幕图案25的开口区25b开始，且垂直成长变得胜于侧向成长。此处，藉由调整成长厚度而在罩幕区25a上形成凹槽27h，以防止磊晶层27在罩幕区25a上彼此结合。
参看图4，在3D成长条件下成长3D磊晶层27之后，藉由在侧向成长胜于垂直成长的2D成长条件下成长2D磊晶层29而形成磊晶层28。与3D成长条件相比，2D成长条件可具有相对较高的成长温度、相对较低的成长压力以及相对较低的V/III比率。举例而言，2D磊晶层29可在成长温度设定为1110℃、成长压力设定为150托且V/III比率设定为150的2D成长条件下成长。
在2D磊晶层29的成长期间，侧向成长在3D磊晶层27的凹槽27h中进行，藉此宽度向上逐渐减小的上方孔洞28a可形成于磊晶层28内。另外，当磊晶层28成长为相对大的厚度（例如，约10微米或多于10微米的厚度）时，下方孔洞28b可形成于罩幕区25a与磊晶层28之间。
在此实施例中，在预定3D成长条件下成长3D磊晶层27之后，可将成长条件改变为预定2D成长条件，以在预定2D成长条件下成长2D磊晶层29。然而，应理解，本发明不限于此。或者，在成长3D磊晶层27之后，可在将成长条件自3D成长条件逐渐改变为2D成长条件的同时成长磊晶层29。
藉由2D成长条件，磊晶层29可在凹槽27h上彼此结合，藉此形成具有平坦上表面的磊晶层28。
制造磊晶晶圆的方法可还包括在磊晶层29上成长半导体堆栈结构（未图标）。半导体堆栈结构可包括各种半导体层，例如，氮化镓半导体层。
根据此实施例，具有相对大的大小的孔洞28a、28b可使用3D成长条件以及2D成长条件而形成于罩幕图案25的罩幕区25a上。
磊晶层28可易于使用孔洞28a、28b经由化学剥离或应力剥离而与成长基板21分离。当罩幕图案25为凸起图案时，孔洞28a、28b由磊晶层28以及罩幕区闭合，藉此使得难以达成化学溶液至孔洞中的渗透。因此，在此状况下，应力剥离可用以分离磊晶层28与成长基板21。
图8至图13为说明根据本发明的一个实施例的分离基板的方法以及制造半导体组件的方法的截面图。参看图8至图13，根据一个实施例的分离基板的方法以及制造半导体组件的方法可包括参看图1至图7而描述的制造磊晶晶圆的方法。因此，在此实施例中，将描述分离基板的方法以及使用图1的磊晶晶圆制造半导体组件的方法。
参看图8，在磊晶层29上成长半导体堆栈结构30。半导体堆栈结构30可包括第一氮化物半导体层31以及第二氮化物半导体层33，且可还包括主动层32。
第一氮化物半导体层31以及第二氮化物半导体层33中的每一者可为单一层，但不限于此。或者，第一半导体层以及第二半导体层中的每一者可包括多个层。此多个层可包括未掺杂层及掺杂层。另外，主动层32可具有单量子阱结构或多量子阱结构。
第一氮化物半导体层31可为经第一导电类型杂质掺杂的氮化物半导体层，例如，经n型杂质掺杂的III-N型的化合物半导体层，诸如基于(Al、In、Ga)N的氮化物半导体层，且可包括氮化镓层。另外，第一氮化物半导体层31可包括未以杂质掺杂的未掺杂层。
主动层32可为III-N型的化合物半导体层，例如，(Al、Ga、In)N半导体层，且可具有单量子阱结构或多量子阱结构，其中阱层（未图示）及阻障层（未图示）彼此交替地堆栈。
第二氮化物半导体层33可为以第二导电类型杂质（例如，P型杂质）掺杂的III-N型的化合物半导体层，诸如基于(Al、Ga、In)N的III族氮化物半导体层，且可包括（例如）GaN层。
参看图9，将支撑基板51附着至半导体堆栈结构30上。支撑基板51可经由接合金属层53而接合至半导体堆栈结构30。另一方面，在接合支撑基板51之前，可在半导体堆栈结构30上形成反射性金属层35以及阻障金属层37。反射性金属层35可包括（例如）Ag或Al，且阻障金属层37可包括Ni。反射性金属层35电连接至第二氮化物半导体层33，且藉由反射主动层32中所产生的光而改良发光效率。阻障金属层37覆盖且保护反射性金属层35。
在此实施例中，因为磊晶层28具有相对大的大小的孔洞28a、28b，所以无需预先形成用于提供化学路径的组件分割区。因此，反射性金属层35以及阻障金属层37可形成于半导体堆栈结构30上方而不分割半导体堆栈结构30。
参看图10，将成长基板21与磊晶层28分离。成长基板21可藉由使用应力施加的应力剥离或使用化学溶液的化学剥离而与磊晶层28分离。
特定言之，支撑基板51可由具有与成长基板21不同的热膨胀系数（例如，5.5/K至7.5/K的热膨胀系数）的材料形成。举例而言，支撑基板51可由MoCu或CuW形成。因此，在支撑基板51接合至半导体堆栈结构之后，成长基板21可藉由支撑基板51与成长基板21之间的热膨胀系数的差异而在孔洞28a、28b处与磊晶层28分离。
或者，在罩幕图案25使用HF或BOE移除之后，成长基板21可藉由将应力施加至孔洞而与磊晶层28分离。
成长基板21连同下方磊晶层23一起与磊晶层28分离，且因此暴露出具有孔洞28a、28b的磊晶层28。
参看图11，将所暴露的磊晶层28平坦化以暴露半导体堆栈结构30。磊晶层28可藉由干式蚀刻而平坦化。举例而言，在以35至45sccm的通量供应BCl3气体时，在约5毫托的处理压力以及约500瓦的RF功率的条件下执行主要蚀刻，以按比凹入部分高的蚀刻速率蚀刻凸块区段28cv。接着，当分别以约5至6sccm的通量以及约20至25sccm的通量供应BCl3以及Cl2时，在约5毫托的处理压力以及约300瓦的RF功率的条件下执行次要蚀刻以蚀刻磊晶层28。藉由此主要蚀刻阶段以及次要蚀刻阶段，可防止孔洞28a、28b的形状转移至半导体堆栈结构30。
藉由干式蚀刻，在半导体堆栈结构30的表面上形成突起30cv以及凹处30cc。突起30cv通常对应于磊晶层28的凸块区段28cv，且凹处30cc通常对应于罩幕图案25被移除的区段。另外，突起30cv可对应于磊晶层28保留的区段。另一方面，可在凹处30cc中形成子凹处28c。子凹处28c可具有尖锐形状。
参看图12，形成组件分割凹槽30a以将半导体堆栈结构30分割为组件区域。另外，可藉由光增强化学蚀刻及其类似者而在半导体堆栈结构30的表面上形成粗糙表面区域R。粗糙表面区域R可形成于突起30cv以及凹处30cc的表面上。因为粗糙表面区域R与突起30cv以及凹处30cc一起形成，所以主动层32中所产生的光的提取效率得以改良。
粗糙表面区域R可在形成组件分割凹槽30a之后形成。或者，组件分割凹槽30a可在形成粗糙表面区域R之后形成。
接着，在组件区域中的每一者中形成电极39。电极39电连接至半导体堆栈结构30的第一氮化物半导体层31。
参看图13，支撑基板51沿着组件分割凹槽30a被分割，藉此提供半导体组件（例如，发光二极管）。支撑基板51可藉由雷射刻划来分离。
根据本实施例，孔洞28a、28b可藉由磊晶成长而形成于罩幕图案25的罩幕区25a中的每一者上，且成长基板21可易于使用孔洞28a、28b而与磊晶层28分离。因此，成长基板21可与磊晶层28分离而不分割半导体堆栈结构30，藉此半导体堆栈结构30的损耗可减少，藉此改良半导体组件的产率。
举例而言，罩幕区25a可藉由经由上方孔洞28a及下方孔洞28b供应诸如HF或BOE的化学溶液而移除，藉此磊晶层28可易于与成长基板21分离。另外，因为磊晶层28与罩幕图案25之间的耦合力归因于上方孔洞28a及下方孔洞28b而减弱，所以磊晶层28可易于藉由将应力施加至成长基板21而与成长基板21分离。此外，因为上方孔洞28a按尖锐形状形成于罩幕区25a与磊晶层28之间，所以磊晶层28可易于藉由将应力施加至罩幕区25a与磊晶层28之间的界面而与罩幕区25a分离。
图14为根据本发明的另一实施例的磊晶晶圆的截面图。
参看图14，根据此实施例的磊晶晶圆大体上类似于图1的磊晶层，且还包括在罩幕图案25的开口区25b下方的第一孔洞24b。
在此实施例中，罩幕图案25配置于基于n型氮化镓的牺牲层24上。罩幕图案25大体上类似于参看图1而描述的罩幕图案，不同之处在于罩幕图案25的开口区25b具有大于3微米的大小。
第一孔洞24b配置于罩幕图案25下方，且第一孔洞24b的一部分可在罩幕区25a下方延伸。
根据此实施例，第一孔洞24b与孔洞28a、28b一起形成，藉此磊晶层28可较易于藉由化学剥离或应力剥离而与成长基板21分离。
图15至图17为说明根据本发明的另一实施例的制造磊晶晶圆的方法、分离基板的方法以及制造半导体组件的方法的截面图。
根据此实施例的制造磊晶晶圆的方法大体上类似于参看图2至图4而描述的方法，且因此下文将着重于根据此实施例的方法的特性特征。
首先，参看图15，在成长基板21上成长基于氮化镓的牺牲层24。牺牲层24可藉由（例如）MOCVD、MBE及其类似者而成长于成长基板21上。牺牲层24可为经相对高的密度的杂质（例如，1×1017至1×1019Si原子/立方公分）掺杂的基于n型氮化镓的半导体层（例如，GaN层）。在形成牺牲层24之前，像如图2所示的下方磊晶层23的基于未掺杂氮化镓的半导体层可成长于成长基板21上。
在牺牲层24上形成罩幕图案25。罩幕图案25可如参看图2所描述而形成。在此实施例中，罩幕图案25的开口区25b可具有比图2的开口区25b大的宽度。
接着，藉由电化学蚀刻而部分地蚀刻经由罩幕图案25的开口区25b暴露的牺牲层24，以在牺牲层24中形成精细孔隙24a。
针对电化学蚀刻，将上面具有牺牲层24的成长基板21与负电极（例如，Pt电极）一起浸渍至ECE溶液中。接着，将正电压施加至牺牲层24，且将负电压施加至负电极。精细孔隙24a的大小可藉由调整ECE溶液的莫耳浓度、处理时间及所施加的电压而调整。
ECE溶液可为电解质溶液，例如，含有草酸、HF或NaOH的电解质溶液。
在此实施例中，可在单一阶段电化学蚀刻（ECE）中部分地移除牺牲层24，其中连续地施加恒定电压（例如，范围为10伏至60伏的电压）。然而，本发明不限于此。举例而言，可藉由两阶段电化学蚀刻（ECE）而部分地移除牺牲层24，其中最初施加相对低的电压且接着施加相对高的电压。图15展示藉由两阶段电化学蚀刻而形成的精细孔隙241、242，其中在第一阶段中形成具有相对小的大小的精细孔隙241，其中施加相对低的电压，且在第二阶段中形成具有相对大的大小的精细孔隙242，其中施加相对高的电压。举例而言，电化学蚀刻是在20℃下使用0.3莫耳/公升的草酸溶液，藉由在第一阶段中施加8伏特至9伏特的电压且在第二阶段中施加15伏特至17伏特的电压至具有6×1018/立方公分的Si掺杂密度的GaN牺牲层24而执行。
藉由两阶段电化学蚀刻，基于n型氮化镓的牺牲层24的表面可维持相对良好的结晶性，且相对大的精细孔隙242可形成于基于n型氮化镓的牺牲层24中，藉此针对后续制程提供有利条件。
参看图16，如参看图3所描述使用牺牲层24作为晶种而成长3D磊晶层27，且本文中将省略其详细描述。此处，在3D磊晶层27的成长期间，精细孔隙24a结合且成长以形成第一孔洞24b。第一孔洞24b形成于罩幕图案25的开口区25b中的每一者的下方，以将邻近的罩幕区25a彼此连接。
参看图17，如参看图4所描述，在3D磊晶层27上成长2D磊晶层29以形成覆盖罩幕图案25的磊晶层28。另外，半导体堆栈结构（未图标）可成长于磊晶层28上。
根据此实施例，除了参看图2至图4而描述的实施例中的孔洞28a、28b之外，第一孔洞24b形成于罩幕图案25的开口区25b下方。因此，磊晶层28可较易于藉由化学剥离或应力剥离而与成长基板21分离。
另外，因为第一孔洞24b形成于开口区25b下方，所以开口区25b可形成为相对大的宽度。
接着，可藉由如参看图8至图13而描述的基板分离方法以及半导体组件制造方法而制造个别半导体组件（例如，发光二极管）。
图18为根据本发明的另一实施例的磊晶晶圆的SEM影像。
图18为参看图14至图17而描述的磊晶晶圆的横截面的SEM影像。此处，成长基板21为蓝宝石基板，牺牲层24为n型GaN层，且罩幕图案25由SiO2形成。牺牲层藉由两阶段ECE而蚀刻。另外，3D磊晶层在成长温度为1030℃、成长压力为400托且V/III比率为300的成长条件下成长60分钟。在3D条件下完成3D成长之后，磊晶层藉由逐渐改变温度、压力以及V/III直至可获得所要2D成长条件而另外成长以形成磊晶层28。此处，在2D成长条件中，成长温度为1110℃，成长压力为150托，且V/III比率为150。
在图18中，可确认第一孔洞（①）形成于罩幕图案25的开口区中的每一者的下方，且第二孔洞（②）以及第三孔洞（③）形成于罩幕图案25的罩幕区上。另外，可见第二孔洞以及第三孔洞具有比藉由ECE而形成的第一孔洞大的体积。
因此，磊晶层28可易于使用第二孔洞以及第三孔洞而与成长基板21分离。
图19为根据本发明的另一实施例的在分离成长基板之后的磊晶层的顶表面以及横截面的SEM影像，且图20为根据本发明的另一实施例的磊晶层的顶表面以及横截面的SEM影像，其说明磊晶层的干式蚀刻之后的表面形态。
图19展示参看图14至图17而描述的分离成长基板21与磊晶层28之后的磊晶层28的顶表面以及横截面的SEM影像。
参看图19的(a)及图19的(b)，在分离成长基板21之后，在磊晶层28的表面上观察到凸块区段28cv以及孔洞28a、28b。凸块区段28cv对应于移除罩幕图案25之后罩幕图案25的开口区25b上所形成的磊晶层28保留的区段。
图20为图19的磊晶层28的顶表面以及横截面的SEM影像，其说明干式蚀刻磊晶层之后的表面形态。干式蚀刻藉由如参看图11而描述的两阶段蚀刻而执行。
参看图20的(a)及图20的(b)，在干式蚀刻之后的磊晶层28的表面上观察到突起30cv以及凹处30cc，且亦在凹处30cc内观察到子凹处28c。突起30cv对应于上述凸块区段28cv，且凹处30cc大体上对应于孔洞28a、28b的位置。可确认，孔洞28a、28b藉由干式蚀刻而实质上消失于凹处30c内且其表面相对平坦化。另外，与具有条纹形状的凸块区段28cv相比，突起30cv相对不规则地形成。换言之，对应于凸块区段28cv的位置处的部分实质上蚀刻为与凹处30cc相同的程度，且因此，间歇地观察到突起30cv。
因此，藉由第一蚀刻制程以及第二蚀刻制程，具有孔洞28a、28b的磊晶层28可藉由干式蚀刻而平坦化。
本发明的实施例提供一种在成长基板与磊晶层之间具有大的孔洞以允许应用化学剥离或应力剥离的磊晶晶圆，以及制造所述磊晶晶圆的方法。另外，所述孔洞可使用用于磊晶层的成长的条件而形成于成长基板与磊晶层之间。
另外，根据本发明的实施例，相对大的孔洞可使用成长磊晶层的技术而形成于成长基板与磊晶层之间，且可用以经由化学剥离或应力剥离而分离成长基板。特定言之，成长基板可使用支撑基板与成长基板之间的热膨胀系数的差异而与磊晶层分离而不分割所成长的磊晶层。
此外，本发明的实施例可提供一种使用磊晶层的形状的具有改良的光提取效率的发光二极管。
虽然已结合图式参考一些实施例而说明了本发明，但熟习此项技术者将显而易见的是，可对本发明进行各种修改及改变，而不偏离本发明的精神及范围。另外，应理解，某一实施例的一些特征亦可应用于其它实施例而不偏离本发明的精神及范围。因此，应理解，实施例仅藉由说明而提供且给出以向熟习此项技术者提供对本发明的完整揭露以及提供对本发明的详尽理解。因此，希望本发明涵盖所述修改以及变化，其限制条件为此等修改以及变化落入权利要求的范围及其均等物的范畴内。
【符号说明】
21：成长基板
23：下方磊晶层
24：牺牲层
24a：精细孔隙
24b：第一孔洞
25：罩幕图案
25a：罩幕区
25b：开口区
27：3D磊晶层
27h：凹槽
28：磊晶层
28a：上方孔洞
28b：下方孔洞
28c：子凹处
28cv：凸块区段
29：2D磊晶层
30：半导体堆栈结构
30a：组件分割凹槽
30cc：凹处
30cv：突起
31：第一氮化物半导体层
32：主动层
33：第二氮化物半导体层
35：反射性金属层
37：阻障金属层
39：电极
51：支撑基板
53：接合金属层
241：精细孔隙
242：精细孔隙
R：粗糙表面区域

Claims (42)

1.一种磊晶晶圆，包括：
成长基板；
罩幕图案，配置于所述成长基板上且包括罩幕区以及开口区；以及
磊晶层，覆盖所述罩幕图案，
其中，所述磊晶层包括配置于所述罩幕区上的孔洞。
2.如权利要求1所述的磊晶晶圆，其中，所述孔洞配置于安置于所述罩幕区上的有限区域中。
3.如权利要求2所述的磊晶晶圆，其中，所述孔洞包括配置于所述磊晶层与所述罩幕区之间的下方孔洞以及在所述磊晶层的厚度方向上自所述下方孔洞延伸的上方孔洞，且所述下方孔洞具有比所述上方孔洞大的宽度。
4.如权利要求3所述的磊晶晶圆，其中，所述罩幕区具有5微米至30微米的宽度。
5.如权利要求4所述的磊晶晶圆，其中，所述罩幕区具有10微米至30微米的宽度。
6.如权利要求1至权利要求5中任意一项权利要求所述的磊晶晶圆，其中，所述开口区具有1微米至小于3微米的宽度。
7.如权利要求6所述的磊晶晶圆，还包括：
基于n型氮化镓的牺牲层，配置于所述罩幕图案与所述成长基板之间，
其中，所述牺牲层包括配置于所述罩幕图案的所述开口区下方的第一孔洞。
8.如权利要求1至权利要求5中任意一项权利要求所述的磊晶晶圆，所述磊晶晶圆还包括：
基于氮化镓的牺牲层，配置于所述罩幕图案与所述成长基板之间，所述牺牲层包括配置于所述罩幕图案的所述开口区下方的第一孔洞。
9.如权利要求1所述的磊晶晶圆，其中，所述磊晶层具有平坦上表面。
10.如权利要求1所述的磊晶晶圆，还包括：半导体堆栈结构，安置于所述磊晶层上。
11.一种制造磊晶晶圆的方法，包括：
制备成长基板；
在所述成长基板上形成具有罩幕区以及开口区的罩幕图案；以及
在具有所述罩幕图案的所述成长基板上成长磊晶层以覆盖所述罩幕图案，
其中，所述磊晶层包括配置于所述罩幕区上的孔洞。
12.如权利要求11所述的制造磊晶晶圆的方法，其中，所述孔洞配置于安置于所述罩幕区上的有限区域中。
13.如权利要求12所述的制造磊晶晶圆的方法，其中，所述孔洞包括配置于所述磊晶层与所述罩幕区之间的下方孔洞以及在所述磊晶层的厚度方向上自所述下方孔洞延伸的上方孔洞，且所述下方孔洞具有比所述上方孔洞大的宽度。
14.如权利要求13所述的制造磊晶晶圆的方法，其中，成长所述磊晶层包括：
在垂直成长胜于侧向成长的条件下成长三维磊晶层；以及
在侧向成长胜于垂直成长的条件下在所述三维磊晶层上成长二维磊晶层。
15.如权利要求14所述的制造磊晶晶圆的方法，其中，所述成长磊晶层包括：在预定的三维成长条件下成长所述三维磊晶层，继之以在将成长条件自所述三维成长条件逐渐改变为二维成长条件的同时成长所述磊晶层。
16.如权利要求11所述的制造磊晶晶圆的方法，其中，所述罩幕区具有5微米至30微米的宽度。
17.如权利要求16所述的制造磊晶晶圆的方法，其中，所述罩幕区具有10微米至30微米的宽度。
18.如权利要求11至权利要求17中任意一项权利要求所述的制造磊晶晶圆的方法，其中，所述开口区具有1微米至小于3微米的宽度。
19.如权利要求11所述的制造磊晶晶圆的方法，还包括：
在形成所述罩幕图案之前在所述成长基板上形成牺牲层；以及
使用电化学蚀刻而蚀刻经由所述罩幕图案的所述开口区暴露的所述牺牲层。
20.如权利要求19所述的制造磊晶晶圆的方法，其中，使用所述牺牲层作为晶种而成长所述磊晶层。
21.如权利要求20所述的制造磊晶晶圆的方法，其中，在所述磊晶层的成长期间，第一孔洞形成于所述牺牲层中。
22.如权利要求19所述的制造磊晶晶圆的方法，其中，藉由在至少两个阶段中施加电压而部分地蚀刻所述牺牲层，在第一阶段中施加的电压低于在第二阶段中施加的电压。
23.一种分离基板的方法，包括：
制备成长基板；
在所述成长基板上形成具有罩幕区以及开口区的罩幕图案；
在具有罩幕图案的所述成长基板上成长磊晶层以覆盖所述罩幕图案，所述磊晶层包括所述罩幕区上的孔洞；以及
分离所述成长基板与所述磊晶层。
24.如权利要求23所述的分离基板的方法，其中，所述孔洞配置于安置于所述罩幕区上的有限区域中。
25.如权利要求24所述的分离基板的方法，其中，所述孔洞包括配置于所述磊晶层与所述罩幕区之间的下方孔洞以及在所述磊晶层的厚度方向上自所述下方孔洞延伸的上方孔洞，且所述下方孔洞具有比所述上方孔洞大的宽度。
26.如权利要求25所述的分离基板的方法，其中，成长所述磊晶层包括：
在垂直成长胜于侧向成长的条件下成长三维磊晶层；以及
在侧向成长胜于垂直成长的条件下在所述三维磊晶层上成长二维磊晶层。
27.如权利要求26所述的分离基板的方法，其中，成长所述磊晶层包括：在预定的三维成长条件下成长所述三维磊晶层，继之以在将成长条件自所述三维成长条件逐渐改变为二维成长条件的同时成长所述磊晶层。
28.如权利要求23所述的分离基板的方法，其中，所述罩幕区具有5微米至30微米的宽度。
29.如权利要求28所述的分离基板的方法，其中，所述罩幕区具有10微米至30微米的宽度。
30.如权利要求28所述的分离基板的方法，其中，所述开口区具有1微米至小于3微米的宽度。
31.如权利要求23所述的分离基板的方法，还包括：
在形成所述罩幕图案之前在所述成长基板上形成牺牲层；以及
使用电化学蚀刻而蚀刻经由所述罩幕图案的所述开口区暴露的所述牺牲层。
32.如权利要求31所述的分离基板的方法，其中，使用所述牺牲层作为晶种而成长所述磊晶层。
33.如权利要求32所述的分离基板的方法，其中，在所述磊晶层的成长期间，第一孔洞形成于所述牺牲层中。
34.如权利要求31所述的分离基板的方法，其中，藉由在至少两个阶段中施加电压而部分地蚀刻所述牺牲层，在第一阶段中施加的电压低于在第二阶段中施加的电压。
35.如权利要求23所述的分离基板的方法，还包括：
在所述磊晶层上形成半导体堆栈结构；以及
将支撑基板附着至所述半导体堆栈结构。
36.如权利要求35所述的分离基板的方法，其中，所述成长基板藉由化学剥离或应力剥离而分离。
37.如权利要求36所述的分离基板的方法，其中，所述成长基板藉由所述支撑基板与所述成长基板之间的热膨胀系数的差异引起的应力而分离。
38.一种制造半导体组件的方法，包括如权利要求23至权利要求37中的任意一项权利要求所述的分离基板的方法。
39.如权利要求38所述的制造半导体组件的方法，还包括：
在分离所述成长基板之后，干式蚀刻所述磊晶层以暴露所述半导体堆栈结构。
40.如权利要求39所述的制造半导体组件的方法，其中，所述干式蚀刻包括使用BCl3的主要蚀刻阶段以及使用BCl3及Cl2的次要蚀刻阶段。
41.一种发光二极管，包括：
支撑基板；
半导体堆栈结构，安置于所述支撑基板上且包括主动层；
突起及凹处，形成于所述半导体堆栈结构的上表面上；以及
粗糙表面区域，形成于所述突起及所述凹处上，
其中，所述凹处具有5微米至30微米的宽度。
42.如权利要求41所述的发光二极管，还包括：所述凹处中的子凹处。
CN201310685119.2A 2012-12-14 2013-12-13 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法 Active CN103872201B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120146329A KR20140077477A (ko) 2012-12-14 2012-12-14 기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법
KR10-2012-0146329 2012-12-14
KR10-2012-0150389 2012-12-21
KR1020120150389A KR20140081068A (ko) 2012-12-21 2012-12-21 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자

Publications (2)

Publication Number Publication Date
CN103872201A true CN103872201A (zh) 2014-06-18
CN103872201B CN103872201B (zh) 2018-06-26

Family

ID=49753084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310685119.2A Active CN103872201B (zh) 2012-12-14 2013-12-13 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法

Country Status (5)

Country Link
US (2) US9059012B2 (zh)
EP (1) EP2743966B1 (zh)
JP (2) JP5819923B2 (zh)
CN (1) CN103872201B (zh)
TW (1) TWI598940B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
CN109844969A (zh) * 2016-07-18 2019-06-04 剑桥企业有限公司 可扩展量子限制装置
CN111326536A (zh) * 2018-12-14 2020-06-23 云谷（固安）科技有限公司 导电模组结构、显示装置及导电模组结构制备方法
CN114497293A (zh) * 2021-12-29 2022-05-13 西安电子科技大学芜湖研究院 外延层的制备剥离方法及半导体器件制备方法
CN115537766A (zh) * 2022-10-20 2022-12-30 江西乾照光电有限公司 掩膜组件及led芯片的制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
DE102014116276A1 (de) * 2014-11-07 2016-05-12 Osram Opto Semiconductors Gmbh Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements
WO2018030312A1 (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ結晶成長方法およびＣ面ＧａＮ基板
JP7156027B2 (ja) 2016-08-08 2022-10-19 三菱ケミカル株式会社 導電性Ｃ面ＧａＮ基板
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
JP7074168B2 (ja) * 2020-09-03 2022-05-24 三菱ケミカル株式会社 Ｃ面ＧａＮ基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010053618A1 (en) * 2000-06-19 2001-12-20 Tokuya Kozaki Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
CN1516238A (zh) * 1997-04-11 2004-07-28 ���ǻ�ѧ��ҵ��ʽ���� 氮化物半导体的生长方法、氮化物半导体衬底及器件
WO2007025499A1 (de) * 2005-09-01 2007-03-08 Osram Opto Semiconductors Gmbh Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
CN102694096A (zh) * 2011-03-21 2012-09-26 华新丽华股份有限公司 发光二极管及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP2000164989A (ja) * 1998-11-26 2000-06-16 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置
JP3375064B2 (ja) * 1999-04-02 2003-02-10 日亜化学工業株式会社 窒化物半導体の成長方法
JP3589200B2 (ja) 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
JP3454791B2 (ja) * 2001-03-01 2003-10-06 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP4151560B2 (ja) * 2003-10-28 2008-09-17 沖電気工業株式会社 半導体装置の製造方法
JP3816924B2 (ja) * 2004-01-30 2006-08-30 株式会社東芝 半導体導波型光制御素子
JP4670489B2 (ja) * 2005-06-06 2011-04-13 日立電線株式会社 発光ダイオード及びその製造方法
DE102005047149A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007214500A (ja) * 2006-02-13 2007-08-23 Mitsubishi Chemicals Corp 半導体部材及びその製造方法
JP2008117922A (ja) * 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
JP4825746B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
JP4825745B2 (ja) * 2007-07-13 2011-11-30 日本碍子株式会社 非極性面ｉｉｉ族窒化物の製造方法
US8236583B2 (en) 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
JP4968232B2 (ja) * 2008-10-17 2012-07-04 日立電線株式会社 窒化物半導体の製造方法
JP5343225B2 (ja) * 2008-12-16 2013-11-13 スタンレー電気株式会社 Ｉｉ−ｖｉ族またはｉｉｉ−ｖ族化合物系半導体発光素子用エピタキシャルウエハ、および、その製造方法
JP5237780B2 (ja) * 2008-12-17 2013-07-17 スタンレー電気株式会社 半導体発光素子の製造方法
JP5313651B2 (ja) * 2008-12-17 2013-10-09 スタンレー電気株式会社 半導体素子の製造方法
JP5206985B2 (ja) * 2009-05-28 2013-06-12 日立電線株式会社 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
KR20130007557A (ko) * 2010-01-27 2013-01-18 예일 유니버시티 ＧａＮ 소자의 전도도 기반 선택적 에칭 및 그의 응용
KR101105868B1 (ko) * 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
WO2013021606A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法
KR20140106590A (ko) * 2011-11-21 2014-09-03 쌩-고벵 크리스톡스 에 드테끄퇴르 반도체 기판 및 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1516238A (zh) * 1997-04-11 2004-07-28 ���ǻ�ѧ��ҵ��ʽ���� 氮化物半导体的生长方法、氮化物半导体衬底及器件
US20010053618A1 (en) * 2000-06-19 2001-12-20 Tokuya Kozaki Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
WO2007025499A1 (de) * 2005-09-01 2007-03-08 Osram Opto Semiconductors Gmbh Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
CN102694096A (zh) * 2011-03-21 2012-09-26 华新丽华股份有限公司 发光二极管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.MYNBAEVA 等: "GaN and AlN Layers Grown by Nano Epitaxial Lateral Overgrowth Technique on Porous Substrates", 《MATERIALS RESEARCH SOCIETY PROCEEDINGS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218134B (zh) * 2014-09-15 2017-02-15 映瑞光电科技(上海)有限公司 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法
CN109844969A (zh) * 2016-07-18 2019-06-04 剑桥企业有限公司 可扩展量子限制装置
CN109844969B (zh) * 2016-07-18 2022-02-01 剑桥企业有限公司 可扩展量子限制装置
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
CN111326536A (zh) * 2018-12-14 2020-06-23 云谷（固安）科技有限公司 导电模组结构、显示装置及导电模组结构制备方法
CN114497293A (zh) * 2021-12-29 2022-05-13 西安电子科技大学芜湖研究院 外延层的制备剥离方法及半导体器件制备方法
CN115537766A (zh) * 2022-10-20 2022-12-30 江西乾照光电有限公司 掩膜组件及led芯片的制备方法

Also Published As

Publication number Publication date
JP6258904B2 (ja) 2018-01-10
US20140167086A1 (en) 2014-06-19
JP2014118346A (ja) 2014-06-30
EP2743966B1 (en) 2020-11-25
TWI598940B (zh) 2017-09-11
JP2016074585A (ja) 2016-05-12
US9059012B2 (en) 2015-06-16
JP5819923B2 (ja) 2015-11-24
US9356191B2 (en) 2016-05-31
CN103872201B (zh) 2018-06-26
EP2743966A1 (en) 2014-06-18
US20150295132A1 (en) 2015-10-15
TW201423844A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
CN103872201A (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
CN104733365B (zh) 半导体生长用模板、基板分离方法及发光元件制造方法
TWI504020B (zh) 從磊晶層分離成長基板的方法、使用該方法製造發光二極體的方法以及藉由該方法製造的發光二極體
US9373496B2 (en) Substrate recycling method and recycled substrate
KR102681571B1 (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
JP5916625B2 (ja) 光抽出構造を含む半導体発光装置及び方法
US9514926B2 (en) Substrate recycling method
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
KR101146819B1 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
JP2007123436A (ja) 半導体発光素子およびその製造方法
KR102199349B1 (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR20140081068A (ko) 기판 분리 방법, 반도체 소자 제조 방법 및 그것에 의해 제조된 반도체 소자
KR20140077477A (ko) 기판 분리를 위한 공동을 갖는 에피 웨이퍼 및 그것을 제조하는 방법
TWI415300B (zh) 半導體晶圓及半導體裝置及製造半導體晶圓及裝置之方法
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant