JP2007123436A - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2007123436A
JP2007123436A JP2005311617A JP2005311617A JP2007123436A JP 2007123436 A JP2007123436 A JP 2007123436A JP 2005311617 A JP2005311617 A JP 2005311617A JP 2005311617 A JP2005311617 A JP 2005311617A JP 2007123436 A JP2007123436 A JP 2007123436A
Authority
JP
Japan
Prior art keywords
light emitting
main surface
emitting layer
semiconductor
ingaalp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005311617A
Other languages
English (en)
Inventor
Akihiro Fujiwara
章裕 藤原
Hiroyuki Kino
裕之 城野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005311617A priority Critical patent/JP2007123436A/ja
Publication of JP2007123436A publication Critical patent/JP2007123436A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Devices (AREA)

Abstract

【課題】 安定した収率が得られる半導体発光素子およびその製造方法を提供する。
【解決手段】 ｛１００｝面から＜０１１＞方向に５度乃至３０度傾斜した第１主面と、第１主面から第１主面に対向する第２主面に向けて末広がり状に２度乃至５度傾斜し、且つ凹凸部１２ａが形成された側面とを有する半導体基板１２と、半導体基板１２の第１主面上に設けられｐｎ接合を有する発光層１３と、発光層１３上に形成された第１電極１４と、第２主面に形成された第２電極１５とを具備する。
発光層１３に第１電極１４を囲む溝を形成し、溝を含む発光層１３上に格子状の開口パターンを有する保護膜を形成し、開口パターン沿って発光層１３側からダイシングしてチップに分割した後、発光層１３および半導体基板１２の破砕層を除去する。
【選択図】 図１

Description

本発明は、半導体発光素子およびその製造方法に関する。
半導体発光素子、なかでも可視発光ダイオード（ＬＥＤ）は、フルカラーディスプレイ、交通・信号機器、車載用途などに幅広く用いられているが、この用途においては特に光出力の高いものが要求されている。
この種の従来の代表的なＬＥＤの構造としては、｛１００｝面から＜０１１＞方向に傾斜した主面を有するＧａＰ基板上にＩｎＧａＡｌＰ系半導体のｐｎ接合を有する発光層(以下、ＩｎＧａＡｌＰ系発光層という)が設けられており、ＩｎＧａＡｌＰ系発光層と電気的接続を取るために、その上面側には上面電極が、下面側には下面電極が設けられている。
上述のように構成されたＬＥＤでは、ＧａＰ基板をダイシングによりチップに分割し、そのダイシングの際にＩｎＧａＡｌＰ系発光層およびＧａＰ基板に生じた破砕層を、エッチングにより除去している。
しかし、ＩｎＧａＡｌＰ系発光層はエッチング速度がＧａＰ基板よりも大きいため、ＩｎＧａＡｌＰ系発光層がオーバーエッチングされて消失する恐れがある。
そのため、ＩｎＧａＡｌＰ系発光層のオーバーエッチングを抑えようとするとＧａＰ基板の破砕層の除去が不十分となる問題がある。
これに対して、ＩｎＧａＡｌＰ系発光層の周りに防液堤を設けた構造の半導体発光素子の製造方法が知られている（例えば、特許文献１参照。）。
特許文献１に開示された半導体発光素子の製造方法は、ＩｎＧａＡｌＰ系発光層をパターニングしてメサ部を形成し、同時にメサ部を取り囲むようにＩｎＧａＡｌＰ系発光層を残置して周壁部を形成している。
周壁部の外側をダイシングすることによりＩｎＧａＡｌＰ系発光層に破砕層が導入されるのを防止し、周壁部によりエッチング液の侵入を遮断してＩｎＧａＡｌＰ系発光層がエッチングされるのを防止している。
然しながら、上述した特許文献１に開示された半導体発光素子の製造方法は、ＩｎＧａＡｌＰ系発光層を保護するレジストを含めてダイシングしているので、ダイシングされたレジストの端部が浮き上がってエッチング液がＩｎＧａＡｌＰ系発光層まで染み込み、ＩｎＧａＡｌＰ系発光層が浸食される恐れがある。その結果、ＬＥＤチップの収率が低下する問題がある。
米国特許出願公開第２００５／００１７２５０Ａ１号明細書
本発明は、安定した収率が得られる半導体発光素子およびその製造方法を提供する。
本発明の一態様の半導体発光素子では、｛１００｝面から＜０１１＞方向に５度乃至３０度傾斜した第１主面と、前記第１主面から前記第１主面に対向する第２主面に向けて末広がり状に２度乃至５度傾斜し、且つ凹凸部が形成された側面とを有する半導体基板と、前記半導体基板の第１主面上に形成され、ｐｎ接合を有する発光層と、前記発光層表面に形成された第１電極と、前記第２主面に形成された第２電極と、を具備することを特徴としている。
また、本発明の一態様の半導体発光素子の製造方法では、｛１００｝面から＜０１１＞方向に５度乃至３０度傾斜した第１主面を有する半導体基板上にｐｎ接合を有する発光層を形成する工程と、前記発光層上に第１電極を形成し、前記第１主面に対向する前記半導体基板の第２主面に第２電極を形成する工程と、前記発光層上に前記第１電極を囲む第１の開口パターンを有する第１保護膜を形成し、前記第１保護膜をマスクとして、前記発光層側から前記半導体基板に至る溝を形成する工程と、前記溝を含む前記発光層上に格子状の第２の開口パターンを有する第２保護膜を形成し、前記半導体基板の前記第２主面上に第３保護膜を形成する工程と、前記発光層側から前記第２の開口パターンに沿って前記半導体基板をダイシングし、前記半導体基板をチップに分割する工程と、前記第２および第３保護膜をマスクとして、前記半導体チップの側面をエッチングする工程と、前記第２保護膜をマスクとして、前記半導体チップの側面に凹凸部を形成する工程と、を具備することを特徴としている。
本発明によれば、安定した収率が得られる半導体発光素子およびその製造方法が得られる。
以下本発明の実施例について、図面を参照しながら説明する。
図１は本発明の実施例に係る半導体発光素子を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。
本実施例は、ＧａＡｓ基板上に形成されたＩｎＧａＡｌＰ系発光層にＧａＰ基板を接着し、ＧａＡｓ基板を除去した構造の半導体発光素子の例である。
図１に示すように、本実施例の半導体発光素子１１（以下、単にＬＥＤという）は、｛１００｝面から＜０１１＞方向に１５度傾斜した第１主面と、第１主面から第１主面に相対向する第２主面に向けて末広がり状に２度乃至５度傾斜し、且つ凹凸部１２ａが形成された側面を有するｐ−ＧａＰ基板１２と、ＧａＰ基板１２の第１主面上に設けられ第1主面より小さいサイズのＩｎＧａＡｌＰ系発光層１３と、ＩｎＧａＡｌＰ系発光層１３の表面に形成された第１電極１４と、第１主面と相対向するｐ−ＧａＰ基板１２の第２主面に形成された第２電極１５とを有している。
ｐ−ＧａＰ基板１２の主面は、具体的には、例えば（−１００）面から［０−１−１］方向に５度乃至３０度の範囲で傾斜していることが好ましいが、１５±１度の範囲で傾斜していることがさらに好ましい。
この傾斜角度のｐ−ＧａＰ基板１２を用いた場合、後述するｐ−ＧａＰ基板１２上に形成したＧａＰバッファ層の表面モフォロジーが良好で、ピット密度やヒロック密度が（１００）を主面とする基板に比べて１桁以上少ないため、接着基板として優れている。
ｐ−ＧａＰ基板１２の側面の傾斜角度は、後述するダイシング時の破砕層を除去するエッチング液の回り込み容易にするために２度以上が好ましく、且つ凹凸部１２ａの形成を容易にするために５度以下が好ましい。
ｐ−ＧａＰ基板１２の側面に設けられた凹凸部１２ａは、ＩｎＧａＡｌＰ系発光層１３から放出され側面に入射する光が全反射されることなく、凹凸部１２ａから外部に放出される比率を向上させる。
ＩｎＧａＡｌＰ系発光層１３はメサ形状に加工され、ＩｎＧａＡｌＰ系発光層１３の周りにはｐ−ＧａＰ基板１２の一部が露出したｐ−ＧａＰ露出部１２ｂが形成されている。ＩｎＧａＡｌＰ系発光層１３から放出されｐ−ＧａＰ基板１２の底部で反射されて戻ってきた光の一部は、ＩｎＧａＡｌＰ系発光層１３に吸収されることなく、ｐ−ＧａＰ露出部１２ｂから外部に放出される。
図２は、図１に示すｐ―ＧａＰ基板１２上にＩｎＧａＡｌＰ系発光層１３を備えたＬＥＤ１１を搭載した半導体発光装置を示す断面図である。
図２に示すように、発光層１３が発光観測面になるように、ＬＥＤ１１がリードフレーム１６ａに形成された反射カップ１７の中に載置され、第２電極１５が導電性接着剤により反射カップ１７の底部に固着され、第１電極１４が金線１８によりリードフレーム１６ｂに接続されている。
リードフレーム１６ａ、１６ｂおよびＬＥＤ１１を透明樹脂１９でモールドすることにより半導体発光装置２０が得られる。
この半導体発光装置２０の光出力は、ＩｎＧａＡｌＰ系発光層１３がエッチング液に侵食されることが無く、且つ側面の凹凸部１２ａの光取出し効果により、従来に比べて３０％以上向上していた。
次に、ｐ−ＧａＰ基板１２にＩｎＧａＡｌＰ系発光層１３を備えたＬＥＤ１１の製造方法について説明する。図３乃至図１３はＬＥＤ１１の製造工程を順に示す断面図である。
始に、図３に示すように、｛１００｝面から＜０１１＞方向に１５度傾斜した主面を有するＧａＡｓ基板２１上にＩｎＧａＡｌＰ系発光層１３を、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により形成する。
具体的には、厚さ２５０μｍ程度のｎ−ＧａＡｓ基板２１に、厚さ０．５μｍ程度のＧａＡｓバッファ層２２を形成した後、厚さ０．２μｍ程度のＩｎＧａＰエッチングストップ層２３、厚さ０．１μｍ、キャリア濃度１Ｅ１８ｃｍ−３程度のｎ−ＧａＡｓコンタクト層２４、厚さ１μｍ、キャリア濃度１Ｅ１６〜１Ｅ１９ｃｍ−３程度のｎ−ＩｎＧａＡｌＰクラッド層２５、厚さ１μｍのＩｎＧａＡｌＰ ＭＱＷ（Multiple Quantum Well）活性層２６、厚さ１μｍ、キャリア濃度１Ｅ１７〜１Ｅ１９ｃｍ−３程度のｐ−ＩｎＧａＡｌＰクラッド層２７、厚さ０．０５μｍ、キャリア濃度１Ｅ１８ｃｍ−３程度のｐ−ＩｎＧａＰ接着層２８を順次積層形成する。
本明細書では、ｎ−ＧａＡｓコンタクト層２４からｐ−ＩｎＧａＰ接着層２８までをＩｎＧａＡｌＰ系発光層１３と称する。
ここで、活性層２６は、多重量子井戸構造（ＭＱＷ）に限定されるものではなく、シングルヘテロ構造（ＳＨ）、ダブルヘテロ構造（ＤＨ）、量子井戸ヘテロ構造（ＱＷＨ）によって構成することもできる。
更に具体的には、ＩｎＧａＡｌＰ系発光層１３の成長は、ｎ−ＧａＡｓ基板２１をＭＯＣＶＤ装置内のサセプタ上に載置し、原料ガスとしてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）およびホスフィン（ＰＨ３）をキャリアガスの水素（Ｈ２）と共に導入し、５００〜９００℃程度でエピタキシャル成長させることにより形成する。
導電型の制御は、ｎ形ドーパントガスとしてシラン（ＳｉＨ４）およびｐ型ドーパントガスとしてトリメチル亜鉛（ＴＭＺｎ）を導入することにより行う。
ＩｎＧａＡｌＰの組成の制御は、原料ガスのＴＭＡとＴＭＧの流量比を変えることにより行い、例えばｎ−ＩｎＧａＡｌＰクラッド層２５およびｐ−ＩｎＧａＡｌＰクラッド層２７はＩｎ０．４９（Ｇａ０．３Ａｌ０．７）０．５１Ｐであり、ＩｎＧａＡｌＰ MQW活性層２６の組成はＩｎ０．４９（Ｇａ０．７５Ａｌ０．２５）０．５１Ｐである。
次に、図４に示すように、ｐ−ＧａＰ基板１２上にＭＯＣＶＤ法により、例えば厚さ０．１μｍ、キャリア濃度１Ｅ１８ｃｍ−３程度のｐ−ＧａＰバッファ層１２ａを形成する。具体的には、キャリアガスのＨ２と共にＴＭＧ、ＴＭＺｎ、ＰＨ３を導入し、５００〜９００℃程度でエピタキシャル成長する。
次に、図５に示すように、ｐ−ＩｎＧａＰ接着層２８とＧａＰバッファ層１２ａを密着させ、例えば０.１〜１０ｋｇ／ｃｍ２程度の圧力で圧接しながら７００℃程度で熱処理することにより接合する。
次に、ｎ−ＧａＡｓ基板２１とＧａＡｓバッファ層２２をアンモニア系のエッチング液を用いて選択的に除去し、更にＩｎＧａＰエッチングストップ層２３を塩酸により選択的に除去する。
これにより、ｐ−ＩｎＧａＰ接着層２８とｐ−ＧａＰバッファ層１２ａを原子レベルで結合させ、透光性接着材（絶縁物）を介することなくｐ−ＩｎＧａＰ発光層１３が設けられたｐ−ＧａＰ基板１２が得られる。
次に、図６に示すように、ｎ−ＧａＡｓコンタクト層２４上に、例えばＡｕＴｉ合金またはＡｕＧｅＮｉ合金の第１電極１４を格子状に形成する。
同様に、ＧａＰ基板１２の第２主面上に、例えばＡｕＮｉ合金の第２電極１５を、水玉状に形成する。
次に、第１電極１４をマスクとして、ｎ−ＧａＡｓコンタクト層２４をＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ系エッチング液を用いてエッチングし、ｎ―ＩｎＧＡｌＰクラッド層２５を露出させる。
ここで、ｎ−ＧａＡｓコンタクト層２４のエッチングは、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ系エッチング液を用いて行う。エッチング液の組成は、ｎ−ＧａＡｓコンタクト層２４のサイドエッチングを抑制するために体積比率で、例えば８：１：６４程度が適当である。
図１５はｎ−ＧａＡｓコンタクト層２４のサイドエッチング速度とＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ系エッチング液のＨ２Ｏの体積比率との関係を示す図である。
図１５に示すように、実験によれば、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝８：１：６４のエッチング液ａではエッチング時間が２２秒および３０秒のときのサイドエッチング速度はそれぞれ０．１５μｍ／ｍｉｎ程度であり、エッチング時間に依らずほぼ等しい。
一方、従来用いられていたＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝８：１：１のエッチング液ｂでは、エッチング時間が２２秒および３０秒のときのサイドエッチング速度は０．２５および０．４５μｍ／ｍｉｎ程度であり、エッチング時間に応じて増大している。
これにより、ｎ−ＧａＡｓコンタクト層２４のサイドエッチングが抑制されるので、サイドエッチングにより第１電極１４が浮き上がることによるＬＥＤ１１の導通不良などの信頼性低下を防止することが可能である。
次に、図７に示すように、ＩｎＧａＡｌＰ系発光層１３上に第１保護膜３１、例えばレジスト膜を形成し、フォトリソグラフィー法により開口幅Ｌ１が、例えば１０μｍ程度の第１の開口パターン３２ａ、３２ｂを形成する。
第１の開口パターン３２ａ、３２ｂは第１電極１４をそれぞれ方形状に囲んでおり、第１の開口パターン３２ａ、３２ｂの間がｐ−ＧａＰ基板１２をチップに分割するためのダイシング領域となる。
次に、図８に示すように、ＩｎＧａＡｌＰ系発光層１３を、第１保護膜３１をマスクとして、例えばＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝９５：２：３のエッチング液により低温（０〜−２０℃）でエッチングし、ｐ−ＧａＰ基板１２に至る溝３３ａ、３３ｂを形成する。
次に、図９に示すように、溝３３ａ、３３ｂを埋め込み、ＩｎＧａＡｌＰ系発光層１３上に第２保護膜３４、例えばレジスト膜を形成し、フォトリソグラフィー法により開口幅Ｌ２が、例えば８０μｍ程度の第２の開口パターン３５を形成する。
第２の開口パターン３５は、溝３３ａ、３３ｂの外側に格子状に形成され、第２の開口パターン３５に沿って、ｐ−ＧａＰ基板１２がダイシングされる。
第２保護膜３４は、後述するフロスト処理におけるフッ酸耐性を向上させるために従来温度より高い１５０〜２００℃でポストベーキングが施される。
次に、ｐ−ＧａＰ基板１２の第２主面上に第３保護膜３６、例えばレジスト膜を形成する。
次に、図１０に示すように、ｐ−ＧａＰ基板１２をシート３７に貼り付けた後、断面がテーパ状のブレード３８により、ＩｎＧａＡｌＰ系発光層１３側からｐ−ＧａＰ基板１２を第２の開口パターン３５に沿ってダイシングし、チップに分離する。
第２の開口パターン３５の開口幅Ｌ２はブレード３８の厚さｄより大きく設定されているので、第２保護膜３４はブレード３８でダイシングされない。
従って、第２保護膜３４の端部がダイシングによりダメージを受けて浮き上がることなく、第２保護膜３４とＩｎＧａＡｌＰ系発光層１３およびｐ−ＧａＰ基板１２との密着度が維持されている。
これにより、ｐ−ＧａＰ基板１２の末広がり状の側面が得られるが、ＩｎＧａＡｌＰ系発光層１３およびｐ−ＧａＰ基板１２には破砕層３９ａ、３９ｂが導入される。
次に、図１１に示すように、第２保護膜３４および第３保護膜３６をマスクとしてＩｎＧａＡｌＰ系発光層１３およびｐ−ＧａＰ基板１２の側面を、例えばＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝９５：２：３のエッチング液によりエッチングして、ダイシングにより生じた破砕層３９ａ、３９ｂを含む領域１２ｄ、１２ｅを、例えば７μｍ程度除去する。
ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ系エッチング液は、ＩｎＧａＡｌＰ系発光層１３のエッチング速度がｐ−ＧａＰ基板１２より速いため、ＩｎＧａＡｌＰ系発光層１３がより多くエッチングされる。
ここで、チップの高さが、例えは２５０μｍ程度、チップの間隔が、例えば８０μｍ程度の場合、チップの間にエッチング液の回り込みが不足してｐ−ＧａＰ基板１２の下部のエッチング量が上部より少なくなり、破砕層３９ａ、３９ｂが残留する恐れがある。
実験によれば、エッチング液の回り込みを向上させ、ｐ−ＧａＰ基板１２の下部側面の破砕層を十分に除去するためには、ｐ−ＧａＰ基板１２の側面の傾斜角度として２度以上が適当であった。
次に、図１２に示すように、第２保護膜３４をマスクとしてｐ−ＧａＰ基板１２を、例えばフッ酸（ＨＦ）液によりフロスト処理を行い、ｐ−ＧａＰ基板１２の側面に、例えば高さ数μｍ程度の微細な凹凸部４０ａ、４０ｂを形成して粗面化する。このフロスト処理には、フッ化アンモニウム（ＮＨ４Ｆ）液による１分程度の前処理を入れることが有効である。
実験によれば、ｐ−ＧａＰ基板１２の側面の傾斜角度が大きくなると微細な凹凸が形成されにくくなるので、傾斜角度として５度以下が適当であった。
ＩｎＧａＡｌＰ系発光層１３は、フッ酸液によりエッチングされるが、溝３３ａ、３３ｂに埋め込まれた第２保護膜３４は高いフッ酸耐性を有しているので、ＩｎＧａＡｌＰ系発光層１３がエッチングされることはない。
図１４は第２保護膜３４のポストベーキング温度とフッ酸耐性との関係を示す図である。本明細書では、フッ酸耐性とは、フロスト処理時にフッ酸に浸食されたレジストの割合の逆数と定義する。レジストがフッ酸に浸食されると、チップ表面上のレジストの膜厚が薄くなる。
例えば、レジストが浸食されたチップが１ウェーハ中に１％発生した場合を１００とし、１０％発生した場合を１０とする。
図１４に示すように、実験によれば１２０〜２００℃の範囲で従来のポストベーキング温度（〜１００℃）より高いフッ酸耐性が得られ、１５０℃近辺で最大のフッ酸耐性が得られた。
これから、第２保護膜３４のポストベーキング温度として１２０℃以上、２００℃以下が適当であるが、ベーキング温度２００℃近辺でレジストが変質し始めるので、１５０℃近辺がより好ましい。
次に、図１３に示すように、第２保護膜３４を除去し、ｐ−ＧａＰ基板１２が上になるようにシート（図示せず）に転写した後、第３保護膜３５を除去し、再度シート４１に転写する。これにより第１電極１４が上向きでシート４１に配列されたＬＥＤ１１が得られる。
シートに転写する際に、シートをリングに固定した後、シートを、例えば温度６０〜８０℃の熱板に１０〜３０秒程度接触させた後、例えば温度５〜１０℃の冷却板に３０秒程度押し付けて急冷させる。その後、６０℃のオーブン内に１０分間放置し、シートを冷却板に３０〜６０秒間程度押し付けて急冷する。
これにより、シートの糊とチップの密着度が向上し、第３保護膜３５の除去中にチップがシートから脱落するのを防止することができる。
以上説明したように、本実施例によれば、｛１００｝面から＜０１１＞方向に１５度傾斜した第１主面と、末広がり状に２〜５度傾斜し、且つ凹凸部１２ａ形成された側面を有するｐ−ＧａＰ基板１２に、ＩｎＧａＡｌＰ系発光層１３が設けられている。
また、溝３３ａ、３３ｂに第２保護膜３４を埋め込み、高い温度でポストベーキングしているので、エッチング特性の異なるＩｎＧａＡｌＰ系発光層１３とｐ−ＧａＰ基板１２の破砕層３９ａ、３９ｂを同時にそれぞれ十分に除去することができる。
その結果、ＩｎＧａＡｌＰ系発光層１３がエッチングされることがなく、光出力が高く、且つ安定した収率が得られ半導体発光素子およびその製造方法が得られる。
ここでは、断面がテーパ状のブレード３８を用いてダイシングする場合について説明したか、ｐ―ＧａＰ基板１２の側面の傾斜角度が小さくても目的を達する場合には、断面がストレート状のブレードを用いることもできる。
一般に、ダイシングの際にブレードにはぶれがあるため、切り始めのｐ−ＧａＰ基板１２の上部のダイシング幅は下部より広がってブレードの厚さより大きくなるため、上部から下部に向けて自然と末広がり状の側面が得られるためである。
また、発光層１３がＩｎＧａＡｌＰ系半導体である場合について説明したが、ＧａＡｌＡｓ系半導体でも構わない。ＧａＡｌＡｓ系半導体では、ＩｎＧａＡｌＰ系半導体より発光波長の長いＬＥＤが得られる利点がある。
具体的には、図３に示すｎ−ＩｎＧａＡｌＰクラッド層２５、ＩｎＧａＡｌＰ ＭＱＷ活性層２６、ｐ−ＩｎＧａＡｌＰクラッド層２７に替えて、ｎ−ＧａＡｓ基板上にそれぞれｎ−ＧａＡｌＡｓクラッド層、ＧａＡｌＡｓ ＭＱＷ活性層、ｐ−ＧａＡｌＡｓクラッド層を成長させる。
次に、図４から図１３に示す工程に従って、ＧａＡｌＡｓ系発光層を有する半導体発光素子を得ることが可能である。
ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ系エッチング液はＧａＡｌＡｓ系発光層の破砕層除去にも適用できる。
本発明の実施例に係る半導体発光素子を示す図で、図１（ａ）はその平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図。 本発明の実施例に係る半導体発光装置を示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る半導体発光素子の製造工程を順に示す断面図。 本発明の実施例に係る第２保護膜のフッ酸耐性とポストベーキング温度との関係を示す。 本発明の実施例に係るＧａＡｓコンタクト層のサイドエッチング速度とエッチング液の組成との関係を示す図。
符号の説明
１１ ＬＥＤ
１２ ｐ―ＧａＰ基板
１２ａ ｐ―ＧａＰ露出部
１２ｂ、４０ａ、４０ｂ 凹凸部
１２ｃ ｐ―ＧａＰバッファ層
１２ｄ、１２ｅ エッチング領域
１３ ＩｎＧａＡｌＰ系発光層
１４ 第１電極
１５ 第２電極
１６ａ、１６ｂ リードフレーム
１７ 反射カップ
１８ 金線
１９ 透明樹脂
２０ 半導体発光装置
２１ ｎ−ＧａＡｓ基板
２２ ＧａＡｓバッファ層
２３ ＩｎＧａＰエッチングストップ層
２４ ｎ−ＧａＡｓコンタクト層
２５ ｎ−ＩｎＧａＡｌＰクラッド層
２６ ＩｎＧａＡｌＰ ＭＱＷ層
２７ ｐ−ＩｎＧａＡｌＰクラッド層
２８ ｐ−ＩｎＧａＰ接着層
３１ 第１保護膜
３２ａ、３２ｂ 第１の開口パターン
３３ａ、３３ｂ 溝
３４ 第２保護膜
３５ 第２の開口パターン
３６ 第３保護膜
３７、４１ シート
３８ ブレード
３９ａ、３９ｂ 破砕層

Claims (5)

  1. ｛１００｝面から＜０１１＞方向に５度乃至３０度傾斜した第１主面と、前記第１主面から前記第１主面に対向する第２主面に向けて末広がり状に２度乃至５度傾斜し、且つ凹凸部が形成された側面とを有する半導体基板と、
    前記半導体基板の第１主面上に形成され、ｐｎ接合を有する発光層と、
    前記発光層表面に形成された第１電極と、
    前記第２主面に形成された第２電極と、
    を具備することを特徴とする半導体発光素子。
  2. 前記発光層はＩｎＧａＡｌＰ系半導体またはＧａＡｌＡｓ系半導体であり、前記半導体基板はＧａＰであることを特徴とする請求項１に記載の半導体発光素子。
  3. ｛１００｝面から＜０１１＞方向に５度乃至３０度傾斜した第１主面を有する半導体基板上にｐｎ接合を有する発光層を形成する工程と、
    前記発光層上に第１電極を形成し、前記第１主面に対向する前記半導体基板の第２主面に第２電極を形成する工程と、
    前記発光層上に前記第１電極を囲む第１の開口パターンを有する第１保護膜を形成し、前記第１保護膜をマスクとして、前記発光層側から前記半導体基板に至る溝を形成する工程と、
    前記溝を含む前記発光層上に格子状の第２の開口パターンを有する第２保護膜を形成し、前記半導体基板の前記第２主面上に第３保護膜を形成する工程と、
    前記発光層側から前記第２の開口パターンに沿って前記半導体基板をダイシングし、チップに分割する工程と、
    前記第２および第３保護膜をマスクとして、前記半導体チップの側面をエッチングする工程と、
    前記第２保護膜をマスクとして、前記半導体チップの側面に凹凸部を形成する工程と、
    を具備することを特徴とする半導体発光素子の製造方法。
  4. 前記第２の開口パターンの開口幅が前記ダイシングのカーフ幅より大きいことを特徴とする請求項３に記載の半導体発光素子の製造方法。
  5. 前記第２の保護膜は、１５０乃至２００℃でポストベークされたレジスト膜であることを特徴とする請求項３に記載の半導体発光素子の製造方法。
JP2005311617A 2005-10-26 2005-10-26 半導体発光素子およびその製造方法 Pending JP2007123436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005311617A JP2007123436A (ja) 2005-10-26 2005-10-26 半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005311617A JP2007123436A (ja) 2005-10-26 2005-10-26 半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007123436A true JP2007123436A (ja) 2007-05-17

Family

ID=38146973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005311617A Pending JP2007123436A (ja) 2005-10-26 2005-10-26 半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007123436A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004625A (ja) * 2007-06-22 2009-01-08 Sanken Electric Co Ltd 半導体発光装置
JP2011524632A (ja) * 2008-06-16 2011-09-01 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 傾斜領域を含む半導体発光デバイス
JP2013501350A (ja) * 2009-07-31 2013-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップ
US20140159099A1 (en) * 2012-12-07 2014-06-12 Epistar Corporation Method of making a light emitting device and light emitting device made thereof
KR20140147137A (ko) * 2012-04-16 2014-12-29 코닌클리케 필립스 엔.브이. W-메사 스트리트를 형성하기 위한 방법 및 장치
CN105065960A (zh) * 2015-07-23 2015-11-18 中山市科贝照明科技有限公司 一种可折叠式led风扇灯

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004625A (ja) * 2007-06-22 2009-01-08 Sanken Electric Co Ltd 半導体発光装置
JP2011524632A (ja) * 2008-06-16 2011-09-01 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 傾斜領域を含む半導体発光デバイス
KR101754435B1 (ko) * 2009-07-31 2017-07-05 오스람 옵토 세미컨덕터스 게엠베하 발광다이오드칩
JP2013501350A (ja) * 2009-07-31 2013-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光ダイオードチップ
KR102138042B1 (ko) * 2012-04-16 2020-07-28 루미리즈 홀딩 비.브이. W-메사 스트리트를 형성하기 위한 방법 및 장치
KR20140147137A (ko) * 2012-04-16 2014-12-29 코닌클리케 필립스 엔.브이. W-메사 스트리트를 형성하기 위한 방법 및 장치
JP2015517217A (ja) * 2012-04-16 2015-06-18 コーニンクレッカ フィリップス エヌ ヴェ Ｗ字形メサを作成する方法及び装置
US9786815B2 (en) 2012-12-07 2017-10-10 Epistar Corporation Light-emitting device
US9425362B2 (en) * 2012-12-07 2016-08-23 Epistar Corporation Light emitting device
US10608142B2 (en) 2012-12-07 2020-03-31 Epistar Corporation Method of making a light emitting device having a patterned protective layer
US20140159099A1 (en) * 2012-12-07 2014-06-12 Epistar Corporation Method of making a light emitting device and light emitting device made thereof
US11417802B2 (en) 2012-12-07 2022-08-16 Epistar Corporation Method of making a light emitting device and light emitting device made thereof
CN105065960A (zh) * 2015-07-23 2015-11-18 中山市科贝照明科技有限公司 一种可折叠式led风扇灯

Similar Documents

Publication Publication Date Title
KR101350594B1 (ko) 발광 다이오드 및 그 제조 방법과 집적형 발광 다이오드 및그 제조 방법과 질화물계 ⅲ-ⅴ족 화합물 반도체의 성장방법과 질화물계 ⅲ-ⅴ족 화합물 반도체 성장용 기판과광원 셀 유닛과 광원 다이오드 백 라이트와 발광 다이오드조명 장치와 발광 다이오드 디스플레이와 전자 기기와 전자장치 및 그 제조 방법
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US7968897B2 (en) Light-emitting device having a support substrate and inclined sides
KR100989564B1 (ko) 반도체 발광소자와 그 제조방법, 집적형 반도체 발광장치와 그 제조방법, 화상 표시장치와 그 제조방법, 및 조명 장치와 그 제조방법
KR100867541B1 (ko) 수직형 발광 소자의 제조 방법
US20160172539A1 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
CN102097561B (zh) 半导体发光设备及其制造方法
TWI401823B (zh) 發光二極體元件的製造方法
JP4910608B2 (ja) 発光ダイオードの製造方法および電子装置の製造方法
JP2006352084A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
CN103872201A (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
US20190157507A1 (en) Light-emitting device and manufacturing method thereof
JP2007134388A (ja) 窒化物系半導体素子とその製造方法
JP2007123436A (ja) 半導体発光素子およびその製造方法
US8368111B2 (en) Semiconductor light emitting device and method for manufacturing thereof
KR100762003B1 (ko) 수직구조 질화물계 발광다이오드 소자의 제조방법
JP2010157551A (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP2007123435A (ja) 半導体発光素子およびその製造方法
JP2009123836A (ja) 窒化物半導体発光素子
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
CN107735870B (zh) 发光组件以及发光组件的制造方法
US9548420B2 (en) Light-emitting device and manufacturing method thereof
KR101012638B1 (ko) 수직형 질화물계 발광소자의 제조방법