KR20140147137A - W-메사 스트리트를 형성하기 위한 방법 및 장치 - Google Patents

W-메사 스트리트를 형성하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20140147137A
KR20140147137A KR1020147031987A KR20147031987A KR20140147137A KR 20140147137 A KR20140147137 A KR 20140147137A KR 1020147031987 A KR1020147031987 A KR 1020147031987A KR 20147031987 A KR20147031987 A KR 20147031987A KR 20140147137 A KR20140147137 A KR 20140147137A
Authority
KR
South Korea
Prior art keywords
wafer
street
slot
slots
substrate
Prior art date
Application number
KR1020147031987A
Other languages
English (en)
Other versions
KR102138042B1 (ko
Inventor
송난 우
보리스 카라스
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20140147137A publication Critical patent/KR20140147137A/ko
Application granted granted Critical
Publication of KR102138042B1 publication Critical patent/KR102138042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Abstract

에피택셜 구조물을 제조하기 위한 방법은 하나 이상의 에피택셜층을 포함하는 웨이퍼를 제공하는 단계를 포함한다. 웨이퍼는 다이로 분할되는데, 여기서, 다이 사이의 면적은 스트리트(street)로 불린다. 각각의 스트리트는 스트리트의 어느 하나의 측면에 형성된 슬롯을 갖는다. 슬롯들은 에피택셜층을 관통하지만 기판을 관통하지 않고, 슬롯들 사이에서 에피택셜층의 일부를 그대로 두어 "W"자형 단면을 형성한다. 그 다음, 웨이퍼 상에 보호층이 형성된다. 레이저가 사용되어 웨이퍼를 개개의 다이로 싱귤레이트(singulate)할 수 있다. 레이저는 슬롯들 사이에 각각의 스트리트를 분할한다. 에피택셜층들의 장벽(barrier wall)은 레이저 분리에 의해 형성된 파편으로부터 개개의 다이를 보호한다.

Description

W-메사 스트리트를 형성하기 위한 방법 및 장치{METHOD AND APPARATUS FOR CREATING A W-MESA STREET}
본 개시물은 반도체 다이를 분리하는데 사용된 프로세스에 관한 것이다.
반도체 디바이스는 통상적으로 원형 웨이퍼 상에 직사각형 다이로서 형성된다. 도 1은 다수의 다이(101)(단지 소수만 명시적으로 넘버링됨)를 포함하는 예시적인 웨이퍼(100)를 도시한다. 예시적인 다이(101A 및 101B)는 종종 "스트리트(street)"라 불리는 면적(102)에 의해 분리된다. 다이 사이의 임의의 면적을 스트리트라고 하는데, 이는 여러 개의 다이(101)를 지나 이어지는 수직 및 수평 면적 및 임의의 다른 적절한 면적들을 포함한다. 레이저가 사용되어 스트리트 면적(102)에서 웨이퍼(100)를 절단함으로써 다이를 분리할 수 있다. 그러나, 레이저에 의해 창출된 열적 충격 및 높은 온도는 "던져진(thrown)" 입자들이나 개량된(reformed) 물질로 인해 웨이퍼의 일부가 다이(101)를 손상시키게 할 수 있다. 다이(101)를 덜 손상시키는 다이 분리 방법을 사용하는 것이 바람직할 것이다.
레이저를 사용함으로써 다이의 웨이퍼를 분리하는 것은 공지되어 있다. 레이저 분리는 다이의 일부를 손상시킬 수 있다. 디바이스들의 웨이퍼의 스트리트의 어느 하나의 측면에 2개의 슬롯을 형성함으로써 "W"자형 단면이 형성된다. 슬롯들 사이의 면적은 "메사(mesa)"라고 한다. 그 결과로 얻어진 W-메사는 레이저 분리 프로세스 동안 다이를 보호할 수 있다. 슬롯들이 형성된 후에, 전체 웨이퍼에 걸쳐 보호용 코팅이 형성된다. 마지막으로, 레이저가 사용되어 각각의 메사의 중심에서 웨이퍼를 분할함으로써 다이를 분리한다. 남아있는 메사의 일부는 레이저 분리에 의해 생성된 파편들로부터 다이를 보호할 수 있다.
도면에서:
도 1은 LED일 수 있는 반도체 다이의 웨이퍼의 상면도이고;
도 2는 LED의 웨이퍼의 일부의 상면도이고;
도 3a는 "U"자형 스트리트가 에피택셜층을 통과하여 에칭된 웨이퍼의 단면도를 도시하고;
도 3b는 "U"자형 스트리트가 보호용 코팅으로 피복된 웨이퍼의 단면도를 도시하고;
도 3c는 "U"자형 스트리트가 레이저 생성 파편에 의해 분리된 웨이퍼의 단면도를 도시하고;
도 3d는 파편이 보호용 코팅에 침입하여 디바이스가 손상된 웨이퍼의 단면도를 도시하고;
도 3e는 파편으로 인한 다이의 손상을 나타내는 예시적인 사진을 도시하고;
도 4a는 W-메사형 스트리트가 에피택셜층을 통과하여 에칭된 웨이퍼의 단면도를 도시하고;
도 4b는 W-메사형 스트리트가 보호용 코팅으로 피복된 웨이퍼의 단면도를 도시하고;
도 4c는 W-메사형 스트리트가 레이저 생성 파편에 의해 분리된 웨이퍼의 단면도를 도시하고;
도 4d는 보호용 코팅을 제거한 후에 W-메사형 스트리트가 레이저 생성 파편에 의해 분리된 웨이퍼의 단면도를 도시하고;
도 4e는 W-메사에 의한 파편으로부터의 다이의 보호를 나타내는 예시적인 사진을 도시한다.
상이한 도면에서 동일한 참조 번호의 사용은 유사하거나 동일한 요소를 나타낸다.
다이로 분할된 임의의 유형의 반도체 웨이퍼가 본 발명을 활용할 수 있지만, 설명의 나머지는 설명을 간략하게 하기 위해 정사각형 LED 다이의 웨이퍼를 사용할 것이다. 설명의 나머지는 단지 LED와 관련 있지만, 디바이스는 레이저, 태양 전지, 검출기, DRAM, SRAM, ROM, 플래시 메모리, MEMS 디바이스, 마이크로프로세서, 논리 게이트, FPGA, 또는 임의의 다른 적절한 디바이스일 수 있다. 마찬가지로, 정사각형 다이 형상이 설명되지만, 임의의 적절한 다이 형상 또는 형상들이 고려되며 이는 본 발명의 범위 내에 포함된다.
에피택셜층을 갖춘 기판이 도시되지만, 논-에피택셜층, 예컨대, 비정질층을 활용하는 다른 반도체 구조물이 고려되며 이는 본 발명의 범위 내에 포함된다. 에피택셜층 및 기판을 갖춘 웨이퍼가 도시되지만, 서브마운트의 웨이퍼에 장착 또는 접착된 디바이스들의 웨이퍼와 같은 다른 구성이 고려되며 이는 본 발명의 범위 내에 포함된다.
LED(light emitting diode)와 같은 반도체 발광 디바이스는 현재 이용할 수 있는 가장 효율적인 광원에 속한다. 가시 스펙트럼에 걸쳐 동작할 수 있는 고휘도 LED의 제조에 있어서 현재 관심 받는 물질 체계로는 III-V족 반도체, 특히 III-질화물 물질로도 지칭되는 갈륨, 알루미늄, 인듐, 및 질소의 이원, 삼원, 및 사원 합금; 및 갈륨, 알루미늄, 인듐, 비소, 및 인의 이원, 삼원, 및 사원 합금이 포함된다. 종종 III-질화물 디바이스들이 사파이어, 탄화 규소, 또는 III-질화물 기판 상에 에피택셜 방식으로 성장되고, III-인화물 디바이스들은 MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy) 또는 다른 에피택셜 기법에 의해 갈륨 비소 상에 에피텍셜 방식으로 성장된다. 종종, 기판상에 n-형 영역이 퇴적되고, 그 다음에 n-형 영역 상에 활성 영역이 퇴적되고, 그 다음에 활성 영역 상에 p-형 영역이 퇴적된다. p-형 영역이 기판에 인접하도록 층들의 순서가 역전될 수 있다.
도 2는 LED 다이(200)의 원형 웨이퍼의 일부의 상면도이다. 웨이퍼(200)는 기판 상에 성장된 에피텍셜 구조물일 수 있지만, LED를 형성하는 수많은 다른 방법들이 공지되어 있으며 이는 본 발명에서 사용하기 위해 고려된다. 하나의 실시예에서, 기판상에 p-형 영역이 퇴적되고, 그 다음에 p-형 영역 상에 활성 영역이 퇴적되고, 그 다음에 활성 영역 상에 n-형 영역이 퇴적된다. 대안으로, p-형 영역이 기판에 인접하도록 층들의 순서가 역전될 수 있다. 마찬가지로, 층들이 하나의 기판 상에 성장될 수 있고, 그 다음에 제2 기판으로 이송될 수 있는데, 여기서, 제1 기판은 레이저 리프트-오프(lift-off) 또는 임의의 다른 적절한 방법에 의해 제거된다.
또 다른 실시예에서, 웨이퍼(200)는 원형일 필요는 없고; 그 대신 직사각형, 삼각형, 육각형 또는 임의의 다른 적절한 형상일 수 있다. 또 다른 실시예에서, 웨이퍼(200)는 서브마운트 웨이퍼일 수 있고, 다이에는 LED 또는 임의의 다른 적절한 디바이스가 장착될 수 있다.
웨이퍼(200)의 일부는 다이(201A-201F)를 포함한다. LED들(201A 및 201B)은 예시적인 스트리트(202)에 의해 분리된다. 라인 AB는 스트리트(202) 및 LED(201A 및 201B)의 일부에 대한 예시적인 단면의 위치를 나타낸다. 스트리트 면적은 하나 이상의 위치에서 웨이퍼(200)의 하나 이상의 에피택셜층을 에칭함으로써 묘사될 수 있다. 대안으로, 웨이퍼는 리소그래피에 의해 디바이스들 및 스트리트들로 분할될 수 있다. 디바이스는 LED, 레이저, 태양 전지, 검출기, DRAM, SRAM, ROM, 플래시 메모리, MEMS 디바이스, 마이크로프로세서, 논리 게이트, FPGA 또는 임의의 다른 적절한 디바이스일 수 있다. 스트리트라는 용어는 디바이스들 사이의 면적을 지칭할 수 있고, 또는 분리에 앞서 에칭된 웨이퍼의 면적을 지칭할 수 있다. 통상적으로, 스트리트라는 용어는 모든 LED 다이(201)에 의해 묘사된 완전한 수평 또는 수직 면적을 포함한다. 통상적으로, 스트리트들의 집합은 다이 사이의 그리드이다.
도 3a는 도 2에서 라인 AB의 위치에서의 예시적인 단면(300)을 도시한다. 웨이퍼(200)는 기판 상의 또는 서브마운트(313)에 접착된 하나 이상의 에피택셜층을 포함할 수 있다. 분리 이전에, 웨이퍼(200)는 신장가능한 테이프(stretchable tape; 350) 상에 배치될 수 있다.
예시적인 에피택셜층들은 n-형 층(310), 활성층(311), 및 p-형 층(312)을 포함한다. 단면(300)에 도시된 예시적인 스트리트(202)는 기판(313)이 "U"의 하단으로서 노출될 때까지 웨이퍼의 에피택셜층 전부를 통과하여 에칭함으로써 형성된 "U"자형 슬롯(321)이다. 에피택셜층 전부가 에칭된 것으로 도시되고 기판은 에칭되지 않지만, 기판의 또는 에피택셜층들의 일부나 전부의 부분적인 에칭과 같은 다른 조합이 고려되며 이는 본 발명의 범위 내에 포함된다. 하나의 실시예(도시되지 않음)에서, 에피택셜층들은 n-형 층(310), 활성층(311) 및 p-형 층(312)의 일부를 통과하여 에칭되거나 p-형 층(312)은 에칭되지 않는다. "U"자형 슬롯(321)은 스트리트(202)의 일부 또는 전부를 정의할 수 있다. "U"자형 슬롯(321)은 도 3a에 도시된 바와 같이 사다리꼴 단면 또는 임의의 다른 적절한 단면, 예컨대, 직사각형, 타원형 또는 비대칭 형상을 가질 수 있다.
도 3a는 "U"자형 슬롯(321)의 하나의 측면에서의 LED(201B)의 일부와 "U"자형 슬롯(321)의 다른 측면에서의 LED(201A)의 일부를 도시한다. 스트리트(202)의 폭은 2와 200 마이크로미터 사이의 범위일 수 있다. LED들 사이의 스트리트에 대한 전형적인 크기는 20와 75 마이크로미터 사이이다.
도 3b는 웨이퍼(200)에 보호층(320)을 추가한 것을 도시한다. 보호층(320)은 스핀-온 코팅으로서 도포되는 고분자 화합물(polymer compound)일 수 있다. 보호용 코팅(320)은 웨이퍼(200)의 상단면의 일부 또는 전부를 피복할 수 있다. 통상적으로, 보호용 코팅(320)은 모든 스트리트에 대해 슬롯(321)의 벽 및 하단과, 웨이퍼 상의 다이의 상단면 전부를 피복한다. 보호용 코팅(320)은 웨이퍼(200), 슬롯(321)의 벽과 하단에 걸쳐 균일하거나 불균일한 두께를 가질 수 있다. 통상적으로, 웨이퍼 상의 모든 스트리트 및 다이는 도 3b에 도시된 예시적인 단면과 유사한 방식으로 코팅될 것이다.
도 3c는 레이저 빔(340)을 통한 LED 다이의 분리를 도시한다. 레이저 빔(340)은 개구 또는 커프(kerf; 360)를 형성함으로써 기판(313)을 분할한다. 커프(360)는, 통상적으로 기판(313)의 일부를 기화함으로써, 레이저(340)에 의해 제거되는 기판(313)의 일부이다. 커프(360)의 폭은 기판(313)의 두께에 의존한다. 더 두꺼운 기판(313)은 통상적으로 더 넓은 커프(360)를 갖는다. 허용 항복점(acceptable yield)을 제공하는 스트리트(202) 및/또는 "U"자형 슬롯(321)의 폭은 커프(360)의 폭에 의존한다. 커프(360)는 슬롯(321)의 일부 또는 전부를 포괄할 수 있다. 커프(360)는 신장가능한 테이프(350)의 약간 위에서 끝나 기판(313)의 일부를 그대로 둘 수 있거나 또는 커프(360)는 신장가능한 테이프(350)로 연장할 수 있다. 커프(360)는 뾰족하거나 편평한 하단으로 끝날 수 있다. 커프(360)의 벽은 경사질 수 있다. 바람직하게는, 레이저 빔(340)은 신장가능한 테이프(350)를 손상시키지 않고 기판(313)을 분할한다. 다이 분리 후에, 신장가능한 테이프(350)는 추가 처리를 위한 LED 다이를 분리하기 위해 신장될 수 있다.
분할 프로세스 동안, 레이저 빔(340)은 파편(330A-330E)을 형성할 수 있다. 파편(330A-330E)은 열적 충격이나 기화 및 개량된 물질에 의해 기판(313)에서 "태어난(calved)" 기판의 조각일 수 있다. 일부 파편은 보호용 코팅(320)의 상단에 착륙할 수 있다(예컨대, 파편 330A, 330C 및 330E). 다른 파편은 보호용 코팅(320)을 관통할 수 있다(예컨대, 파편 330B 및 파편 330D).
도 3d는 보호층(320)의 제거 이후의 단면(300)을 도시한다. 보호층은 물 세척 프로세스를 통해, 에칭제를 사용하여 또는 임의의 다른 적절한 방법으로 제거될 수 있다. 파편(330D)은 에피택셜층 내에 계속 매립되어 있어 LED(201B)를 단락시켜 그것을 작동불능으로 만든다. 파편(330B)은 단일 층 내에 매립되는데 이는 LED(201A)의 성능을 저하시킬 수 있다. 개선된 프로세스는 매립된 파편을 감소시키거나 제거하는 것이다.
도 3e는 "U"자형 스트리트의 레이저 분리 이후의 커프(360)의 일부 및 예시적인 LED(201G)의 일부에 대한 예시적인 사진을 도시한다. 파편(330X)은 LED(201G)을 관통했음에 주목한다. LED(201G)가 파편에 의해 파괴되거나 손상되었을 확률이 높다.
도 4a는 도 2에서 스트리트(202)의 라인 AB의 위치에서의 단면(400)을 도시한다. 웨이퍼(200)는 기판 상의 또는 서브마운트(413)에 접착된 하나 이상의 에피택셜층을 포함할 수 있다. 분리 이전에, 웨이퍼(200)는 신장가능한 테이프(450) 상에 배치될 수 있다.
예시적인 에피택셜층은 n-형 층(410), 활성층(411), 및 p-형 층(412)을 포함한다. 단면(400)에 도시된 예시적인 스트리트(202)는, 기판(413)이 두 개의 슬롯(421A 및 421B)의 하단으로서 노출될 때까지, 웨이퍼의 에피택셜층 전부를 통과하여 에칭함으로써 형성된 "W"자형 스트리트이다. 슬롯들(421A 및 421B)은 디바이스(201B)로부터 디바이스(201A)를 전기적으로 절연시킬 수 있다.
에피택셜층의 전부는 에칭되는 것으로 도시되고 기판은 에칭되지 않지만, 에피택셜층의 또는 기판의 일부 또는 전부의 부분적인 에칭과 같은 다른 조합들이 고려되며 이는 본 발명의 범위 내에 포함된다. 하나의 실시예(도시되지 않음)에서, 에피택셜층은 n-형 층(410), 활성층(411) 및 p-형 층(412)의 일부를 통과하여 에칭되거나 p-형 층(412)은 에칭되지 않는다. 슬롯들 사이의 스트리트의 부분은 메사(470)이다. 슬롯들(421A, 421B) 및 메사(470)의 집합은 W-메사를 형성한다.
슬롯들(421A 및 421B)은 스트리트(202)의 일부 또는 전부, 즉, 스트리트(202)의 폭을 정의할 수 있다. 두 개의 슬롯이 도시되지만, 세 개 이상의 슬롯이 고려되며 이는 본 발명의 범위 내에 포함된다. 슬롯들(421A 및 421B)은 도 4에 도시된 바와 같이 사다리꼴 단면을 갖는 것으로 도시되지만, 임의의 다른 적절한 형상, 예컨대, 직사각형 또는 타원형이 고려되며 이는 본 발명의 범위 내에 포함된다. 마찬가지로, 슬롯들(421A 및 421B)이 대칭적인 단면 및 동일한 단면을 갖는 것으로 도시되지만, 슬롯들 각각에 대해 비대칭적인 단면 및 상이한 단면이 고려되며 이는 본 발명의 범위 내에 포함된다.
도 4a는 슬롯(421A)에 인접한 스트리트(202)의 하나의 측면에서의 LED(201B)의 일부를 도시한다. LED(201A)의 일부는 슬롯(421B)에 인접한 스트리트(202)의 다른 측면에 도시된다. 통상적으로, LED들(201A 및 201B)의 어떠한 부분도 슬롯들 (421A 및 421B) 사이에 위치하지 않는다. 스트리트(202)의 폭은 2와 200 마이크로미터 사이의 범위일 수 있다. LED 스트리트에 대한 통상적인 크기는 20과 75 마이크로미터 사이이다. 통상적으로, "U"자형을 활용하는 스트리트의 폭과 비교할 때 스트리트(202)는 W-메사를 수용하기 위해 넓혀지지 않는다.
도 4b는 웨이퍼(200)에 보호층(420)을 추가하는 것을 도시한다. 보호층(440)은 스핀-온 코팅으로서 도포되는 고분자 화합물일 수 있다. 보호용 코팅(420)은 웨이퍼(200)의 상단면의 일부 또는 전부를 피복할 수 있다. 이상적으로, 보호용 코팅(420)은 슬롯들(421A 및 421B)의 상단 위에 층을 형성한다. 보호용 코팅은 슬롯들(421A 및 421B)을 채우거나 부분적으로 채울 수 있다. 보호용 코팅(420)은 웨이퍼(200)에 걸쳐 균일하거나 불균일한 두께를 가질 수 있다. 대안적인 실시예에서, 보호용 코팅(420)은 슬롯들(421A 및 421B)의 벽 및 하단에 걸쳐 균일하거나 불균일한 두께를 가질 수 있다. 통상적으로, 웨이퍼 상의 모든 스트리트와 다이는 도 4b에 도시된 예시적인 단면과 유사한 방식으로 코팅될 것이다.
도 4c는 레이저 빔(440)을 통한 LED 다이의 분리를 도시한다. 레이저 빔(440)은 개구 또는 커프(460)를 형성함으로써 웨이퍼(200)를 분할한다. 커프(460)는 레이저(440)에 의해 제거되는 기판(413) 및 에피텍셜층들(410, 411, 412)의 일부이다. 통상적으로, 커프(460)는 통상 에피텍셜층들(410, 411, 412) 및 기판(413)의 일부를 포함하는 웨이퍼(202)의 일부를 기화함으로써 형성된다. 커프(460)는 또한 메사(470)를 두 개의 부분(470A 및 470B)으로 분할한다.
커프(460)의 폭은 웨이퍼(200)의 두께에 의존한다. 더 두꺼운 웨이퍼(200)는 통상적으로 더 넓은 커프(460)를 갖는다. 허용 항복점을 제공하는 스트리트(202)의 폭은 커프(460)의 폭에 의존한다. 바람직하게, 커프(460)는 메사(470)의 일부를 포괄한다. 커프(460)는 신장가능한 테이프(450)의 약간 위에서 마무리 되어(end) 기판(413)의 일부를 그대로 둘 수 있거나 또는 커프(460)는 신장가능한 테이프(450)로 연장할 수 있다. 커프(460)는 뾰족하거나 편평한 하단으로 마무리될 수 있다. 커프(460)의 벽은 경사질 수 있다. 바람직하게, 레이저 빔(440)은 신장가능한 테이프(450)를 손상시키지 않고 기판(413)을 분할한다. 다이 분리 후에, 신장가능한 테이프(450)는 추가 처리를 위해 신장되어 LED 다이를 분리할 수 있다.
분할 프로세스 동안, 레이저 빔(440)은 파편(430A-430E)을 형성할 수 있다. 파편(430A-430E)은 열적 충격이나 기화 및 개량된 물질에 의해 에피택셜층(410, 411, 412) 및 기판(413)에서 "태어난" 기판의 조각일 수 있다. 일부 파편은 보호용 코팅(420)의 상단에 착륙할 수 있다(예컨대, 파편 430A-430D). 파편의 일부는 메사(470)의 일부에 매립될 수 있다(예컨대, 470A 내의 파편 430E).
도 4d는, 보호층(420)의 제거 후의 단면(400)을 도시한다. 보호층은 물 세척 프로세스를 통해, 에칭제를 사용하거나 임의의 적절한 방법에 의해 제거될 수 있다. 파편들 중 어느 것도 웨이퍼(200) 상에 남아 있지 않는다. 그러나, 파편의 일부는 메사(470)의 일부에 매립되거나 융합되어 남아있을 수 있다(예컨대, 470A 내의 파편 430E). 이 파편은, 메사 부분들(470A, 470B)이 임의의 디바이스에 전기적으로 접속되어 있지 않기 때문에, 디바이스, 예컨대, 201B를 훼손하지 않는다. 따라서, 메사 부분(470A, 470B)은 전기적으로 및 기계적으로 디바이스(201A, 201B)를 보호한다.
대안적인 실시예에서, 메사 부분(470A, 470B)이 제거되어 "U"자형 스트리트를 남길 수 있다. 메사 부분(470A, 470B)의 제거는 또한 임의의 파편이 매립된 메사 부분(470A, 470B)을 제거할 수 있다.
도 4e는 커프(460)의 일부와 예시적인 LED(201H)의 일부의 사진을 도시한다. 어떠한 파편(330)도 LED(201H)을 관통하지 않았다는 것에 주목한다.
당업자라면, 청구된 본 발명을 실시하는데 있어서, 도면, 개시물, 및 첨부된 청구항들의 연구로부터, 개시된 실시예들에 대한 다른 변형들을 이해하고 달성할 수 있다. 청구항들에서, "포함하는(comprising)"이라는 단어는 다른 요소들 또는 단계들을 배제하지 않고, 부정 관사 "a" 또는 "an"는 복수를 배제하지 않는다. 특정한 측정들이 상호 상이한 종속 청구항들에서 인용된다는 사실만으로, 측정된 것들의 조합이 유리하게 사용될 수 없다는 것을 나타내지는 않는다. 청구항들에서 임의의 참조 부호들은 범위를 제한하는 것으로 해석되어서는 안 된다.

Claims (18)

  1. 반도체 구조물을 제조하기 위한 방법으로서,
    웨이퍼의 제1 부분과 상기 웨이퍼의 제2 부분 사이에 스트리트를 지정하는 단계 - 상기 스트리트는 중심, 제1 측면 및 제2 측면을 가짐 - ; 및
    상기 웨이퍼 내에 적어도 두 개의 슬롯들을 형성하는 단계
    를 포함하고,
    제1 슬롯은 상기 스트리트의 상기 제1 측면과 상기 스트리트의 상기 중심 사이에 형성되고, 제2 슬롯은 상기 스트리트의 상기 제2 측면과 상기 스트리트의 상기 중심 사이에 형성되는 방법.
  2. 제1항에 있어서, 상기 웨이퍼는 기판 상에 하나 이상의 에피택셜층을 포함하는 방법.
  3. 제2항에 있어서, 상기 슬롯들을 형성하는 단계는 상기 에피택셜층들의 일부를 관통하는 단계를 포함하는 방법.
  4. 제2항에 있어서, 상기 슬롯들을 형성하는 단계는 상기 에피택셜층들의 전부 및 상기 기판의 일부를 관통하는 단계를 포함하는 방법.
  5. 제2항에 있어서, 상기 반도체 구조물은 LED이고, 상기 에피텍셜층들 중 적어도 하나는 활성층이고, 상기 슬롯들을 형성하는 단계는 상기 활성층을 완전히 관통하는 단계를 포함하는 방법.
  6. 제1항에 있어서, 상기 웨이퍼는 복수의 다이로 분할되며, 스트리트가 각각의 다이를 둘러싸는 방법.
  7. 제6항에 있어서, 각각의 다이는 반도체 디바이스인 방법.
  8. 제1항에 있어서, 상기 웨이퍼의 일부 상에 보호층을 형성하는 단계를 더 포함하는 방법.
  9. 제8항에 있어서, 상기 제1 슬롯과 상기 제2 슬롯 사이에서 상기 웨이퍼를 분할하는 단계를 더 포함하는 방법.
  10. 제9항에 있어서, 상기 웨이퍼로부터 상기 보호층을 제거하는 단계를 더 포함하는 방법.
  11. 제10항에 있어서, 상기 제1 슬롯과 상기 제2 슬롯 사이에서 상기 웨이퍼 내에 제3 슬롯을 형성하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서, 상기 제3 슬롯은 상기 제1 슬롯에서 상기 제2 슬롯으로 연장하는 방법.
  13. 제9항에 있어서, 상기 웨이퍼를 분할하는데 레이저가 사용되는 방법.
  14. 반도체 구조물로서,
    기판;
    적어도 하나의 에피택셜층; 및
    실질적으로 상기 구조물의 에지에 있는 슬롯
    을 포함하는 반도체 구조물.
  15. 제14항에 있어서, 상기 슬롯들은 상기 에피택셜층들의 일부를 관통하는 반도체 구조물.
  16. 제14항에 있어서, 상기 슬롯들은 상기 에피택셜층들의 전부를 관통하지만 실질적으로 상기 기판을 관통하지 않는 반도체 구조물.
  17. 제14항에 있어서, 상기 반도체 구조물은 LED이고, 상기 에피택셜층의 적어도 하나는 활성층이고, 상기 슬롯은 상기 활성층을 완전히 관통하는 반도체 구조물.
  18. 제14항에 있어서, 실질적으로 상기 구조물의 에지들 전부에 있는 슬롯을 더 포함하는 반도체 구조물.
KR1020147031987A 2012-04-16 2013-04-05 W-메사 스트리트를 형성하기 위한 방법 및 장치 KR102138042B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261624424P 2012-04-16 2012-04-16
US61/624,424 2012-04-16
PCT/IB2013/052732 WO2013156891A1 (en) 2012-04-16 2013-04-05 Method and apparatus for creating a w-mesa street

Publications (2)

Publication Number Publication Date
KR20140147137A true KR20140147137A (ko) 2014-12-29
KR102138042B1 KR102138042B1 (ko) 2020-07-28

Family

ID=48539309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031987A KR102138042B1 (ko) 2012-04-16 2013-04-05 W-메사 스트리트를 형성하기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US9368674B2 (ko)
EP (1) EP2839519B8 (ko)
JP (1) JP6122099B2 (ko)
KR (1) KR102138042B1 (ko)
CN (1) CN104254927B (ko)
TW (1) TWI573187B (ko)
WO (1) WO2013156891A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015203393A1 (de) 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
JP6542630B2 (ja) * 2015-09-29 2019-07-10 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11063003B2 (en) * 2018-10-02 2021-07-13 Nanya Technology Corporation Semiconductor device with diced semiconductor chips and method for manufacturing the same
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021203500A1 (zh) * 2020-04-10 2021-10-14 厦门三安光电有限公司 一种发光二极管芯片及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111390A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Semiconductor device and method for processing wafer
JP2007123436A (ja) * 2005-10-26 2007-05-17 Toshiba Corp 半導体発光素子およびその製造方法
US20080277765A1 (en) * 2007-05-10 2008-11-13 International Business Machines Corporation Inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
KR20090010996A (ko) * 2006-05-25 2009-01-30 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단파 레이저 펄스 웨이퍼 스크라이빙
JP2010258109A (ja) * 2009-04-22 2010-11-11 Renesas Electronics Corp 半導体装置の製造方法
US20110204488A1 (en) * 2010-02-22 2011-08-25 Sanken Electric Co., Ltd. Semiconductor wafer and manufacturing method of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628106A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US7611966B2 (en) * 2005-05-05 2009-11-03 Intel Corporation Dual pulsed beam laser micromachining method
JP4816406B2 (ja) * 2005-11-16 2011-11-16 株式会社デンソー ウェハの加工方法
US20080027765A1 (en) * 2006-07-27 2008-01-31 Air Canada Methods and systems for vending air travel services

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123436A (ja) * 2005-10-26 2007-05-17 Toshiba Corp 半導体発光素子およびその製造方法
US20070111390A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Semiconductor device and method for processing wafer
KR20090010996A (ko) * 2006-05-25 2009-01-30 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단파 레이저 펄스 웨이퍼 스크라이빙
JP2009538231A (ja) * 2006-05-25 2009-11-05 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 超短レーザパルスによるウェハスクライビング
US20080277765A1 (en) * 2007-05-10 2008-11-13 International Business Machines Corporation Inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
KR20100036241A (ko) * 2007-05-10 2010-04-07 인터내셔널 비지네스 머신즈 코포레이션 다이싱 및 ｂｅｏｌ로부터의 손상방지
JP2010258109A (ja) * 2009-04-22 2010-11-11 Renesas Electronics Corp 半導体装置の製造方法
US20110204488A1 (en) * 2010-02-22 2011-08-25 Sanken Electric Co., Ltd. Semiconductor wafer and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW201401356A (zh) 2014-01-01
EP2839519A1 (en) 2015-02-25
TWI573187B (zh) 2017-03-01
WO2013156891A1 (en) 2013-10-24
CN104254927B (zh) 2018-06-01
EP2839519B8 (en) 2018-09-05
JP6122099B2 (ja) 2017-04-26
EP2839519B1 (en) 2018-03-14
JP2015517217A (ja) 2015-06-18
KR102138042B1 (ko) 2020-07-28
CN104254927A (zh) 2014-12-31
US20150060888A1 (en) 2015-03-05
US9368674B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
KR102138042B1 (ko) W-메사 스트리트를 형성하기 위한 방법 및 장치
US11038081B2 (en) Method of separating light emitting devices formed on a substrate wafer
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
TWI559573B (zh) 發光二極體
KR20130012376A (ko) 반도체 발광소자 제조방법
KR20140083357A (ko) 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법
KR101923671B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
US9515225B2 (en) Light-emitting device
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
US8921204B2 (en) Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
KR20130041620A (ko) 에피층과 성장 기판 분리 방법
US9548420B2 (en) Light-emitting device and manufacturing method thereof
US20180069147A1 (en) Method for producing a plurality of semiconductor chips and semiconductor chip
KR20140008012A (ko) 질화물 반도체층과 성장 기판 분리 방법
KR101910568B1 (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR20240024292A (ko) 방사선 방출 반도체 칩을 제조하기 위한 방법, 및 방사선 방출 반도체 칩

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant