JP2003197561A - 半導体ウェーハのダイシング方法 - Google Patents

半導体ウェーハのダイシング方法

Info

Publication number
JP2003197561A
JP2003197561A JP2001391722A JP2001391722A JP2003197561A JP 2003197561 A JP2003197561 A JP 2003197561A JP 2001391722 A JP2001391722 A JP 2001391722A JP 2001391722 A JP2001391722 A JP 2001391722A JP 2003197561 A JP2003197561 A JP 2003197561A
Authority
JP
Japan
Prior art keywords
cutting
cutting blade
semiconductor wafer
blade
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001391722A
Other languages
English (en)
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2001391722A priority Critical patent/JP2003197561A/ja
Publication of JP2003197561A publication Critical patent/JP2003197561A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 多層配線構造の半導体ウェーハをダイシング
する場合において、積層された絶縁膜の剥がれを防止し
て回路を傷付けないようにする。 【解決手段】 半導体基板1上に複数の絶縁膜及び配線
層が積層されて形成された多層配線構造の半導体チップ
Cが所定幅の複数のストリートSによって区画された半
導体ウェーハWをストリートSに沿って切断して個々の
半導体チップCに分割する場合において、第一の切削ブ
レード21を用いてストリートSの両側部を切削し、積
層された複数の絶縁膜を切断して一対の溝4、5を形成
した後、第二の切削ブレード21aを用いて一対の溝
4、5の間を切削して半導体基板1を切断する。半導体
基板1の切断時に生じる第二の切削ブレード21aの微
振動は半導体チップCに伝わらないため、積層部2にお
いて剥がれが生じることがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウェーハを
ダイシングして個々の半導体チップに分割する方法に関
し、特に、半導体基板の上に多層配線が形成された半導
体ウェーハをダイシングする方法に関する。
【0002】
【従来の技術】図12に示すように、集積回路からなる
チップ領域CがストリートSによって区画されて表面に
複数形成された半導体ウェーハWは、保持テープTを介
してフレームFと一体となった状態で、ダイシング装置
によってすべてのストリートSを切削ブレードを用いて
ダイシングすることにより回路ごとに個々の半導体チッ
プCに分割される。
【0003】通常、半導体ウェーハWの表面に形成され
たストリートSの幅Lは50μm程である一方、切削ブ
レードの幅は30μm程であるため、ストリートSの中
央部を切削すれば、切削ブレードの両側に10μm程の
余裕があるため、回路を直接損傷させることはない。
【0004】
【発明が解決しようとする課題】しかしながら、半導体
ウェーハWが、シリコン等からなるの半導体基板上にシ
リコンフッ素化物ガス、酸素ガス、アルゴンガス、カー
ボンオキサイドガス等のガスをプラズマ化して活性化さ
せ、プラズマCVDによって、比誘電率が低く、耐湿
性、耐熱性に優れた極薄の絶縁膜を多段に積層しながら
論理回路等を多層配線した多層配線構造のウェーハの場
合には、切削ブレードの両側に10μm程の幅の余裕を
持って切削しても、切削面においては絶縁層があたかも
パイが剥がれるかのように傷付き、これが原因でチップ
領域の回路も傷付けてしまうという問題が生じている。
【0005】従って、多層配線構造の半導体ウェーハを
切削する場合においては、積層された絶縁膜の剥がれを
防止して回路を傷付けないようにすることに課題を有し
ている。
【0006】
【課題を解決するための手段】上記課題を解決するため
の具体的手段として本発明は、半導体基板上に複数の絶
縁膜及び配線層が積層されて形成された多層配線構造の
半導体チップが所定幅の複数のストリートによって区画
された半導体ウェーハを、ストリートに沿って切断して
個々の半導体チップに分割する半導体ウェーハのダイシ
ング方法であって、第一の切削ブレードを用いてストリ
ートの両側部を切削し、積層された複数の絶縁膜を切断
して一対の溝を形成する第一の切削工程と、第二の切削
ブレードを用いて一対の溝の間を切削して半導体基板を
切断する第二の切削工程とから構成される半導体ウェー
ハのダイシング方法を提供する。
【0007】そしてこの半導体ウェーハのダイシング方
法は、第一の切削ブレードが第二の切削ブレードより薄
く形成されること、第一の切削ブレードは、粒径が2μ
m以下のダイヤモンド砥粒が分散した電鋳ブレードであ
り、第二の切削ブレードは、粒径が2μm〜6μmのダ
イヤモンド砥粒が分散した電鋳ブレードであること、第
一の切削ブレードと第二の切削ブレードとは同一の切削
ブレードにより構成されること、絶縁膜は、カーボンオ
キサイドガスを含む絶縁膜形成ガスをプラズマ化したプ
ラズマCVD絶縁膜によって形成されることを付加的な
要件とする。
【0008】このように構成される半導体ウェーハのダ
イシング方法によれば、最初にストリート部分の両側部
の絶縁膜のみを切断して溝を形成し、その後、溝の間を
半導体基板まで切削して切断するように構成したため、
切削抵抗の強い半導体基板を切削する際は、その時に生
じる切削ブレードの微振動がチップ領域に伝わらず、チ
ップ領域の絶縁膜が剥がれるのを防止することができ
る。
【0009】
【発明の実施の形態】本発明の実施の形態として、図1
に示す多層配線構造の半導体ウェーハWをダイシングす
る方法について説明する。
【0010】図1において断面を拡大して示すように、
半導体ウェーハWは、シリコン等からなる半導体基板1
の上に、チップ領域Cにおいて配線層と絶縁層とからな
る積層部2が積層された多層配線構造のウェーハであ
り、その表面は、後に行われるダイシングによって個々
の半導体チップとなる複数のチップ領域Cと、各チップ
領域Cを区画する複数のストリートSとから構成され
る。チップ領域Cにおける半導体基板1の上部には配線
層と絶縁層とからなる積層部2が形成されているが、ス
トリートSにおける半導体基板1の上部には一般的に絶
縁層3のみが積層されている。
【0011】近年、積層部2及び絶縁層3を構成する絶
縁膜は、比誘電率が低く、耐湿性、耐熱性に優れた材質
の極薄の膜であり、例えばカーボンオキサイドガスを含
む絶縁膜形成ガスをプラズマ化したプラズマCVD絶縁
膜によって形成される。この場合の絶縁膜形成ガスとし
ては、カーボンオキサイドガスの他、シリコンフッ素化
物ガス、酸素ガス、アルゴンガス等が使用される。一
方、積層部2を構成する配線層は、比抵抗率の低い銅等
からなる。
【0012】このように構成される半導体ウェーハW
は、図2に示すように、ダイシングに先だってフレーム
Fの裏面に貼着された保持テープTの粘着面に貼着され
ることにより、保持テープTを介してフレームFと一体
となって支持された状態となる。そして、例えば図3に
示すダイシング装置10を用いてダイシングされて個々
の半導体チップCに分割され、それぞれの積層部2は個
々の半導体チップCの一部となる。
【0013】このダイシング装置10においては、図2
に示したように保持テープTを介してフレームFに支持
された半導体ウェーハWは、カセット11に複数収納さ
れる。
【0014】そして、フレームFに支持された半導体ウ
ェーハWは、搬出入手段12によってカセット11から
搬出され、仮置き領域13に載置され、第一の搬送手段
14に吸着されて第一の搬送手段14が旋回動すること
によりチャックテーブル15に搬送されて載置され、吸
引保持される。
【0015】半導体ウェーハWは、チャックテーブル1
5に吸引保持されると、チャックテーブル15がX軸方
向に移動してアライメント手段16の直下に位置付けら
れ、パターンマッチング等の処理によって切削すべきス
トリートが検出された後、更にチャックテーブル15が
同方向に移動することにより切削領域17に位置付けら
れる。
【0016】切削領域17には切削手段18が配設され
ている。この切削手段18は、図4に示すように、スピ
ンドルハウジング19によって回転可能に支持されたス
ピンドル20の先端に切削ブレード21が装着され、フ
ランジ22及びナット23によって固定された構成とな
っており、この切削ブレード21は、粒径が2μm程の
ダイヤモンド砥粒を電鋳により固定した厚さが5μm〜
15μm程の比較的薄いブレードである。なお、図3に
おいては切削ブレード21の上部にブレードカバーが取
り付けられているが、図4では図示を省略している。
【0017】切削手段18は図3に示したアライメント
手段16と連動してY軸方向に移動可能となっており、
アライメント手段16によって切削すべきストリートが
検出された時に、自動的に切削ブレード21と当該切削
すべきストリートとのY軸方向の位置合わせがなされ
る。
【0018】最初に、図5(A)に示すように、50μ
m程の幅のあるストリートSを認識してその両端部のY
座標値を算出し、一方の端部のわずかに内側に、切削ブ
レード21のY軸方向の位置を合わせる。そして、その
位置合わせがなされた状態でチャックテーブル15が+
X方向に移動すると共に、切削ブレード21が高速回転
しながら切削手段18が下降し、当該ストリートの絶縁
層3のみに切り込むことによって、溝4が形成され、ス
トリートSの絶縁層3の一端側のみが切断される(第一
の切削工程)。このとき、硬質で厚く形成された半導体
基板1と比べて絶縁層3は切削抵抗が少なく、切削ブレ
ード21に微振動が生じないため、溝4に欠けが生じな
い。
【0019】次に、図5(B)に示すように、切削ブレ
ード21とそのストリートSのもう一端側のわずかに内
側に切削ブレード21を位置合わせし、上記と同様に切
削ブレード21が高速回転しながら切削手段18が下降
してストリートSの絶縁層3のみに切り込むことによっ
て、溝5が形成され、ストリートSの下部の絶縁層3の
2箇所が切断される(第一の切削工程)。このときも上
記と同様に切削ブレード21に微振動が生じない。
【0020】次に、図5(C)に示すように、ストリー
トSのうち、溝4、5の間の領域の中央部に切削ブレー
ド21を位置合わせし、絶縁層3のみならず、その下の
半導体基板1も完全に切断する(第二の切削工程)。
【0021】切削手段18をY軸方向に移動させなが
ら、上記のような3段階の切断を同方向のすべてのスト
リートについて行い、更に図3に示したチャックテーブ
ル15を90度回転させて同様に切断することにより、
すべてのストリートSが縦横に切断されて個々の半導体
チップCに分割される。
【0022】従来は一度のみの切削で完全切断していた
ため、切削ブレード21が硬質で厚く切削抵抗が大きい
半導体基板1に切り込んだ際に切削ブレード21に微振
動が生じ、絶縁層3に剥がれが生じていた。そして、こ
れが原因でチップ領域Cの積層部2も傷付けてしまうこ
とがあった。
【0023】しかし、図5に示した方法によれば、最初
に絶縁層3のみを切断し、この段階では半導体基板1を
切断しないことで切削ブレード21に微振動が生じない
ため、溝4、5の側壁に剥がれが生じることはない。
【0024】そして、ストリートSの中央部を完全切断
する際には半導体基板1も切断するため、このときには
切削ブレード21に微振動が生じるが、絶縁層3につい
てはすでに溝4、5によってストリートS側とチップ領
域C側とが分離されているため、切断ブレード21に微
振動が生じてもそれがチップ領域Cの積層部2に伝わる
ことはない。従って、ストリートSにおける絶縁層3に
剥がれが生じることはあっても、チップ領域Cにおける
積層部2に剥がれが生じることはなく、回路が傷付けら
れるおそれもない。
【0025】なお、図5に示した方法では、第一の切削
工程と第二の切削工程とで同一の切削ブレード21を使
用したが、第二の切削工程では、第一の切削工程で形成
された溝4と溝5との間隔より小さい範囲で第一の切削
工程で使用した切削ブレードより厚さが厚いタイプのも
の(例えば厚さが30μm〜100μm程度であり、粒
径が2μm〜6μmのダイヤモンド砥粒が電鋳により固
定されたもの)を使用することができる。
【0026】即ち、図5の場合と同様に、図6(A)、
(B)に示すように、最初に薄いタイプの切削ブレード
21を用いてストリートの両端の絶縁層3のみを切断し
て溝4、5を形成した後(第一の切削工程)、切削ブレ
ード21より厚い切削ブレード21aを用いてストリー
トSの中央部を完全切断することもできる(第二の切削
工程)。
【0027】この場合も、最初にストリートSの絶縁層
3のみを切断することにより切削ブレード21に微振動
が生じないようにして溝4、5を形成した後に、半導体
基板1を厚い切削ブレード21aによって切断するた
め、半導体基板1の切断時に切削ブレード21aが溝
4、5のチップ領域C側の側壁4a、5aに接触するこ
とがない。従って、切削ブレード21aに微振動が生じ
てもそれがチップ領域Cの積層部2に伝わることはない
ため、チップ領域Cにおける積層部2に剥がれが生じる
ことはなく、回路が傷付けられるおそれもない。
【0028】なお、第一の切削工程で用いる切削ブレー
ドを搭載した第一のダイシング装置と、第二の切削工程
で用いる切削ブレードを搭載した第二のダイシング装置
とを別個に用意しておき、第一の切削工程により溝4、
5が切断された半導体ウェーハWを図3に示したカセッ
ト11に収納して第二のダイシング装置に搬送し、その
カセット11に収納された半導体ウェーハWの半導体基
板1を切断するようにしてもよい。この場合は切削ブレ
ードの交換が不要となるため、生産性を向上させること
ができる。
【0029】また、図7に示すように、一つのスピンド
ル20に2つの同一の切削ブレード21を装着して切削
手段18aを構成することにより、図8に示すように、
図5(A)、(B)では2段階に分けて行った第一の切
削工程を同時に行うこともでき、これによって生産性の
向上を図ることができる。この場合は、両切削ブレード
の間にスペーサを介在させたり、フランジ22の厚さを
調整したりすることによって両切削ブレード間の間隔を
溝4、5の間隔に合致させる。
【0030】更に、図9に示すように2つの切削手段1
8b、18cを並列に備えたダイシング装置を用いた場
合には、切削手段18b、18cに同一の切削ブレード
21を装着することにより、上記と同様に第一の切削工
程を同時に行うこともできる。
【0031】図10に示すように、2つの切削手段18
d、18eが並列に配設されているタイプのダイシング
装置において、第一の切削工程に用いる切削ブレード2
1を第一の切削手段18dに装着し、第二の切削工程に
用いる切削ブレード21aを第二の切削手段18eに装
着した場合は、第一の切削工程と第二の切削工程とを連
動して遂行することができるため、生産性を向上するこ
とができる。
【0032】また、図11に示すように、2つの切削手
段18f、18gが対面して配設されているタイプのダ
イシング装置によれば、第一の切削工程に用いる切削ブ
レード21を第一の切削手段18f及び第二の切削手段
18gに装着することにより第一の切削工程を2本のス
トリートについて同時に遂行できる。但し、図11にお
いては第一の切削手段18f、第二の切削手段18gを
小さく描いているが、実際にはフランジ22及びナット
23の厚さは数mmであるのに比べて、ストリート幅、
ストリート間隔は数十μmとはるかに小さく、第一の切
削手段18fと第二の切削手段18gとをあまり近づけ
ることができないために、ある程度離れたストリートを
同時に切削することになる。
【0033】更に、図11のダイシング装置において、
第一の切削工程に用いる切削ブレード21を第一の切削
手段18fに装着し、第二の切削工程に用いる切削ブレ
ード21aを第二の切削手段18gに装着すれば、第一
の切削手段18fにより第一の切削工程が終了したスト
リートを第二の切削手段18gを用いて第二の切削工程
を遂行することもでき、生産性を向上させることができ
る。
【0034】
【発明の効果】以上説明したように、本発明に係る半導
体ウェーハのダイシング方法によれば、最初にストリー
ト部分の両側部の絶縁膜のみを切断して溝を形成し、そ
の後、溝の間を半導体基板まで切削して切断するように
構成したため、切削抵抗の強い半導体基板を切削する際
は、その時に生じる切削ブレードの微振動がチップ領域
に伝わらない。従って、チップ領域の絶縁膜がパイのよ
うに剥がれることがないため、ダイシングにより形成さ
れた個々の半導体チップの品質が向上する。
【図面の簡単な説明】
【図1】本発明が適用される半導体ウェーハの一例を示
す断面図である。
【図2】同半導体ウェーハが保持テープを介してフレー
ムと一体となった状態を示す斜視図である。
【図3】本発明の実施に用いるダイシング装置を一例を
示す斜視図である。
【図4】同ダイシング装置を構成する切削手段を示す斜
視図である。
【図5】本発明の手順の第一の例を示す説明図であり、
(A)、(B)は第一の切削工程を示す説明図であり、
(C)は第二の切削工程を示す説明図である。
【図6】本発明の手順の第二の例を示す説明図であり、
(A)、(B)は第一の切削工程を示す説明図であり、
(C)は第二の切削工程を示す説明図である。
【図7】2つの切削ブレードを備えた切削手段を示す斜
視図である。
【図8】同切削手段を用いて第一の切削工程を遂行する
様子を示す説明図である。
【図9】並列に配設された2つの切削手段を用いて第一
の切削工程を遂行する様子を示す平面図である。
【図10】並列に配設された2つの切削手段を用いて第
一の切削工程及び第二の切削工程を遂行する様子を示す
平面図である。
【図11】対面して配設された2つの切削手段を用いて
第一の切削工程を遂行する様子を示す平面図である。
【図12】保持テープを介してフレームと一体となった
半導体ウェーハを示す平面図である。
【符号の説明】
W…半導体ウェーハ S…ストリート C…チップ領域(半導体チップ) T…保持テープ F…フレーム 1…半導体基板 2…積層部 3…絶縁層 4、5…溝 10…ダイシング装置 11…カセット 12…搬出入手段 13…仮置き領域 14…第一の搬送手段 15…チャックテーブル 16…アライメント手段 17…切削領域 18…切削手段 19…スピンドルハウジング 20…スピンドル 21、21a…切削ブレード 22…フランジ 23…ナット

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に複数の絶縁膜及び配線層
    が積層されて形成された多層配線構造の半導体チップが
    所定幅の複数のストリートによって区画された半導体ウ
    ェーハを、該ストリートに沿って切断して個々の半導体
    チップに分割する半導体ウェーハのダイシング方法であ
    って、 第一の切削ブレードを用いてストリートの両側部を切削
    し、積層された複数の絶縁膜を切断して一対の溝を形成
    する第一の切削工程と、 第二の切削ブレードを用いて該一対の溝の間を切削して
    該半導体基板を切断する第二の切削工程とから構成され
    る半導体ウェーハのダイシング方法。
  2. 【請求項2】 第一の切削ブレードは第二の切削ブレー
    ドより薄く形成される請求項1に記載の半導体ウェーハ
    のダイシング方法。
  3. 【請求項3】 第一の切削ブレードは、粒径が2μm以
    下のダイヤモンド砥粒が分散した電鋳ブレードであり、 第二の切削ブレードは、粒径が2μm〜6μmのダイヤ
    モンド砥粒が分散した電鋳ブレードである請求項1また
    は2に記載の半導体ウェーハのダイシング方法。
  4. 【請求項4】 第一の切削ブレードと第二の切削ブレー
    ドとは同一の切削ブレードにより構成される請求項1に
    記載の半導体ウェーハのダイシング方法。
  5. 【請求項5】 絶縁膜は、カーボンオキサイドガスを含
    む絶縁膜形成ガスをプラズマ化したプラズマCVD絶縁
    膜によって形成される請求項1乃至4に記載の半導体ウ
    ェーハのダイシング方法。
JP2001391722A 2001-12-25 2001-12-25 半導体ウェーハのダイシング方法 Withdrawn JP2003197561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001391722A JP2003197561A (ja) 2001-12-25 2001-12-25 半導体ウェーハのダイシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001391722A JP2003197561A (ja) 2001-12-25 2001-12-25 半導体ウェーハのダイシング方法

Publications (1)

Publication Number Publication Date
JP2003197561A true JP2003197561A (ja) 2003-07-11

Family

ID=27599222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001391722A Withdrawn JP2003197561A (ja) 2001-12-25 2001-12-25 半導体ウェーハのダイシング方法

Country Status (1)

Country Link
JP (1) JP2003197561A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190779A (ja) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006196641A (ja) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2006286968A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の製造方法
KR100715243B1 (ko) * 2006-08-31 2007-05-04 주식회사 고려반도체시스템 반도체 소자의 커팅 방법 및 그 장치
JP2008300475A (ja) * 2007-05-30 2008-12-11 Disco Abrasive Syst Ltd ウエーハの分割方法
US7497920B2 (en) 2004-09-15 2009-03-03 Denso Corporation Method of manufacturing semiconductor device
JP2009176983A (ja) * 2008-01-25 2009-08-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009182019A (ja) * 2008-01-29 2009-08-13 Disco Abrasive Syst Ltd ウエーハの加工方法
US7713780B2 (en) 2006-09-27 2010-05-11 Eo Technics Co., Ltd. Method of multi-processing object using polygon mirror
JP2015517217A (ja) * 2012-04-16 2015-06-18 コーニンクレッカ フィリップス エヌ ヴェ W字形メサを作成する方法及び装置
CN112665943A (zh) * 2020-12-31 2021-04-16 山东大学 一种氧化镓晶体的亚表面损伤快速检测方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7497920B2 (en) 2004-09-15 2009-03-03 Denso Corporation Method of manufacturing semiconductor device
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2006190779A (ja) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
DE102006000719B4 (de) * 2005-01-05 2016-10-13 Disco Corp. Waferunterteilungsverfahren
JP2006196641A (ja) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2006286968A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の製造方法
KR100715243B1 (ko) * 2006-08-31 2007-05-04 주식회사 고려반도체시스템 반도체 소자의 커팅 방법 및 그 장치
US7713780B2 (en) 2006-09-27 2010-05-11 Eo Technics Co., Ltd. Method of multi-processing object using polygon mirror
JP2008300475A (ja) * 2007-05-30 2008-12-11 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009176983A (ja) * 2008-01-25 2009-08-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009182019A (ja) * 2008-01-29 2009-08-13 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2015517217A (ja) * 2012-04-16 2015-06-18 コーニンクレッカ フィリップス エヌ ヴェ W字形メサを作成する方法及び装置
CN112665943A (zh) * 2020-12-31 2021-04-16 山东大学 一种氧化镓晶体的亚表面损伤快速检测方法

Similar Documents

Publication Publication Date Title
JP5128897B2 (ja) ウエーハの分割方法
US6083811A (en) Method for producing thin dice from fragile materials
JP6504750B2 (ja) ウェーハの加工方法
US7485547B2 (en) Method of fabricating semiconductor device
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
JP2005064231A (ja) 板状物の分割方法
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
JP2004055684A (ja) 半導体装置及びその製造方法
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
US20090186465A1 (en) Wafer dividing method
JP2003197561A (ja) 半導体ウェーハのダイシング方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP5122911B2 (ja) 半導体デバイスの製造方法
CN108015650B (zh) 晶片的加工方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP4636377B2 (ja) ウェーハダイシング方法及びウェーハダイシング装置
JP4408399B2 (ja) 切削ブレードの製造方法
EP1316992A2 (en) Method for processing a semiconductor wafer and laminate substrate used as a support for said semiconductor wafer in said method
US20220336409A1 (en) Laminated device chip manufacturing method
US11024542B2 (en) Manufacturing method of device chip
CN109979879B (zh) 半导体芯片制造方法
US6743697B2 (en) Thin silicon circuits and method for making the same
JP2007005366A (ja) 半導体装置の製造方法
JPWO2022153894A5 (ja)
TWI788605B (zh) 晶圓的加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070314