JP5128897B2 - ウエーハの分割方法 - Google Patents

ウエーハの分割方法 Download PDF

Info

Publication number
JP5128897B2
JP5128897B2 JP2007275379A JP2007275379A JP5128897B2 JP 5128897 B2 JP5128897 B2 JP 5128897B2 JP 2007275379 A JP2007275379 A JP 2007275379A JP 2007275379 A JP2007275379 A JP 2007275379A JP 5128897 B2 JP5128897 B2 JP 5128897B2
Authority
JP
Japan
Prior art keywords
cutting
wafer
street
semiconductor substrate
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007275379A
Other languages
English (en)
Other versions
JP2009105211A (ja
Inventor
啓一 梶山
隆俊 増田
真也 渡辺
Original Assignee
株式会社ディスコ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ディスコ filed Critical 株式会社ディスコ
Priority to JP2007275379A priority Critical patent/JP5128897B2/ja
Publication of JP2009105211A publication Critical patent/JP2009105211A/ja
Application granted granted Critical
Publication of JP5128897B2 publication Critical patent/JP5128897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表面に格子状のストリートによって区画された領域にデバイスが形成され、裏面に金属層が積層されたウエーハを、ストリートに沿って分割するウエーハの分割方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域に、IC,LSI、IBGT(絶縁ゲートバイボーラトランジスタ)等のデバイスを形成する。(絶縁ゲートバイボーラトランジスタ)等の個別半導体デバイスの裏面には電極となる金属層が積層されている。半導体基板の表面に(絶縁ゲートバイボーラトランジスタ)等が形成された半導体ウエーハは、半導体基板の裏面に金属膜を積層した後に、ストリートに沿って切断し個々のデバイスに分割している。
このような半導体ウエーハのストリートに沿った分割は、通常、ダイサーと称されている切削装置によって行われている。この切削装置は、被加工物である半導体ウエーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウエーハを切削するための切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる移動手段とを具備している。切削手段は、高速回転せしめられる回転スピンドルと該スピンドルに装着された切削ブレードを含んでいる。切削ブレードは円盤状の基台と該基台の側面外周部に装着された環状の切れ刃からなっており、切れ刃は例えば粒径3μm程度のダイヤモンド砥粒を電鋳によって固定して形成されている。(例えば、特許文献1参照。)
特開2002−359212号公報
而して、IBGT(絶縁ゲートバイボーラトランジスタ)等のデバイスが形成された半導体基板の裏面には鉛や金等の金属層が積層されており、半導体基板の裏面に金属層が積層されたウエーハを切削装置の切削ブレードによって切削して個々のデバイスに分割すると、次のような問題が発生することがわかった。即ち、金属層が積層されたウエーハを切削装置の切削ブレードによって切削して分割したデバイスの金属層側を電極フレームに接合してパッケージングし、例えば180℃の温度範囲において繰り返し昇降実験すると、半導体基板における金属層から数μm内部に雲母のような割れが発生し、半導体基板が電極フレームに接合された金属層から剥離するという問題がある。
上述した問題は、半導体基板の裏面に積層された金属層の厚みが厚いか、電極フレームにデバイスの金属層を接合するロー材の厚みが厚い場合には、電極フレームと半導体基板の熱膨張率の相違による熱歪を金属層やロー材が吸収して半導体基板に割れが生ずることはない。しかるに、半導体パッケージの軽量化やコスト低減等の理由から金属層やロー材の厚みを例えばそれぞれ1〜2μm程度に薄くすると、電極フレームと半導体基板の熱膨張率の相違による熱歪を金属層やロー材によって吸収できなくなる。このとき、デバイスの切断面に切削ブレードの切断による加工歪が残留している場合に、半導体基板に割れが発生すると考えられる。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、半導体基板の裏面に積層される金属層の厚みを薄くしても、電極フレームに金属層を接合したデバイスの半導体基板に割れが発生することを防止できるウエーハの分割方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、半導体基板の表面に平行に延びる複数の第1のストリートと該複数の第1のストリートと直交する方向に延びる複数の第2のストリートによって区画された領域にデバイスが形成され、該半導体基板の裏面に金属層が積層されたウエーハを、該第1のストリートおよび該第2のストリートに沿って分割するウエーハの分割方法であって、
切削装置のチャックテーブルにウエーハの裏面側を保持し、ウエーハの表面に形成された最外側の第1のストリートに沿って切断して第1の基準線を形成するとともに、ウエーハの表面に形成された最外側の第2のストリートに沿って切断して第2の基準線を形成する基準線形成工程と、
切削装置のチャックテーブルにウエーハの表面側を保持し、該第1の基準線および該第2の基準線を基準として断面形状がV字状の切れ刃を有する切削ブレードによる切削位置に該第1のストリートおよび該第2のストリートを位置付け、ウエーハの裏面側から該第1のストリートおよび該第2のストリートに沿って切削することにより該金属層を切断するとともに、該半導体基板の裏面に該第1のストリートおよび該第2のストリートに沿ってV字状の切削溝を形成するV溝形成工程と、
該V溝形成工程が実施され該半導体基板に形成されたV字状の切削溝の表面に残留する加工歪を除去する加工歪除去工程と、
該加工歪除去工程が実施されたウエーハを該第1のストリートおよび該第2のストリートに沿ってV字状の切削溝の底部と該半導体基板の表面間を切断することによってウエーハを個々のデバイスに分割する切断工程と、を含み、
該切断工程は、該V字状の切削溝の幅より小さい幅の切れ刃を有する切削ブレードによって実施する、
ことを特徴とするウエーハの分割方法が提供される。
上記加工歪除去工程は、プラズマエッチングによって実施される
本発明によるウエーハの分割方法によれば、分割されたデバイスを構成する半導体基板の裏面側周辺は面取りされた状態の傾斜面に形成されているとともに、この傾斜面は上記加工歪除去工程によって加工歪が除去されている。従って、デバイスを構成する半導体基板の裏面に積層された金属層が1μm程度に薄い場合であっても、金属層側を電極フレームに接合してパッケージングし、熱負荷を繰り返し作用しても半導体基板に割れが生ずることはない。
以下、本発明によるウエーハの分割方法について添付図面を参照して、更に詳細に説明する。
図1には、ウエーハとしての半導体ウエーハの斜視図が示されている。図1に示す半導体ウエーハ2は、例えば厚さが300μmのシリコンからなる半導体基板20の表面20aに平行に延びる複数の第1のストリート21と該複数の第1のストリート21と直交する方向に延びる複数の第2のストリート22によって区画された複数の矩形領域が形成され、この複数の矩形領域に絶縁ゲートバイボーラトランジスタ等のデバイス23が形成されている。このように形成された半導体基板20の裏面20bには、図2に示すように鉛、ニッケル、金等の金属層24が金属蒸着によって積層されて形成されている。なお、金属層24の厚さは、図示の実施形態においては1μmに設定されている。
以下、上述した半導体ウエーハ2を第1のストリート21および第2のストリート22に沿って分割する方法について説明する。
先ず、図3に示すように半導体ウエーハ2を構成する半導体基板20の裏面20bに保護テープ3aを貼着する。
半導体基板20の裏面20bに保護テープ3aを貼着したならば、切削装置のチャックテーブルに半導体ウエーハ2を構成する半導体基板20の裏面20bに貼着された保護テープ3a側を保持し、半導体基板20の表面20aに形成された最外側の第1のストリート21に沿って切断して第1の基準線を形成するとともに、半導体基板20の表面20aに形成された最外側の第2のストリート22に沿って切断して第2の基準線を形成する基準線形成工程を実施する。この基準線形成工程は、図4に示す切削装置4を用いて実施する。図4に示す切削装置4は、被加工物を保持するチャックテーブル41と、該チャックテーブル41上に保持された被加工物を切削する切削ブレード421を備えた切削手段42と、チャックテーブル41上に保持された被加工物を撮像する撮像手段43を具備している。チャックテーブル41は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図4において矢印Xで示す加工送り方向および矢印Yで示す割り出し送り方向に移動せしめられるようになっている。切削ブレード421は円盤状の基台と該基台の側面外周部に装着された環状の切れ刃421aからなっており、切れ刃421aは例えば粒径3μm程度のダイヤモンド砥粒を電鋳によって固定して形成され、断面形状がU字状に形成されている。上記撮像手段43は、図示の実施形態においては可視光線によって撮像する通常の撮像素子(CCD)等で構成されており、撮像した画像信号を図示しない制御手段に送る。
このように構成された切削装置4を用いて基準線形成工程を実施するには、チャックテーブル41上に半導体ウエーハ2を構成する半導体基板20の裏面20bに貼着された保護テープ3a側を載置し、図示しない吸引手段を作動して半導体ウエーハ2をチャックテーブル41上に吸引保持する。従って、チャックテーブル41上に吸引保持された半導体ウエーハ2は、半導体基板20の表面20aが上側となる。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル41は、図示しない切削送り機構によって撮像手段43の直下に位置付けられる。
チャックテーブル41が撮像手段43の直下に位置付けられると、撮像手段43および図示しない制御手段によって半導体ウエーハ2の切削すべき領域を検出するアライメント工程を実行する。即ち、撮像手段43および図示しない制御手段は、半導体ウエーハ2を構成する半導体基板20の表面20aに形成された複数の第1のストリート21のうち最外側のストリート21aと切削ブレード421との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2を構成する半導体基板20の表面20aに形成された複数の第2のストリート22のうち最外側のストリート22aに対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル41上に保持されている半導体ウエーハ2を構成する半導体基板20の表面20aに形成された複数の第1のストリート21および複数の第2のストリート22のうちそれぞれ最外側のストリート21aおよびストリート22aを検出し、切削領域のアライメントが行われたならば、半導体ウエーハ2を保持したチャックテーブル41を切削領域の切削開始位置に移動する。このとき、図5に示すように半導体ウエーハ2は切削すべき第1のストリート21aの一端(図5において左端)が切削ブレード421の直下より所定量右側に位置するように位置付けられる。そして、切削ブレード421を図5において矢印420で示す方向に所定の回転速度で回転し、2点鎖線で示す待機位置から図示しない切り込み送り機構によって図5において実線で示すように下方に所定量切り込み送りする。この切り込み送り位置は、切れ刃421aの下端が半導体ウエーハ2を構成する半導体基板20の裏面20bに貼着された保護テープ3aに達する位置に設定されている。
上述したように切削ブレード421の切り込み送りを実施したならば、切削ブレード421を図5において矢印420で示す方向に所定の回転速度で回転しつつ、チャックテーブル41を図5において矢印X1で示す方向に所定の切削送り速度で移動せしめる。そして、チャックテーブル41に保持された半導体ウエーハ2の右端が切削ブレード421の直下を通過したらチャックテーブル41の移動を停止する。この結果、半導体ウエーハ2は、半導体基板20の表面20aに形成された最外側の第1のストリート21aに沿って切断される。
なお、上記基準線形成工程は、例えば以下の加工条件で行われる。
切削ブレード :外径52mm、幅30μm
切削ブレードの回転速度:40000rpm
切削送り速度 :10mm/秒
上述したように半導体ウエーハ2を構成する半導体基板20の表面20aに形成された最外側の第1のストリート21aに沿って切断したらならば、半導体ウエーハ2を保持するチャックテーブル41を90度回動し、上記と同様に半導体ウエーハ2を半導体基板20の表面20aに形成された最外側の第2のストリート22aに沿って切断する。この結果、半導体ウエーハ2は、図6に示すように半導体基板20の表面20aに形成された最外側の第1のストリート21aおよびストリート22aに沿って切断され、第1に基準線211および第2に基準線221が形成される。
上述した基準線形成工程を実施したならば、切削装置のチャックテーブルに半導体ウエーハ2を構成する半導体基板20の表面20a側を保持し、上記第1の基準線211および第2の基準線221を基準として断面がV字状の切削ブレードによる切削位置に第1のストリート21および第2のストリート22を位置付け、半導体ウエーハ2の裏面20b側から第1のストリート21および第2のストリート22に沿って切削することにより金属層24を切断するとともに、半導体基板20の裏面に第1のストリート21および第2のストリート22に沿ってV字状の切削溝を形成するV溝形成工程を実施する。このV溝形成工程は、上記図4に示す切削装置4を用いて実施することができる。但し、図7に示すように切削ブレード422の切れ刃422aは、幅が200μmで断面形状が90度のV字状の切削ブレードを用いる。
切削装置4を用いてV溝形成工程を実施するには、図8に示すように上述したように半導体基板20の裏面20bに貼着された保護テープ3aを剥離して、半導体基板20の表面20aに保護テープ3bを貼着する。そして、図7に示すようにチャックテーブル41上に半導体ウエーハ2を構成する半導体基板20の表面20aに貼着された保護テープ3b側を載置し、図示しない吸引手段を作動して半導体ウエーハ2をチャックテーブル41上に吸引保持する。従って、チャックテーブル41上に吸引保持された半導体ウエーハ2は、半導体基板20の裏面20bに積層された金属層24が上側となる。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル41は、図示しない切削送り機構によって撮像手段43の直下に位置付けられる。
チャックテーブル41が撮像手段43の直下に位置付けられると、撮像手段43および図示しない制御手段によって半導体ウエーハ2に形成された第1に基準線211と切削ブレード422との位置合わせを行うアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2に形成された第2に基準線221と切削ブレード422との位置合わせを行うアライメントも遂行する。なお、半導体ウエーハ2に形成された複数の第1のストリート21の間隔および複数の第2のストリート22の間隔は、その設計値が図示しない制御手段のメモリに格納されている。なお、チャックテーブル41上に半導体基板20の裏面20bを上側にして保持しても、半導体基板20を透過する赤外線カメラを搭載した撮像手段を用いれば、半導体基板20の裏面側から表面に形成されたストリートを検出することができるが、半導体基板20の裏面20bには赤外線を遮断する金属層24が積層されているために、半導体基板20の裏面側から表面に形成されたストリートを検出することができない。従って、上述したようにアライメント工程は、半導体ウエーハ2に形成された第1に基準線211と第2に基準線221を基準として実施する。
上述したように半導体ウエーハ2に形成された第1に基準線211および第2に基準線221と切削ブレード422との位置合わせを行うアライメントを実施したならば、半導体ウエーハ2を保持したチャックテーブル41を切削領域の切削開始位置に移動する。このとき、図示しない制御手段のメモリに格納されている第1に基準線211から複数の第1のストリート21の間隔に対応する距離だけチャックテーブル41を矢印Yで示す割り出し送り方向に移動する。この結果、第1のストリート21が切削ブレード422と対応する位置に位置付けられる。このように、第1に基準線211を基準として第1のストリート21を切削ブレード422の切削位置に位置付けるので、半導体基板20の裏面20bに金属層24が積層され、撮像手段43によってストリートを検出することができなくても、ストリートを切削ブレード422の切削位置に位置付けることができる。次に、図9に示すように半導体ウエーハ2は切削すべき第1のストリート21aの一端(図9において左端)が切削ブレード422の直下より所定量右側に位置するように位置付けられる。そして、切削ブレード422を図9において矢印420で示す方向に所定の回転速度で回転し、2点鎖線で示す待機位置から図示しない切り込み送り機構によって図9において実線で示すように下方に所定量切り込み送りする。この切り込み送り位置は、半導体ウエーハ2を構成する半導体基板20の裏面20bに積層された金属層24の表面(上面)から例えば80μm下方位置に設定されている。
上述したように切削ブレード422の切り込み送りを実施したならば、切削ブレード422を図9において矢印420で示す方向に所定の回転速度で回転しつつ、チャックテーブル41を図9において矢印X1で示す方向に所定の切削送り速度で切削送りする。そして、チャックテーブル41に保持された半導体ウエーハ2の右端が切削ブレード422の直下を通過したらチャックテーブル41の移動を停止する。この結果、半導体ウエーハ2は、図10に示すように半導体基板20の裏面20bに積層された金属層24が切断されるとともに、半導体基板20の裏面20bに第1のストリート21に沿ってV字状の切削溝25が形成される。以後、順次複数の第1のストリート21の間隔に対応する距離だけチャックテーブル41を矢印Yで示す方向に割り出し送りし、隣接する第1のストリート21に沿って金属層24を切断するとともに半導体基板20の裏面20bにV字状の切削溝25を形成する。なお、半導体基板20の裏面20bに形成されるV字状の切削溝25は、図示の実施形態においては深さHが80μm、幅Lが160μmに設定されている。
なお、上記V溝形成工程は、例えば以下の加工条件で行われる。
切削ブレード :外径52mm、幅200μm(断面形状:V字状)
切削ブレードの回転速度:40000rpm
切削送り速度 :10mm/秒
上述したように半導体ウエーハ2を構成する半導体基板20の裏面20bに積層された金属層24を複数の第1のストリート21に沿って切断するとともに、半導体基板20の裏面20bに複数の第1のストリート21に沿ってV字状の切削溝25を形成したらならば、半導体ウエーハ2を保持するチャックテーブル41を90度回動する。そして、図示しない制御手段のメモリに格納されている第2に基準線221から複数の第2のストリート22の間隔に対応する距離だけチャックテーブル41を矢印Yで示す割り出し送り方向に移動し、上述したように切り込み送りした後に切削送りすることにより、半導体基板20の裏面20bに積層された金属層24を切断するとともに、半導体基板20の裏面20bに第2のストリート22に沿ってV字状の切削溝25を形成する。以後、順次複数の第2のストリート22の間隔に対応する距離だけチャックテーブル41を矢印Yで示す方向に割り出し送りし、隣接する第2のストリート22に沿って金属層24を切断するとともに半導体基板20の裏面20bにV字状の切削溝25を形成する。このようにして、半導体基板20の裏面20bに複数の第1のストリート21および複数の第2のストリート22に沿ってV字状の切削溝25を形成すると、V字状の切削溝25の表面25aには切削によって生ずる加工歪が残留する。
上述したようにV溝形成工程を実施したならば、半導体ウエーハ2を構成する半導体基板20の裏面20bに形成されたV字状の切削溝25の表面25aに残留する加工歪を除去する加工歪除去工程を実施する。この加工歪除去工程は、図示の実施形態においては図11に示すプラズマエッチング装置5を用いて実施する。図11に示すプラズマエッチング装置5は、ハウジング51と、該ハウジング51内に上下方向に対向して配設された下部電極52と、上部電極53を具備している。下部電極52は、円盤状の被加工物保持部521と、該被加工物保持部521の下面中央部から突出して形成された円柱状の支持部522とからなっている。被加工物保持部521の上面には多孔質セラミックス材によって形成された吸着チャック521aが配設されており、この吸着チャック521a上に上記V溝形成工程が実施された半導体ウエーハ2が載置され、図示しない吸引手段を作動することによって吸引保持される。また、支持部522には、高周波電圧印加手段54に接続されている。
上記上部電極53は、円盤状のガス噴出部531と、該ガス噴出部531の上面中央部から突出して形成された円柱状の支持部532とからなっている。このようにガス噴出部531と円柱状の支持部532とからなる上部電極53は、ガス噴出部531が下部電極52を構成する被加工物保持部521と対向して配設されている。上部電極53を構成する円盤状のガス噴出部531には、下面に開口する複数の噴出口531aが設けられている。この複数の噴出口531aは、ガス噴出部531に形成された連通路531bおよび支持部532に形成された連通路532aを介してガス供給手段55に連通されている。ガス供給手段55は、六フッ化イオウ(SF6)等のフッ素系ガスを主体とするプラズマ発生用の混合ガスを供給するようになっている。
以上のよう構成されたプラズマエッチング装置5を用いて加工歪除去工程を実施するには、下部電極52を構成する被加工物保持部521上に上記V溝形成工程が実施された半導体ウエーハ2を構成する半導体基板20の表面20aに貼着された保護テープ3b側を載置し、図示しない吸引手段を作動して半導体ウエーハ2を被加工物保持部521上に吸引保持する。従って、被加工物保持部521上に吸引保持された半導体ウエーハ2は、半導体基板20の裏面20bに積層された金属層24が上側となる。
次に、ガス供給手段55を作動してプラズマ発生用ガスを上部電極53に供給する。ガス供給手段55から供給されたプラズマ発生用ガスは、支持部532に形成された連通路532aおよびガス噴出部531に形成された連通路531bを通して複数の噴出口531aから下部電極52の吸着保持部材521上に保持された半導体ウエーハ2を構成する半導体基板20の裏面20b(上面)に向けて噴出される。このように、プラズマ発生用ガスを供給した状態で、高周波電圧印加手段54から下部電極52と上部電極53との間に高周波電圧を印加する。これにより、下部電極52と上部電極53との間の空間にプラズマが発生し、このプラズマにより生じる活性物質が半導体ウエーハ2を構成する半導体基板20の裏面20bに作用する。フッ素系ガスを主体とするプラズマ発生用の混合ガスは金属層24をエッチングせずに、シリコンからなる半導体基板20の裏面20bに形成されたV字状の切削溝25の表面25aをエッチングする。従って、半導体基板20の裏面20bに形成されたV字状の切削溝25の表面25aに残留する加工歪が除去される。
なお、上述した加工歪除去工程においてはフッ素系ガスを主体とするプラズマ発生用ガスを用いたプラズマエッチングによって実施した例を示したが、加工歪除去工程は半導体基板20の裏面20bに積層される金属層24が金の場合には硝酸とフッ酸との混合液からなるエッチング液を用いたウエットエッチングによって実施してもよい。
上述したように加工歪除去工程を実施したならば、半導体ウエーハ2を第1のストリート21および第2のストリート22に沿ってV字状の切削溝25の底部と半導体基板20の表面間を切断ずる切断工程を実施する。この切断工程は、上記図4に示す切削装置4を用いて実施することができる。なお、この切断工程を実施する際には、切削ブレード421の切れ刃421aが半導体基板20の裏面20bに形成されたV字状の切削溝25の幅Lより小さい幅の切削ブレードを用いることが重要である。
図4に示す切削装置4を用いて切断工程を実施するには、図12に示すように上記加工歪除去工程が実施された半導体ウエーハ2を構成する半導体基板20の裏面20bを環状のフレームFの内側開口部を覆うように外周部が装着されたダイシングテープTの表面に貼着する(ウエーハ支持工程)。そして、半導体基板20の表面20aに貼着されている保護テープ3bを剥離する。
上述したウエーハ支持工程を実施したならば、図13に示すように切削装置4のチャックテーブル41上に上述したウエーハ支持工程において半導体ウエーハ2が貼着されたダイシングテープTを載置する。そして、図示しない吸引手段を作動することにより、ダイシングテープTを介して半導体ウエーハ2をチャックテーブル41上に保持する。なお、図13においてはダイシングテープTが装着された環状のフレームFを省いて示しているが、環状のフレームFはチャックテーブル41に配設された図示しないクランプによって固定される。このようにして、半導体ウエーハ2を吸引保持したチャックテーブル41は、図示しない切削送り機構によって撮像手段43の直下に位置付けられる。
チャックテーブル41が撮像手段43の直下に位置付けられると、撮像手段43および図示しない制御手段によって半導体ウエーハ2の切削すべき領域を検出するアライメント工程を実行する。即ち、撮像手段43および図示しない制御手段は、半導体ウエーハ2を構成する半導体基板20の表面20aに形成された第1のストリート21と、切削ブレード421との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する(アライメント工程)。また、半導体ウエーハ2を構成する半導体基板20の表面20aに形成されている第2のストリート22に対しても、同様に切削領域のアライメントが遂行される。
以上のようにしてチャックテーブル41上に保持された半導体ウエーハ2を構成する半導体基板20の表面20aに形成されている第1のストリート21および第2のストリート22を検出し、切削領域のアライメントが行われたならば、半導体ウエーハ2を保持したチャックテーブル41を切削領域の切削開始位置に移動する。このとき、図14の(a)に示すように半導体ウエーハ2は切削すべき第1のストリート21の一端(図14の(a)において左端)が切削ブレード421の直下より所定量右側に位置するように位置付けられる。そして、切削ブレード421を図14の(a)において矢印420で示す方向に所定の回転速度で回転し、2点鎖線で示す待機位置から図示しない切り込み送り機構によって図14の(a)において実線で示すように下方に所定量切り込み送りする。この切り込み送り位置は、図示の実施形態においては図14の(b)に示すように切れ刃421aの下端が半導体ウエーハ2を構成する半導体基板20の表面20a(上面)から半導体基板20の裏面20bに形成されたV字状の切削溝25に達する位置に設定されている。
上述したように切削ブレード421の切り込み送りを実施したならば、切削ブレード421を図14の(a)において矢印420で示す方向に所定の回転速度で回転しつつ、チャックテーブル41を図14の(a)において矢印X1で示す方向に所定の切削送り速度で移動せしめる。そして、チャックテーブル41に保持された半導体ウエーハ2の右端が切削ブレード421の直下を通過したらチャックテーブル41の移動を停止する。この結果、半導体ウエーハ2は、第1のストリート21に沿って半導体基板20の表面20aからV字状の切削溝25まで切削される。この結果、半導体ウエーハ2は第1のストリート21に沿って切断されることになる。以後、順次複数の第1のストリート21の間隔に対応する距離だけチャックテーブル41を矢印Yで示す方向に割り出し送りし、隣接する第1のストリート21に沿って半導体ウエーハ2を切断する。
なお、上記切断工程は、上記基準線形成工程と同様に以下の加工条件で行われる。
切削ブレード :外径52mm、幅30μm
切削ブレードの回転速度:40000rpm
切削送り速度 :10mm/秒
上述したように半導体ウエーハ2を構成する半導体基板20の表面20aに形成された複数の第1のストリート21に沿って切断工程を実施したならば、半導体ウエーハ2を保持するチャックテーブル41を90度回動する。そして、半導体基板20の表面20aに形成された全ての第2のストリート22に沿って上記切断工程を実施する。この結果、半導体ウエーハ2は、図15に示すように裏面に金属層24が積層された個々のデバイス230に分割される。このようにして分割されたデバイス230を構成する半導体基板20の裏面20b側周辺は面取りされた状態の傾斜面25bに形成されているとともに、この傾斜面25bは上記加工歪除去工程によって加工歪を除去されている。従って、デバイス230を構成する半導体基板20の裏面に積層された金属層24が1μm程度に薄い場合であっても、金属層24側を図示しない電極フレームに接合してパッケージングし、熱負荷を繰り返し作用しても半導体基板20に割れが生ずることはない。
本発明によるウエーハの分割方法によって分割されるウエーハとしての半導体ウエーハの斜視図。 図1に示す半導体ウエーハの断面拡大図。 図1に示す半導体ウエーハの裏面に保護テープを貼着した状態を示す斜視図。 本発明によるウエーハの分割方法における基準線形成工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの分割方法における基準線形成工程の説明図。 図5に示す基準線形成工程が実施された半導体ウエーハの平面図。 本発明によるウエーハの分割方法におけるV溝形成工程を実施するための切削装置の要部斜視図。 図5に示す基準線形成工程が実施された半導体ウエーハの表面に保護テープを貼着するとともに半導体ウエーハの裏面に貼着されている保護テープを剥離した状態を示す斜視図。 本発明によるウエーハの分割方法におけるV溝形成工程の説明図。 図9に示すV溝形成工程が実施された半導体ウエーハの断面拡大図。 本発明によるウエーハの分割方法における加工歪除去工程を実施するためのプラズマエッチング装置の要部断面図。 本発明によるウエーハの分割方法における切断工程を実施するための切削装置の要部斜視図。 本発明によるウエーハの分割方法におけるウエーハ支持工程の説明図。 本発明によるウエーハの分割方法における切断工程の説明図。 本発明によるウエーハの分割方法によって分割されたデバイスの斜視図。
符号の説明
2:半導体ウエーハ
20:半導体基板
21:第1のストリート
22:第2のストリート
23:デバイス
24:金属層
25:V字状の切削溝
3a.3b:保護テープ
4:切削装置
41:切削装置のチャックテーブル
42:切削手段
421:切削ブレード
422:切削ブレード
43:撮像手段
5:プラズマエッチング装置
51:ハウジング
52:下部電極
53:上部電極
54:高周波電圧印加手段
55:ガス供給手段
F:環状のフレーム
T:ダイシングテープ

Claims (2)

  1. 半導体基板の表面に平行に延びる複数の第1のストリートと該複数の第1のストリートと直交する方向に延びる複数の第2のストリートによって区画された領域にデバイスが形成され、該半導体基板の裏面に金属層が積層されたウエーハを、該第1のストリートおよび該第2のストリートに沿って分割するウエーハの分割方法であって、
    切削装置のチャックテーブルにウエーハの裏面側を保持し、ウエーハの表面に形成された最外側の第1のストリートに沿って切断して第1の基準線を形成するとともに、ウエーハの表面に形成された最外側の第2のストリートに沿って切断して第2の基準線を形成する基準線形成工程と、
    切削装置のチャックテーブルにウエーハの表面側を保持し、該第1の基準線および該第2の基準線を基準として断面形状がV字状の切れ刃を有する切削ブレードによる切削位置に該第1のストリートおよび該第2のストリートを位置付け、ウエーハの裏面側から該第1のストリートおよび該第2のストリートに沿って切削することにより該金属層を切断するとともに、該半導体基板の裏面に該第1のストリートおよび該第2のストリートに沿ってV字状の切削溝を形成するV溝形成工程と、
    該V溝形成工程が実施され該半導体基板に形成されたV字状の切削溝の表面に残留する加工歪を除去する加工歪除去工程と、
    該加工歪除去工程が実施されたウエーハを該第1のストリートおよび該第2のストリートに沿ってV字状の切削溝の底部と該半導体基板の表面間を切断することによってウエーハを個々のデバイスに分割する切断工程と、を含み、
    該切断工程は、該V字状の切削溝の幅より小さい幅の切れ刃を有する切削ブレードによって実施する、
    ことを特徴とするウエーハの分割方法。
  2. 該加工歪除去工程は、プラズマエッチングによって実施される、請求項1記載のウエーハの分割方法。
JP2007275379A 2007-10-23 2007-10-23 ウエーハの分割方法 Active JP5128897B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007275379A JP5128897B2 (ja) 2007-10-23 2007-10-23 ウエーハの分割方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007275379A JP5128897B2 (ja) 2007-10-23 2007-10-23 ウエーハの分割方法
CN 200810170884 CN101419936B (zh) 2007-10-23 2008-10-23 晶片的分割方法

Publications (2)

Publication Number Publication Date
JP2009105211A JP2009105211A (ja) 2009-05-14
JP5128897B2 true JP5128897B2 (ja) 2013-01-23

Family

ID=40630661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007275379A Active JP5128897B2 (ja) 2007-10-23 2007-10-23 ウエーハの分割方法

Country Status (2)

Country Link
JP (1) JP5128897B2 (ja)
CN (1) CN101419936B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5486865B2 (ja) * 2009-07-27 2014-05-07 株式会社ディスコ 金属層付きチップの製造方法
JP2011222651A (ja) * 2010-04-07 2011-11-04 Disco Abrasive Syst Ltd パッケージ基板の分割方法
JP5981094B2 (ja) * 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法
KR101009280B1 (ko) * 2010-07-07 2011-01-19 지엔이텍(주) 인쇄회로기판의 갭 서포터 및 그 제조방법
US8723314B2 (en) 2012-02-29 2014-05-13 Advanced Micro Devices, Inc. Semiconductor workpiece with backside metallization and methods of dicing the same
DE112013004511A5 (de) 2012-09-17 2015-06-18 Schaeffler Technologies AG & Co. KG Verfahren und Anlage zum Einbringen von Vertiefungen in zu bearbeitende Werkstückflächen mit Hilfe mindestens einer Werkzeugeinrichtung
JP6013858B2 (ja) * 2012-10-01 2016-10-25 株式会社ディスコ ウェーハの加工方法
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
JP2015138857A (ja) * 2014-01-22 2015-07-30 株式会社ディスコ ウェーハの加工方法
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
CN105150397B (zh) * 2015-10-27 2017-06-06 天津英利新能源有限公司 一种减少硅块切割崩边的玻璃及粘接工艺
JP6600267B2 (ja) * 2016-03-15 2019-10-30 株式会社ディスコ 被加工物の切削方法
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
CN106626107A (zh) * 2016-11-25 2017-05-10 中国电子科技集团公司第五十五研究所 一种轮式金刚刀划片方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678474B2 (ja) * 1988-09-12 1997-11-17 ローム株式会社 半導体装置の製造方法
JPH03159153A (en) * 1989-11-16 1991-07-09 Sumitomo Electric Ind Ltd Division of semiconductor substrate
JP2001319897A (ja) * 2000-05-11 2001-11-16 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2006086200A (ja) * 2004-09-14 2006-03-30 Enzan Seisakusho:Kk 半導体ウェハのダイシング方法
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法

Also Published As

Publication number Publication date
CN101419936B (zh) 2013-02-06
CN101419936A (zh) 2009-04-29
JP2009105211A (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
US10269642B2 (en) Method of singulating semiconductor wafer having a plurality of die and a back layer disposed along a major surface
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
KR100741864B1 (ko) 반도체장치의 제조방법
US7405137B2 (en) Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
JP6078376B2 (ja) ウエーハの加工方法
US6083811A (en) Method for producing thin dice from fragile materials
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP3910843B2 (ja) 半導体素子分離方法及び半導体素子分離装置
US5157001A (en) Method of dicing semiconductor wafer along protective film formed on scribe lines
JP4422463B2 (ja) 半導体ウエーハの分割方法
US7989266B2 (en) Methods for separating individual semiconductor devices from a carrier
US6699774B2 (en) Wafer splitting method using cleavage
KR101609004B1 (ko) 반도체 다이 준비 방법 및 반도체 구조물
US6448151B2 (en) Process for producing a large number of semiconductor chips from a semiconductor wafer
US7527547B2 (en) Wafer processing method
US9741619B2 (en) Methods for singulating semiconductor wafer
JP2005064231A (ja) 板状物の分割方法
US7429772B2 (en) Technique for stable processing of thin/fragile substrates
JP5591181B2 (ja) 半導体チップの製造方法
JP2009021476A (ja) ウエーハの分割方法
US20130178006A1 (en) Wafer dicing method and method of manufacturing light emitting device chips employing the same
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
JP2005209719A (ja) 半導体ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5128897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250