JP2006286968A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006286968A
JP2006286968A JP2005105233A JP2005105233A JP2006286968A JP 2006286968 A JP2006286968 A JP 2006286968A JP 2005105233 A JP2005105233 A JP 2005105233A JP 2005105233 A JP2005105233 A JP 2005105233A JP 2006286968 A JP2006286968 A JP 2006286968A
Authority
JP
Japan
Prior art keywords
dicing
semiconductor substrate
semiconductor
cutting
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005105233A
Other languages
English (en)
Other versions
JP4751634B2 (ja
Inventor
Satoshi Terayama
智 寺山
Hirohisa Matsuki
浩久 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005105233A priority Critical patent/JP4751634B2/ja
Priority to US11/157,855 priority patent/US7405137B2/en
Priority to TW094120777A priority patent/TWI260051B/zh
Priority to KR1020050056132A priority patent/KR100650538B1/ko
Priority to CNB2005100833853A priority patent/CN100409411C/zh
Publication of JP2006286968A publication Critical patent/JP2006286968A/ja
Application granted granted Critical
Publication of JP4751634B2 publication Critical patent/JP4751634B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

【課題】 半導体基板に対しダイシングを行って高い寸法精度を有する半導体素子を作製可能とする共に、歩留まりの向上を可能とする。
【解決手段】 表面に回路素子が形成された半導体基板に対しダイシングを行って半導体素子に個片化する半導体装置の製造方法が、前記基板の表面側のダイシングラインの両側において、前記基板の厚さの半分以下の深さまでダイシングをそれぞれ行う第１のダイシング工程と、前記基板の裏面側のスクライブラインの中心に一回でダイシングを行う第２のダイシング工程とを有する。
【選択図】 図２

Description

本発明は、一方の主面に複数個の半導体素子が形成された半導体基板（ウェハ）をダイシング処理し、前記前記半導体素子を個片化（チップ）する半導体装置の製造方法に関する。
半導体装置を複数個隣接して実装し、モジュール化するセンサーチップ等の電子機器においては、各半導体装置間の距離を可能な限り短くして、センサー領域が連続して途切れないように配置する必要がある。このような場合に、外形寸法精度の極めて高い半導体素子を切り出す技術が必要となる。
一方の主面に複数個の半導体素子が形成された半導体基板（ウェハ）を分割し、個片化して半導体素子（チップ）にするには、ダイシング工程と称される切削工程が行われる。
ダイシング工程では、ダイヤモンド砥粒等を埋め込んだブレードを高速で回転させながらウェハを切削することにより、半導体素子（チップ）に分離・分割する。
ブレードによりウェハを機械的に切削することにより、ブレード幅分の半導体基板が損失するため、ダイシングによる切削に必要な領域をウェハに設けておく必要がある。一般に、この領域の幅寸法は、ブレード幅、切削精度、半導体素子へのダメージを考慮して決められる。
また、ダイシングは、半導体基板に切り込む量（深さ）によって、ハーフカットとフルカットの二方法に分けられる。ハーフカット法は、半導体基板厚の途中の深さまで切り込む方式であり、通常ダイシング後に未切断の厚さ分を割る工程（ブレーキング）が必要になる。
これに対し、フルカット法は、半導体基板の全厚にわたり切削し、結果として半導体素子が完全に分離する深さまで切り込む方式である。分離した後、半導体素子が飛散しないように、ダイシング処理前に半導体基板の他方の主面をダイシングテープを用いて、ダイシングフレームと称される治具に固定する工程が必要である。
また、ダイシング工程には、通常、シングルカット法とダブルカット法の２種類が行われている。シングルカット法では、半導体基板に対して、１回の切削工程に於いて１つのダイシング溝が形成され、ダブルカット法では１回の切削工程に於いて２本のダイシング溝が形成される。
ダイシング加工時に切削部の周辺に発生するチッピングの影響を低減し、またブレード磨耗によるブレード幅の減少による影響を低減する目的で、ダブルカット法の採用が注目されている。
半導体装置の製造方法に用いられるダイシング方法に関して、特許文献１、特許文献２、特許文献３に示される技術が従来知られている。
特開２００３−０４５８２６号公報 特開平１０−０８３９７４号公報 特開平０７−１８３２５５号公報
特許文献１に示されるダイシング法では、ダイシングラインに沿って一つのダイシング溝を形成する所謂シングルカット法による半導体装置の製造方法が提案されている。
しかし、かかるシングルカット法では、切削処理を進めるうちにダイシングブレードの厚さが薄くなり、被切削半導体基板に於けるダイシング幅にバラツキを生じ、高い外形寸法精度が要求される半導体素子（例えば、外形寸法が目標値に対し+0/-15μｍ程度の高い精度）を形成する方法としては不適切である。
一方、特許文献２或いは特許文献３に示されるダイシング法では、半導体装置の表面及び裏面の両側から切削する方法が提案されている。
しかし、この方法でも、それぞれ1回のダイシングによって生じるブレードの摩耗によりブレード幅が細くなるため、寸法精度が不足して設計値よりチップの外形寸法が大きくなり、外形寸法精度の極めて高い半導体素子を切り出す方法として不適切である。
この様な、単一のダイシングブレードを用いたダイシング法に於けるダイシング幅の変化、これに基づく半導体素子の外形寸法の変化という課題に対処する為に、ダイシングブレードを２枚適用し、それぞれのダイシングブレードが半導体素子に近接してダイシングを行うことが提案されている。
図１に、かかる２枚のダイシングブレードを適用してのダイシング法により形成されるダイシング溝構造を示す。
図１に於いて、１は半導体基板（シリコン半導体基板）、２は当該半導体基板１の一方の主面（表面）に形成された半導体素子（チップ）の一部を構成する電極層、４Ａ，４Ｂは隣接する半導体素子間のダイシングラインの両側にあって、半導体素子に近接して形成され、且つ半導体基板１の他方の主面（裏面）に至って形成されたダイシング溝、６はダイシング溝４Ａ，４Ｂの内側端部を示す。
かかるダイシング構造にあっては、ダイシング溝４Ａ，４Ｂの内側端部（半導体素子側端部）６が、半導体素子形成部の最外周にある金属層２から一定の距離離れた位置に於いて正確に切削される為、当該半導体素子の外形寸法を高い精度で得ることができる。
しかしながら、かかるダイシング処理にあっては、半導体基板１の上に於けるダイシングラインの両側に於いて、半導体基板１の厚さ全てをカバーする深さまで切り込みを行う所謂フルカット法によりダイシング処理がなされている。
この為、半導体基板１の他方の主面（裏面）側に於いて、各ダイシング溝４Ａ，４Ｂの裏面側部分９に於いて当該半導体基板１にクラックを生じ、及び／或いはダイシング溝４Ａとダイシング溝４Ｂとの間に位置する半導体基板部分７が飛散し、半導体素子部にダメージ・損傷を与える一因となってしまう。
本発明は、上記の点に鑑みてなされたものであり、半導体基板に対して高い寸法精度を有するダイシング処理を行って、所望の外形寸法を有する半導体素子を作製可能とする共に、歩留まりの向上を可能とする半導体装置の製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の半導体装置の製造方法は、一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する２つの切削溝を形成する第１の切削工程と、前記半導体基板の他方の主面において、前記第１の切削工程により生じた２つの切削溝に対応してダイシングする第２の切削工程とを有することを特徴とする。
また、上記の半導体装置の製造方法は、前記第１の切削工程において、ステップカット法を用いるよう構成してもよい。
また、上記の半導体装置の製造方法は、前記第２の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いるよう構成してもよい。
また、上記の半導体装置の製造方法は、前記第１の切削工程において、前記半導体基板に形成される切削溝の深さが、前記第２の切削工程において前記半導体基板に形成される切削溝の深さより小さくなるよう構成してもよい。
また、上記の半導体装置の製造方法は、前記第１の切削工程において、前記半導体基板に形成される切削溝が前記半導体基板の表面から深さ方向に向かって正のテーパを有するよう構成してもよい。
また、上記の半導体装置の製造方法は、前記基板の表面の各半導体素子形成部に突起電極が形成されるよう構成してもよい。
本発明の半導体装置の製造方法によれば、高い寸法精度を有する半導体素子を容易に作製でき、かつ、ダイシング処理の際、半導体基板材料等の飛散を防止することができ、もって半導体素子の表面にダメージや損傷を発生することがなく、かつ高い外形寸法精度を有する半導体素子を高い製造歩留まりをもって製造することができる。
本発明を実施するための形態について図面と共に説明する。
本発明の一実施形態に係る半導体装置の製造方法により形成されるダイシング溝の構成を図２（ａ）及び図２（ｂ）に示す。
図２（ａ）及び図２（ｂ）において、１は半導体基板（ウェハ）であり、２は当該半導体基板１の一方の主面（表面）１０にマトリックス状に配列・形成された複数個の半導体素子それぞれの最外周部に配置されて例えば耐湿リングを構成する金属層である。また、１１は当該半導体基板１の他方の主面（裏面）を示す。
ここで、１４Ａ，１４Ｂ及び１５Ａ，１５Ｂは、半導体基板１の表面１０側から、ダイシングラインＤＬｘ，ＤＬｙに沿って、当該半導体基板１の厚さ方向に、且つ縦方向及び横方向に形成されたダイシング溝であり、１６は当該ダイシング溝の側面を示す。
また、破線１８は、後の工程において、半導体基板１の他方の主面(裏面)１１において、前記ダイシング溝１４Ａ，１４Ｂ間に対応して切削されるダイシング溝の形成領域を示す。
図２に示されるダイシング構造を形成する際、半導体基板１の表面１０側におけるダイシング処理は、ダイシングラインＤＬの両側において、半導体素子の最外周に配置された金属層2に沿って、半導体基板１の厚さＴの半分程の深さまで切削を行う所謂ハーフカット法で行われ、ダイシング溝１４Ａ，１４Ｂ及びダイシング溝１５Ａ，１５Ｂが形成される。
このとき、各ダイシング溝はその内端（半導体素子側端部）が、半導体素子の最外周にある金属層２から一定の距離離れた位置となるように切削される。
かかるハーフカット法によりダイシング処理を行うことにより、ダイシング溝１４Ａと１４Ｂとの間、或いはダイシング溝１５Ａと１５Ｂとの間に位置する半導体基板部分１Ａが割れて飛散することを防止できる。
厚さ５５０μｍ程の半導体基板１においては、ダイシング溝１４Ａ，１４Ｂ，１５Ａ，１５Ｂの表面における切削幅は２０〜２５μｍ、切削深さは１００〜２００μｍとされ、隣り合う半導体素子間の最外周の金属層２間の幅Ｂ（スクライブ幅）は１５０μｍ程とされる。
そしてかかるダイジング溝１４，１５は、半導体基板１の表面１０から深さ方向に向かって正のテーパを有する。
図２に示されるダイシング処理工程に次いで、第２のダイシング処理が行われる。
かかる第２のダイシング処理にあっては、半導体基板１の他方の主面（裏面）１１側から、半導体基板１の一方の主面（表面）１０側における２本の切削溝１４Ａ，１４Ｂ（或いは１５Ａ，１５Ｂ）に対応して、ダイシング溝が形成される。
このとき、かかるダイシング溝の最深部が２本の切削溝の間に位置するように、即ちダイシングラインＤＬに対応してダイシング処理がなされる。
図２（ａ）に点線で示す切削面１８は、かかる第２のダイシング工程により半導体基板１の裏面１１に形成されるダイシング溝の外形を示す。
かかる第２のダイシング工程にあっては、厚さの大なる即ち幅広のダイシングブレード1枚を用いて、ダイシング処理を行う。
このとき、半導体基板１の裏面１１におけるダイシング溝１８の外端１８Ａ，１８Ｂは、前記スクライブ幅Ｂよりも大きく、前記半導体素子において最外周に配置されて例えば耐湿リングを構成する金属層２の外縁(エッジ)よりも内側（半導体素子側）に位置する。
また、ダイシング溝１８の深さは、前記ダイシング溝１４，１５の深さよりも深い。即ち、かかるダイシング処理により半導体基板１の裏面１１に形成されるダイシング溝１８は、半導体基板１の表面１０側から深さ方向に向かって負のテーパを有する。
かかる第２のダイシング処理により、前記半導体基板１は、図３に示される様に、個々の半導体素子に分割される。
次に、本発明による半導体装置の製造方法の処理工程を、図７に示す。
図７（ａ）に示すように、表面に回路素子が形成された半導体基板１（ウェハ）の裏面１１を第１のダイシングテープ２２に貼り付け、かかるダイシングテープ２２を介してダイシングフレーム３０に固定する（ウェハマウント工程）。
続いて、図７（ｂ）に示すように、半導体基板１の表面１０側から、隣接するチップ間におけるダイシングラインの両側において、半導体板基板１の厚さの１／２程の深さ迄 ダイシング処理を行う（第１のダイシング工程）。
この結果、隣接する半導体素子間には、そのＸ方向に２本のダイシング溝１４Ａ，１４Ｂ（Ｙ方向には２本のダイシング溝１５Ａ，１５Ｂ）が形成される。
この第１のダイシング工程では、半導体基板１の表面における絶縁層、金属層などの形成層を除去する際に発生するチッピングの影響を低減してダイシング溝１４の正確な位置合わせを行うため、ステップカット法を用いることが望ましい。
ステップカット法によれば、２軸のスピンドルに異なるブレードを装着し、１軸目のブレードにてウェハ表面の形成層を除去する。その直後に、２軸目のブレードにて残りのハーフカットを行うため、高精度の切削加工が可能である。
続いて、図７（ｃ）に示すように、半導体基板１の表面１０側に第２のダイシングテープ２３を貼り付け、裏面１１側のダイシングテープ２２を剥離する（テープ貼り替え工程）。
そして、当該半導体基板１は、その裏面１１を表出してダイシングフレーム３０へ固定する。
続いて、図７（ｄ）に示すように、半導体基板１の裏面１１側から、前記スクライブ幅Ｂよりも幅の大きいブレードを用いて、スクライブラインに沿ってダイシング処理を行い、ダイシング溝２０を形成する（第２のダイシング工程）。
かかるダイシング処理の結果、各半導体素子はダイシングテープ２３に接着した状態で個片化される。
尚、かかる工程において、ダイシングブレードの位置合わせは、ダイシングフレーム３０に固定して配置した赤外線レーザ顕微鏡等を用いて、図７（ｂ）の状態における半導体基板１の表面側を撮影したときの画像を基準にして、図７（ｄ）の状態における半導体基板１の裏面側を撮影したときの画像を表示したモニター上で行われる。
しかる後、個片化された各半導体素子の裏面側に再度ダイシングテープを貼り、表面側のダイシングテープ２３を剥離する。
この結果表出された半導体素子（チップ）は、吸着コレットなどによりピックアップされ、半導体装置収容用容器（パッケージ）形成部材上、或いは電子機器の配線基板（マザーボード或いはインターポーザー）上に実装される。
図４乃至図５は、本発明にかかるダイシング処理法を、外部接続用電極として突起電極（バンプ電極）を具備する半導体装置が形成された半導体基板へのダイシング処理に適用する実施形態を示す。図６は、その変形例における問題点を開示する。
図４において、１は半導体基板（ウェハ）、２は半導体素子（チップ）の一部を形成する電極層、１０は半導体基板１の表面、１１は同半導体基板１の裏面を示し、１４Ａ，１４Ｂは半導体基板１の表面側に形成されたダイシング溝、２２は半導体基板１の裏面１１に貼り付けられたダイシングテープを示す。また、２４は半導体基板１の表面１０に形成された複数個の半導体素子それぞれに配設されたバンプ（突起電極）をそれぞれ示す。
図４に示すダイシング工程にあっては、被処理半導体基板１の裏面１１をダイシングテープ２２に貼り付け、かかるダイシングテープ２２を介してダイシングフレーム（図示せず）に固定する（ウェハマウント工程）。
かかる状態において、半導体基板（ウェハ）１の一方の主面（表面）１０に対して、半導体基板１の表面１０におけるダイシングラインの両側において、且つ形成されるダイシング溝１４Ａ，１４Ｂの内側端部（半導体素子側端部）が半導体素子部の最外周にある金属層２から一定の距離離れた位置となるようダイシング処理が行われる。
このとき、ダイシング溝１４の深さは、半導体基板１の厚さの半分程の深さとされる（ハーフカット）。半導体基板１の表面側に形成される切削面は、半導体基板１の表面から深さ方向に向かって正のテーパを有する。
前記図４に示すダイシング工程に引き続き、半導体基板１の他方の主面（裏面）１１に対するダイシング処理が行われる。即ち、前記半導体基板１の表面１０にダイシングテープ２３が貼り付けられ、一方半導体基板１の他方の主面（裏面）１１に貼り付けられていたダイシングテープ２２は剥離される。
しかる後、半導体基板１の他方の主面（裏面）１１側から、ダイシングライン及び半導体基板１の一方の主面（表面）１０側における２本の切削溝１４Ａ，１４Ｂに対応して、ダイシング溝２０が形成される。
図５は、かかる半導体基板１の他方の主面（裏面）１１に対して、ダイシング処理を行った状態を示す。
かかる第２のダイシング工程にあっては、厚さの大なるブレード1枚を用いて、ダイシング処理を行う。
このとき、半導体基板１の裏面１１におけるダイシング溝２０の外端は、半導体基板１の表面１０におけるスクライブ幅よりも大きく、前記半導体素子部において最外周に配置されて例えば耐湿リングを構成する金属層の外縁(エッジ)よりも内側（半導体素子側）に位置する。
また、ダイシング溝２０の深さは、前記ダイシング溝１４の深さよりも深い。このダイシング処理により半導体基板１の裏面１１に形成されるダイシング溝２０は、半導体基板１の表面１０側からから深さ方向に負のテーパを有する。
本実施形態にあっては、かかるダイシング溝２０を形成する際、半導体基板１の表面１０に貼り付けられるダイシングテープ２３として、柔軟性の高いテープを適用することも特徴とされる。
ダイシングテープ２３として高い柔軟性を有するテープを適用することにより、図５に示されるように、当該ダイシングテープ２３はバンプ電極２４の高さ分を吸収して、当該バンプ電極の表面のみならず、半導体基板１の表面１０における絶縁層等（図示せず）にも接する。
このため、高い接着力が得られ、結果として当該半導体基板１はダイシングフレームに強固に保持される。
また、前記ダイシング溝１４Ａ，１４Ｂ間（或いはダイシング溝１５Ａ，１５Ｂ間）における半導体基板部分１Ａも、ダイシングテープ２３に接している。
従って、ダイシング溝２０が形成され、半導体素子部と半導体基板部分１Ａとが分離されても、当該半導体基板部１Ａはダイシングテープ２３に接着・保持され、飛散することが防止される。
柔軟性が低いダイシングテープ２３Ａを使用した場合、図６に示されるように、バンプ電極２４の高さを吸収できないことから、かかるダイシングテープ２３Ａと半導体基板１としての接着面積が小さく、結果として当該半導体基板１の固定を十分に行うことができない。
このため、ダイシング処理中に半導体基板１に振動を生じ、当該ダイシングテープ２３Ａから剥離してしまう危険がある。
また、ダイシング溝１４Ａ，１４Ｂ間に生ずる半導体基板部１Ａも、ダイシングテープ２３Ａに接着・固定されないことから、ダイシング溝２０の形成の際、洗浄・冷却用水により流されて飛散してしまう。この飛散物が半導体基板１の表面において半導体素子部に接触し、当該半導体素子にダメージを与えて、或いは半導体基板１の表面に残留して、再度の洗浄処理を必要としてしまう。
（付記１）
一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する２つの切削溝を形成する第１の切削工程と、前記半導体基板の他方の主面において、前記第１の切削工程により生じた２つの切削溝に対応してダイシングする第２の切削工程とを有することを特徴とする半導体装置の製造方法。
（付記２）
前記第１の切削工程において、ステップカット法を用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記３）
前記第２の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記４）
前記第１の切削工程において、前記半導体基板に形成される切削溝の深さは、前記第２の切削工程において前記半導体基板に形成される切削溝の深さよりも小さいことを特徴とする付記１記載の半導体装置の製造方法。
（付記５）
前記第１の切削工程において、前記半導体基板に形成される切削溝は、前記半導体基板の表面から深さ方向に向かって正のテーパを有することを特徴とする付記１記載の半導体装置の製造方法。
（付記６）
前記基板の表面の各半導体素子形成部には突起電極が形成されることを特徴とする付記１記載の半導体装置の製造方法。
（付記７）
前記テープ貼り替え工程で新たに接着するダイシングテープとして、柔軟層を有するダイシングテープを用いることを特徴とする付記１記載の半導体装置の製造方法。
（付記８）
前記第１のダイシング工程で前記基板の表面から切削して形成されるダイシング溝の外側端部は、前記基板の表面の各半導体素子形成部の最外周にある金属線の外側から所定の距離だけ離れた位置にあり、前記第２のダイシング工程で前記基板の裏面から切削して形成されるダイシング溝の外側端部は、前記金属線の位置より内側にあることを特徴とする付記１記載の半導体装置の製造方法。
（付記９）
前記基板の表面の各半導体素子形成部に平坦な電極層が形成されることを特徴とする付記１記載の半導体装置の製造方法。
（付記１０）
前記第２のダイシング工程で個片化される各半導体素子は、該半導体素子の厚さの中央付近において最大の幅寸法を有することを特徴とする付記１記載の半導体装置の製造方法。
（付記１１）
前記テープ貼り替え工程で新たに接着されるダイシングテープと、前記第１のダイシング工程で前記基板の表面から切削して形成されるダイシング溝とダイシング溝の間に位置する前記基板の中間部とを隙間なく密着させることを特徴とする付記１記載の半導体装置の製造方法。
（付記１２）
前記第１のダイシング工程において、ダイシングラインに関し外側に位置する側のブレードエッジを、前記基板の表面の各半導体素子形成部の最外周にある金属線の外側から所定の距離だけ離れた位置へ位置決めすることを特徴とする付記１記載の半導体装置の製造方法。
従来の半導体装置の製造方法によるダイシング溝を示す断面図である。 本発明の一実施形態に係る半導体装置の製造方法によるダイシング溝を示す断面図及び平面図である。 図２の半導体装置に対し第２のダイシング処理を行ってチップ化した状態を示す断面図である。 本発明の他の実施形態に係る半導体装置の製造方法による第１のダイシング処理を行った状態を示す断面図である。 図４の半導体装置に対し第２のダイシング処理を行った状態を示す断面図である。 図５の状態における第２のダイシング処理の問題点を説明するための図である。 本発明の半導体装置の製造方法の一実施形態の処理フローを説明するための図である。
符号の説明
１ 半導体基板
２ 電極層
４ ダイシング溝
６ ダイシングによる切削面
７ 中間部
９ ダイシング溝先端部
１０ 半導体基板表面
１１ 半導体基板裏面
１４Ａ，１４Ｂ 第１のダイシング工程によるダイシング溝
１５Ａ，１５Ｂ 第１のダイシング工程によるダイシング溝
１６ 第１のダイシング工程による切削面
１８ 第２のダイシング工程による切削面
２０ 第２のダイシング工程によるダイシング溝
２１ 金属線
２２ ダイシングテープ
２３ ダイシングテープ
２４ バンプ
３０ ダイシングフレーム

Claims (6)

  1. 一方の主面に複数個の半導体素子が形成された半導体基板に対しダイシング処理を行い、前記半導体素子に個片化する方法であって、
    前記半導体基板の一方の主面において隣接する半導体素子間に、当該半導体素子のそれぞれに近接する２つの切削溝を形成する第１の切削工程と、
    前記半導体基板の他方の主面において、前記第１の切削工程により生じた２つの切削溝に対応してダイシングする第２の切削工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第１の切削工程において、ステップカット法を用いることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の切削工程において、スクライブライン幅より幅の大きいダイシングブレードを用いることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第１の切削工程において、前記半導体基板に形成される切削溝の深さは、前記第２の切削工程において前記半導体基板に形成される切削溝の深さよりも小さいことを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記第１の切削工程において、前記半導体基板に形成される切削溝は、前記半導体基板の表面から深さ方向に向かって正のテーパを有することを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記基板の表面の各半導体素子形成部には突起電極が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
JP2005105233A 2005-03-31 2005-03-31 半導体装置の製造方法 Expired - Fee Related JP4751634B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005105233A JP4751634B2 (ja) 2005-03-31 2005-03-31 半導体装置の製造方法
US11/157,855 US7405137B2 (en) 2005-03-31 2005-06-22 Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves
TW094120777A TWI260051B (en) 2005-03-31 2005-06-22 Semiconductor-device manufacturing method
KR1020050056132A KR100650538B1 (ko) 2005-03-31 2005-06-28 반도체 장치의 제조 방법
CNB2005100833853A CN100409411C (zh) 2005-03-31 2005-07-14 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105233A JP4751634B2 (ja) 2005-03-31 2005-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006286968A true JP2006286968A (ja) 2006-10-19
JP4751634B2 JP4751634B2 (ja) 2011-08-17

Family

ID=37030609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105233A Expired - Fee Related JP4751634B2 (ja) 2005-03-31 2005-03-31 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7405137B2 (ja)
JP (1) JP4751634B2 (ja)
KR (1) KR100650538B1 (ja)
CN (1) CN100409411C (ja)
TW (1) TWI260051B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1019613C2 (nl) * 2001-12-19 2003-06-20 Micronit Microfluidics Bv Werkwijze voor het verdelen van een substraat in een aantal individuele chipdelen.
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
US20090068797A1 (en) * 2005-07-21 2009-03-12 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7790514B2 (en) * 2005-07-21 2010-09-07 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US7803667B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7851262B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
TWI255561B (en) * 2005-07-21 2006-05-21 Chipmos Technologies Inc Manufacturing process for chip package without core
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7851270B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
US7803666B2 (en) * 2005-07-21 2010-09-28 Chipmos Technologies Inc. Manufacturing process for a Quad Flat Non-leaded chip package structure
KR100665202B1 (ko) * 2005-09-13 2007-01-09 삼성전자주식회사 쏘잉 공정에 적합한 스크라이브 레인을 포함하는 웨이퍼,이의 제조에 사용되는 레티클 및 이의 제조 방법
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
TWI387015B (zh) * 2009-01-15 2013-02-21 Chipmos Technologies Inc 晶片封裝結構的製程
JP5620669B2 (ja) * 2009-10-26 2014-11-05 東芝機械株式会社 レーザダイシング方法およびレーザダイシング装置
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
JP5452247B2 (ja) * 2010-01-21 2014-03-26 東芝機械株式会社 レーザダイシング装置
US8383984B2 (en) 2010-04-02 2013-02-26 Electro Scientific Industries, Inc. Method and apparatus for laser singulation of brittle materials
JP5981094B2 (ja) 2010-06-24 2016-08-31 東芝機械株式会社 ダイシング方法
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
JP5140198B1 (ja) 2011-07-27 2013-02-06 東芝機械株式会社 レーザダイシング方法
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
KR102138042B1 (ko) * 2012-04-16 2020-07-28 루미리즈 홀딩 비.브이. W-메사 스트리트를 형성하기 위한 방법 및 장치
JP2014011358A (ja) * 2012-06-29 2014-01-20 Toshiba Mach Co Ltd レーザダイシング方法
JP5949334B2 (ja) * 2012-08-30 2016-07-06 株式会社Ｊｖｃケンウッド 貼り合わせ基板、及び製造方法
CN102931156B (zh) * 2012-10-08 2015-06-03 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法
JP5637329B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9484227B1 (en) * 2015-06-22 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Dicing in wafer level package
JP2018181900A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181909A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824581B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181899A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181901A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
US10403506B2 (en) * 2018-01-07 2019-09-03 Infineon Technologies Ag Separation of workpiece with three material removal stages

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JPH10223572A (ja) * 1997-02-10 1998-08-21 Hitachi Ltd ダイシング方法および半導体装置
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004273737A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 半導体チップの製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213994A (en) * 1989-05-30 1993-05-25 Motorola, Inc. Method of making high voltage semiconductor device
US5422286A (en) * 1994-10-07 1995-06-06 United Microelectronics Corp. Process for fabricating high-voltage semiconductor power device
JPH1083974A (ja) 1996-09-09 1998-03-31 Sanyo Electric Co Ltd 半導体基板の分割方法
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6300224B1 (en) * 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
JP2001345287A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd 半導体装置の製造方法
WO2002047863A1 (en) 2000-12-15 2002-06-20 Xsil Technology Limited Laser machining of semiconductor materials
JP2003045826A (ja) 2001-08-01 2003-02-14 Tama Electric Co Ltd 高周波部品の製造方法及び高周波部品チップ
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JPH10223572A (ja) * 1997-02-10 1998-08-21 Hitachi Ltd ダイシング方法および半導体装置
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003197561A (ja) * 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2004273737A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp 半導体チップの製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法

Also Published As

Publication number Publication date
JP4751634B2 (ja) 2011-08-17
TWI260051B (en) 2006-08-11
CN1841668A (zh) 2006-10-04
KR100650538B1 (ko) 2006-11-27
US7405137B2 (en) 2008-07-29
TW200634917A (en) 2006-10-01
US20060223234A1 (en) 2006-10-05
KR20060106553A (ko) 2006-10-12
CN100409411C (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
JP4751634B2 (ja) 半導体装置の製造方法
US8222120B2 (en) Method of dicing wafer using plasma
JP5128897B2 (ja) ウエーハの分割方法
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP2008028325A (ja) 半導体装置の製造方法
CN110047802B (zh) 具有三个材料移除阶段的工件分离
JP2012069747A (ja) 半導体装置およびその製造方法
JP5068705B2 (ja) 加工装置のチャックテーブル
KR100856150B1 (ko) 반도체 장치 패키지 구조체
JP2005167024A (ja) 半導体装置及びその製造方法
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP4877626B2 (ja) 半導体装置の製造方法
JP2007165789A (ja) 半導体装置の製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
JP2009016420A (ja) 半導体装置の製造方法
JP2011129612A (ja) 半導体装置の製造方法及び半導体装置
JP2003124147A (ja) 半導体装置の製造方法
CN112117186A (zh) 晶圆切割方法
TW201911396A (zh) 金屬露出之基板的加工方法
CN110877893B (zh) 物理量检测传感器的制造方法、物理量检测传感器
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
JP2007073788A (ja) ウエハのダイシング方法
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법
JP2006108245A (ja) 半導体素子の製造方法
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees