JP5949334B2 - 貼り合わせ基板、及び製造方法 - Google Patents

貼り合わせ基板、及び製造方法 Download PDF

Info

Publication number
JP5949334B2
JP5949334B2 JP2012190294A JP2012190294A JP5949334B2 JP 5949334 B2 JP5949334 B2 JP 5949334B2 JP 2012190294 A JP2012190294 A JP 2012190294A JP 2012190294 A JP2012190294 A JP 2012190294A JP 5949334 B2 JP5949334 B2 JP 5949334B2
Authority
JP
Japan
Prior art keywords
substrate
groove
depth
mother
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012190294A
Other languages
English (en)
Other versions
JP2014048405A (ja
Inventor
正人 杉原
正人 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2012190294A priority Critical patent/JP5949334B2/ja
Priority to PCT/JP2013/073216 priority patent/WO2014034805A1/ja
Publication of JP2014048405A publication Critical patent/JP2014048405A/ja
Priority to US14/631,380 priority patent/US9329422B2/en
Application granted granted Critical
Publication of JP5949334B2 publication Critical patent/JP5949334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

本発明は、貼り合わせ基板、及びその製造方法に関し、特に詳しくは、接着材によって第１の基板と第２の基板とが貼り合わされた貼り合わせ基板、及びその製造方法に関する。
液晶表示素子は、第１の基板と第２の基板との間に液晶が挟持された構造を有している。第１の基板と第２の基板とはシール材によって貼り合わされる。そして、第１の基板と第２の基板とシール材とで形成された空間に液晶が封入されている。アクティブマトリクス型液晶表示素子では、第１の基板がＴＦＴ（Thin Film Transistor）アレイ基板となり、第２の基板が対向基板となる。
液晶表示素子の製造方法において、複数のＴＦＴアレイ基板が第１のマザー基板に形成され、複数の対向基板が第２のマザー基板上に形成される。そして、第１及び第２のマザー基板を切断することで、個々のＴＦＴアレイ基板と対向基板が切り出される。
特許文献１には液晶表示素子の基板を切断する加工方法が開示されている。特許文献１の方法では、ダイシングブレードを用いて、ベース基板（マザー基板）の両面に断面Ｖ字型の溝を形成している（段落００２８）。そして、Ｖ溝に沿って切溝を形成することで、ベース基板を切断している。こうすることで、面取部を有する個片基板を得ることができる。
特開平９−１４１６４６号公報
しかしながら、特許文献１の方法では、基板を貼り合わせる前に、ベース基板を切断している。したがって、個片基板毎に貼り合わせる必要があるため、生産性を高くすることが困難である。第１及び第２のマザー基板を貼り合わせた後に、切断を行う製造方法の問題点について、以下、図１１、図１２を用いて説明する。図１１、及び図１２は液晶表示素子の製造工程断面図である。
図１１に示すように、半導体ウエハ１１０とマザーガラス基板１２０とが、シール材１３０で貼り合わされている。半導体ウエハ１１０は、複数の半導体基板１００を有している。ここでは、半導体ウエハ１１０が、２つの半導体基板１００を有する構成を示している。マザーガラス基板１２０は、複数の対向基板１０１を有している。ここでは、マザーガラス基板１２０が２つの対向基板１０１を有する構成を示している。半導体基板１００と対向基板１０１とが貼り合わされた貼り合わせ基板とが、液晶表示素子となる。シール材１３０は個々の液晶表示素子毎に設けられている。
半導体基板１００と対向基板１０１とシール材１３０とで形成される空間には液晶１４０が封入されている。半導体基板１００には、液晶１４０を駆動するための端子１１３、画素電極１１１が形成されている。まず、半導体ウエハ１１０とマザーガラス基板１２０とを貼り合わせた状態で、半導体ウエハ１１０を切断する。すなわち、隣接する半導体基板１００の間に切込み溝１５０を形成する。
次に、マザーガラス基板１２０の半導体ウエハ１１０と反対側の面にスクライブ溝１６０を形成する。図１２に示すように、硬質ウレタンからなるブレーカステージ１７０の上に、貼り合わせ構造体を配置する。スクライブ溝１６０の直上に、ブレーカスキージ１７１を配置して、ブレーカスキージ１７１をマザーガラス基板１２０の方向に押し込む。こうすることで、マザーガラス基板１２０を切断することができる。
しかしながら、ブレーカスキージ１７１を半導体基板１００に押し込んだ際に、ブレーカステージ１７０にマザーガラス基板１２０が押し込まれる。このとき、図１２に示すように、ブレーカステージ１７０が変形する。半導体基板１００がマザーガラス基板１２０に接触して、半導体基板１００の角部や対向基板１０１が破損するおそれがある（図１２中の接触箇所１８１）。また、隣接する半導体基板１００が接触して、半導体基板１００の角部が破損するおそれがある（図１２中の接触箇所１８０）。このように、半導体基板１００や対向基板１０１が破損してしまうと、破片が端子１１３やその周辺の回路に影響を与えてしまう。したがって、回路の不良や接続端子の接点不良となる場合がある。よって、歩留まりが低下して、生産性が低下してしまう恐れがある。
本発明は、上記問題に鑑み、生産性の高い貼り合わせ基板とその製造方法を提供することを目的とする。
本発明の一態様にかかる製造方法は、複数の第１の基板部（半導体基板１００）を有する第１のマザー基板（半導体ウエハ１１０）と複数の第２の基板部（対向基板１０１）を有する第２のマザー基板（マザーガラス基板１２０）とを用いて、前記第１の基板部（半導体基板１００）と前記第２の基板部（対向基板１０１）とが貼り合わせられた貼り合わせ基板を製造する製造方法であって、端子（１１３）を有する前記第１の基板部（半導体基板１００）を前記第１のマザー基板に形成するステップ(ステップＳ２)と、前記第１のマザー基板（半導体ウエハ１１０）の前記端子（１１３）が設けられた第１の面に、テーパ状の第１の溝（１５１）を形成するステップ（ステップＳ４）と、前記第１の溝（１５１）の底部に、前記第１の溝（１５１）の最大幅よりも幅狭の切込み溝（１５２）を形成するステップ（ステップＳ４）と、前記第１の基板部（半導体基板１００）、及び前記第２の基板部（対向基板１０１）の少なくとも一方に接着材（シール材１３０）を形成するステップ（ステップＳ６）と、前記第１の面が前記第２のマザー基板（マザーガラス基板１２０）側に配置され、前記端子が前記接着材の外側に配置された状態となるように、前記第１のマザー基板を前記接着材（シール材１３０）によって前記第２のマザー基板（マザーガラス基板１２０）に貼り合わせるステップ（ステップＳ９）と、前記第１のマザー基板（半導体ウエハ１１０）の前記第１の面と反対側の第２の面の前記第１の溝（１５１）に対応する位置に、テーパ状の第２の溝（１５３）を形成するステップ（ステップＳ１０）と、前記第２の溝（１５３）から前記切込み溝（１５２）に向かって前記第１のマザー基板（半導体ウエハ１１０）を切断して、各前記第１の基板部（半導体基板１００）を分離するステップ（ステップＳ１１）と、前記第２のマザー基板（マザーガラス基板１２０）の前記第１の基板部（半導体基板１００）と反対側の面にスクライブ溝（１６０）を設けるステップ（ステップＳ１２）と、前記第２のマザー基板（マザーガラス基板１２０）を前記スクライブ溝（１６０）に沿って切断して、各前記第２の基板部（対向基板１０１）を分離するステップ（ステップＳ１２）と、を備えるものである。
上記の製造方法において、前記第１の溝の前記第１の基板部の厚さ方向における深さと前記第２の溝の前記第１の基板部の厚さ方向における深さとは異なっていてもよい。
上記の製造方法において、前記第１の溝（１５１）の深さが前記第２の溝（１５３）の深さよりも深くなっていてもよい。
上記の製造方法において、前記第２の溝（１５３）の深さが前記第１の溝（１５１）の深さよりも深くなっていてもよい。
本実施の形態にかかる貼り合わせ基板は、第１の基板（半導体基板１００）と、前記第１の基板（半導体基板１００）の第１の面側に対向配置された第２の基板（対向基板１０１）と、前記第１の基板（半導体基板１００）と前記第２の基板（対向基板１０１）との間に配置され、前記第１の基板（半導体基板１００）と前記第２の基板（対向基板１０１）を貼り合わせる接着材（シール材１３０）と、前記第１の基板（半導体基板１００）の前記第１の面側に形成され、前記接着材（シール材１３０）の外側に配置された端子と、を備え、前記第１の基板（半導体基板１００）の側端面において、前記第１の面側に設けられた第１の面取部（１６１）と、前記第１の面側と反対側の第２の面側に設けられ、前記第１の基板（半導体基板１００）の厚さ方向における深さが前記第１の面取部と異なる第２の面取部（１６３）と、前記第１の面取部と前記第２の面取部との間に配置された切断面（１６４）と、を備えるものである。こうすることで、生産性を高い貼り合わせ基板を得ることができる。
上記の貼り合わせ基板において、前記第１の面取部（１６１）の前記第１の基板（半導体基板１００）の厚さ方向における深さが、前記第２の面取部の前記第１の基板（半導体基板１００）の厚さ方向における深さよりも大きくなっていてもよい。
上記の貼り合わせ基板において、前記第１の面取部（１６１）の前記第１の基板（半導体基板１００）の厚さ方向における深さが、前記第２の面取部の前記第１の基板（半導体基板１００）の厚さ方向における深さよりも小さくなっていてもよい。
本発明によれば、生産性の高い貼り合わせ基板とその製造方法を提供することができる。
本実施の形態にかかる貼り合わせ基板の製造方法を示すフローチャートである。 半導体基板が複数形成された半導体ウエハを示す平面図である。 本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。 本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。 本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。 本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。 本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。 本実施の形態にかかる製造方法における貼り合わせ基板の工程断面図である。 本実施の形態にかかる製造方法におけるスクライブブレーク工程を説明する断面図である。 貼り合わせ基板の構造、及び寸法の一例を示す断面図である。 貼り合わせ後に基板を切断する製造方法の問題点を説明するための工程断面図である。 貼り合わせ後に基板を切断する製造方法の問題点を説明するための工程断面図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の説明では、本実施の形態にかかる貼り合わせ基板が、液晶表示素子であるとして説明する。もちろん、本実施の形態にかかる貼り合わせ基板は、液晶表示素子に限られるものではない。液晶表示素子以外の表示素子、光学素子、半導体基板などであってもよく、これら以外のものであってもよい。すなわち、第１の基板と第２の基板とが接着材によって貼り合わされた構造を有する貼り合わせ基板に適用することができる。第１の基板と第２の基板の材質は特に限定されるものではないが、一方の基板をスクライブブレークによって切断する貼り合わせ基板に好適である。
第１の基板部である半導体基板を複数有する半導体ウエハを用意する。アクティブマトリクス型液晶表示素子の場合、半導体基板はＴＦＴアレイ基板となる。同様に、第２の基板部である対向基板を複数有するマザーガラス基板を用意する。
本実施の形態では、半導体ウエハとマザーガラス基板とを貼り合わせた後に、半導体ウエハを素子サイズに切断する。第１のマザー基板である半導体ウエハを切断することで、半導体ウエハに設けられた複数の半導体基板が個片に分離される。そして、半導体ウエハを切断した後、マザーガラス基板を素子サイズに切断する。第２のマザー基板であるマザーガラス基板を切断することで、マザーガラス基板に設けられた複数の対向基板が個片に分離される。これにより、半導体基板と対向基板とを備えた液晶表示素子を製造することができる。切断前のマザー基板の状態でシール材の硬化、液晶の滴下等を行うことができるため、生産性を向上することができる。
反射型の液晶表示素子を製造する場合、半導体ウエハとしてシリコンウエハを用いることができる。そして、半導体ウエハには、アルミニウム膜などの反射画素電極が設けられている。もちろん、反射型の液晶表示素子以外についても、下記の製造方法は適用可能である。すなわち、透過型の液晶表示素子についても適用可能である。対向配置された一対の基板のうち、一方の基板をスクライブブレークする構成であればよい。
本実施の形態にかかる貼り合わせ基板とその製造方法について、図を参照して説明する。図１は、製造方法を示すフローチャートである。適宜、図２〜図９を参照しつつ、図１に示した製造フローを説明する。なお、図２は、複数の半導体基板を有する半導体ウエハの構成を示す平面図であり、図３〜図９は、それぞれ製造途中における工程断面図を示している。なお、以下の示す製造工程の順番は、適宜変更することができる。
（ステップＳ１：駆動回路形成）
まず、半導体ウエハ１１０側の製造工程について説明する。半導体ウエハ１１０は、例えば、８インチのシリコンウエハである。半導体ウエハ１１０の表面付近に、所定の半導体プロセスを用いて、駆動回路（不図示）を形成する。駆動回路は、液晶を駆動するための回路であり、ＴＦＴなどを有している。駆動回路は、所定の領域ごとに形成される。ここで、所定の領域とは、１つの液晶表示素子に対応する領域である。即ち、半導体基板１００表面には駆動回路が液晶表示素子（所定の領域）ごとに形成される。
図２に示すように、半導体ウエハ１１０は、マトリクス状に配列された複数の半導体基板１００を有している。後述する工程で、半導体ウエハ１１０を分割ライン３２、３３に沿って切断することで、半導体基板１００が個片に分断される。したがって、液晶表示素子は一つの半導体基板１００を有している。各半導体基板１００に駆動回路が形成される。アクティブマトリクス型液晶表示素子の場合、半導体基板１００は、ＴＦＴがマトリクス状に配置されたＴＦＴアレイ基板となる。
（ステップＳ２：画素電極及び端子群形成工程）
半導体ウエハ１１０の表面１００ａ上に、マトリクス状に複数配置された画素電極１１１と、端子１１３とを所定の領域ごとに形成する（図３参照）。画素電極１１１及び端子１１３は、各半導体基板１００に複数設けられる。図３では、半導体ウエハ１１０に設けられた複数の半導体基板１００のうちの２つを示しており、それぞれの半導体基板１００に画素電極１１１と端子１１３が形成されている。
各半導体基板１００において、画素電極１１１が設けられた領域が表示領域となる。画素電極１１１は、複数の画素のそれぞれに設けられているが、図では、簡略化して示している。端子１１３は外部と接続される接続端子であり、表示領域の外側の周辺領域に形成される。さらに端子１１３からは各種配線が延在している。端子１１３も、入力する信号数などに応じて、複数設けられているが、図では簡略化して示している。端子１１３は、通常、半導体基板１００の端辺に沿って配列される。
ここで、半導体ウエハ１１０、及び半導体基板１００の画素電極１１１及び端子１１３が形成された面を表面１００ａとし、その反対側の面を裏面１００ｂとする。すなわち、画素電極１１１及び端子１１３が形成された第１の面が表面１００ａとなり、第１の面の反対側の第２の面が裏面１００ｂとなる。
本実施形態では、スパッタ法によって、厚さ０．２μmのアルミニウム膜を形成する。その後、フォトリソグラフィ法を用いてレジストパターンを形成する。レジストパターンをマスクとして、アルミニウム膜をエッチングすることにより、画素電極１１１及び端子１１３となる導電膜のパターンを形成することができる。画素電極１１１は光を反射する反射画素電極である。
（ステップＳ３：裏面加工基準ライン形成工程）
半導体ウエハ１１０に加工基準ライン３０、３１を形成する。図２に示すように、半導体ウエハ１１０におけるパターン領域の左端からオフセット量Ｘａの位置をダイシングする。こうすることで、Ｙ方向に沿った加工基準ライン３０を形成することができる。同様に、パターン領域の上端からオフセット量Ｙａの位置をダイシングする。こうすることにより、Ｘ方向に沿った加工基準ライン３１を形成することができる。
なお、パターン領域は、半導体基板１００の表面１００ａのパターンが形成される領域であり、半導体基板１００が形成されている領域となる。パターン領域を基準として、半導体ウエハ１１０の端部を切断することで、半導体ウエハ１１０の端部に加工基準ライン３０、３１が形成される。加工基準ライン３０、３１は、円形の半導体ウエハ１１０の端部を切断した時の切断線となる。加工基準ライン３０、３１は、後の工程（Ｓ４，Ｓ１０、Ｓ１１）で、半導体ウエハ１１０を加工する際のアラインメントに使用される基準ラインとなる。
もちろん、加工基準ライン３０と加工基準ライン３１を形成する順番は特に限定されるものではない。なお、半導体ウエハ１１０の一端にのみ加工基準ライン３０、３１を設けているが、半導体ウエハ１１０の両端に加工基準ライン３０、３１を設けてもよい。この場合、半導体ウエハ１１０の左右両端に加工基準ライン３０が形成され、半導体ウエハ１１０の上下両端に加工基準ライン３１が形成される。
（ステップＳ４：分割ラインの溝形成工程）
半導体ウエハ１１０の分割ライン３２、３３上に、第１の溝１５１を形成する。図３に示すように、半導体ウエハ１１０の表面１００ａ上に、第１の溝１５１を形成する。本実施の形態では、貼り合わせ工程（ステップＳ９）の前に、第１の溝１５１を形成する。第１の溝１５１は、テーパ形状を有している。なお、テーパ形状とは、表面１００ａ側が最も幅広になっており、深くなるにつれて幅狭になる断面形状である。ここでは、図３に示すように、第１の溝１５１は、断面Ｖ字形状になっている。すなわち、第１の溝１５１はＶ溝となっている。例えば、Ｖ溝の底部の角度は６０度以上９０度以下となっている。
第１の溝１５１は、隣接する半導体基板１００の境界である分割ライン３２、３３上に形成される（図２）。分割ライン３２は、Ｙ方向に沿って形成され、分割ライン３３は、Ｘ方向に沿って形成されている。したがって、第１の溝１５１は所定のピッチで格子状に形成される。
第１の溝１５１は半導体ウエハ１１０の端子１１３と、隣接する半導体基板１００の画素電極１１１との間に形成される。そして、後の切断工程（Ｓ１１）では第１の溝１５１の位置でダイシングが行われることで、半導体基板１００が個片に分割される。半導体ウエハ１１０をダイシングした後は、第１の溝１５１が面取部となる。
第１の溝１５１の形状は使用するダイシングブレードの形状と切込み深さでコントロールすることができる。例えば、ダイシングブレードのブレード先端をＶ型とし、第１の溝１５１の角度に合わせて、ブレード先端のＶ字角度を６０度から９０度とする。より具体的には、ブレード先端のＶ字角度が６０度のダイシングブレードを用意して、第１の溝１５１を形成していく。第１の溝１５１を複数形成するためにブレードを繰り返し使用すると、ブレード先端が摩耗していく。第１の溝１５１を形成していくにしたがって、ブレード先端角度が広くなっていく。ブレード先端角度が９０度になる程度で新しいブレードに交換する。こうすることで、第１の溝１５１のＶ字角度を６０度〜９０度の範囲に規定することができる。もちろん、ブレード先端角度、及び第１の溝１５１の角度は上記の値に限定されるものではない。
表面１００ａにおける第１の溝１５１のカーフ幅は８０〜２００μｍとすることができる。なお、第１の溝１５１のカーフ幅とは、表面１００ａにおける第１の溝１５１の幅を示しており、カーフ幅がテーパ状の第１の溝１５１の最大幅となる。カーフ幅はＶ型ブレードの高さにより制御する。すなわち、Ｖ型のブレード先端での掘り込みを深くするほどカーフ幅を広くすることができる。また、ブレードの厚みを２００μｍとすることで、第１の溝１５１の最大幅を２００μｍ以下とすることができる。なお、第１の溝１５１の形状は後の分断工程（Ｓ１２）で半導体ウエハ１１０の端面がマザーガラス基板１２０に接触しないものとする。
さらに、図４に示すように、第１の溝１５１の底部に切込み溝１５２を形成する。すなわち、第１の溝１５１の底部をさらにダイシングブレードで切り込んでいくことで、切込み溝１５２が形成される。第１の溝１５１と切込み溝１５２とで、半導体ウエハ１１０をハーフカットする。切込み溝１５２の幅は、第１の溝１５１のカーフ幅よりも幅狭にする。換言すると、切込み溝１５２の幅は、第１の溝１５１の最大幅よりも狭くなっている。
第１の溝１５１はＶ字角度とカーフ幅によりある程度幅を持っているため、第１の溝１５１のカーフ幅よりも薄いブレードで切込み溝１５２を形成する。例えば、５０μｍ幅のブレードで、半導体ウエハ１１０の表面１００ａから約２００μｍの深さまで切り込んで、表面１００ａからの切込み深さを規定している。第１の溝１５１と切込み溝１５２との合計深さを２００μｍとしている。このように、幅の異なるダイシングブレードを用いることで、第１の溝１５１と切込み溝１５２が所望の形状となるように制御することができる。
また、第１の溝１５１が端子１１３に達しないように、第１の溝１５１の角度、及び深さを制御する。すなわち、第１の溝１５１の角度を大きくしすぎると、第１の溝１５１のカーフ幅が広くなって、端子１１３まで達してしまう。分割ライン３２、３３の中心から端子１１３までの距離に応じて、第１の溝１５１のカーフ幅を設定する。すなわち、端子１１３までの距離に応じて、切込み深さと溝角度を決定する。
さらに、ブレードの角度に応じて、第１の溝１５１の溝深さを変えるようにしてもよい。例えば、ブレードが摩耗して角度が広くなるにつれて、溝深さを浅くする。こうすることで、ブレードが摩耗していった場合でも、第１の溝１５１のカーフ幅を一定に保つことができる。第１の溝１５１の溝深さが浅くなった分、切込み溝１５２の切込み深さを制御することで、第１の溝１５１と切込み溝１５２の合計深さを一定にすることができる。
後の切断工程（Ｓ１１）で切込み溝１５２に達するまで、裏面１００ｂ側から切込みを形成する。このとき、第１の溝１５１と切込み溝１５２は、半導体ウエハ１１０およびマザーガラス基板１２０の厚みの公差、ブレード先端形状の影響を受けることなく、かつマザーガラス基板１２０表面に接触しないものとしている。また、切込み溝１５２を深くしすぎると、半導体ウエハ１１０のハンドリングが難しくなるため、半導体ウエハ１１０が割れやすくなる。したがって、マザーガラス基板１２０に貼り合せるまでの工程で破損してしまう可能性がある。すなわち、切込み溝１５２が深くなるほど、搬送時に半導体ウエハ１１０が破損しやすくなる。したがって、搬送中に半導体ウエハ１１０が破損しない程度の切込み溝１５２の深さとすればよい。
（ステップＳ５：画素電極側配向膜形成工程）
次に、画素電極側の配向膜を形成する。そのため、まず、切込み溝１５２が形成された半導体ウエハ１１０を超純水によって、超音波洗浄する。洗浄後、画素電極１１１を覆うように、半導体ウエハ１１０の表面１００ａ上に配向膜（不図示）を形成する。配向膜は、半導体基板１００ごとに形成される。配向膜は、少なくとも表示領域に形成される。配向膜は上記の加工基準ライン３０および加工基準ライン３１を基準にして形成される。
斜方蒸着法によって、厚さ０．１μｍのＳｉＯ２膜を形成することで、配向膜を設けることができる。さらに、配向膜が端子１１３を覆わないように、選択的に配向膜を形成するマスクを用いる。すなわち、端子１１３がマスクされた状態で、配向膜を蒸着する。これにより、端子１１３が配向膜で覆われるのを防ぐことができる。なお、画素電極１１１及び端子１１３を形成する際に配向膜を位置合わせ形成するための位置合わせパターンを形成しておいてもよい。
（ステップＳ６：シールパターンおよび液晶形成工程）
次にシール材１３０のパターンと、液晶を形成する。そのため、まず、上述のステップＳ１〜Ｓ５を経た半導体ウエハ１１０の表面１００ａ上に、シール材１３０を塗布する（図５参照）。シール材１３０は、各半導体基板１００の画素電極１１１を囲うように、枠状に形成される。例えば、表示領域が矩形の場合、シール材１３０は矩形枠状に塗布される。
シール材１３０で囲われた領域が表示領域となる。端子１１３は、シール材１３０の外側の周辺領域に配置される。シール材１３０は所定の直径を有する球状のスペーサ（不図示）が樹脂に分散したものである。例えば、スペーサの粒径は液晶層の厚みに合わせて１〜３μｍとすることができる。このスペーサの直径によって基板間ギャップが規定される。樹脂は、光硬化性樹脂、又は熱硬化性樹脂である。
次に、液晶１４０をシール材１３０で囲われた領域内に滴下する。すなわち、半導体基板１００毎に、画素電極１１１が形成されている表示領域に、液晶１４０が滴下される。液晶１４０は、半導体ウエハ１１０の表面１００ａに設けられた配向膜によって、所定の方向に配向する。シール材１３０と液晶１４０は、半導体ウエハ１１０側ではなく、マザーガラス基板１２０側に形成してもよい。すなわち、半導体ウエハ１１０及びマザーガラス基板１２０の少なくとも一方に、シール材１３０を形成して、シール材１３０で囲まれた領域に液晶１４０を滴下すればよい。
（ステップＳ７：透明電極及び反射防止膜形成工程）
次に、対向基板１０１の製造工程について説明する。対向基板１０１は上述したステップＳ１〜Ｓ５の製造工程と並行して製造することができる。まず、透明なマザーガラス基板１２０を用意する。マザーガラス基板１２０は、半導体ウエハ１１０と同程度の大きさを有する円形状となっている。そして、マザーガラス基板１２０の一面側に透明電極（不図示）を形成し、他面側に反射防止膜（不図示）を形成する。ここでは、厚さ０．０８μｍのＩＴＯ膜を透明電極として用いている。ＩＴＯ膜は、スパッタリング法を用いて、マザーガラス基板１２０の全面に形成される。厚さ０．３μｍのＮｂ２Ｏ２とＳｉＯ２の積層膜を反射防止膜とすることができる。例えば、真空蒸着法を用いて、ガラス基板の他面側に積層膜を形成することで、反射防止膜を設ける。
（ステップＳ８：透明電極側配向膜形成工程）
次に、透明電極側の配向膜を形成する。そのため、まず、上記工程を経たマザーガラス基板１２０を超純水によって超音波洗浄する。洗浄後、透明電極上に配向膜（不図示）を形成する。ここでは、ステップＳ５と同様の方法により配向膜を形成することができる。すなわち、選択的に配向膜を形成するマスクを用いて、厚さ０．１μｍのＳｉＯ２膜を成膜する。ＳｉＯ２膜は斜方蒸着法を用いて成膜される。こうすることで、マザーガラス基板１２０の一面に配向膜を形成することができる。
（ステップＳ９：貼り合わせ構造体形成工程）
その後、半導体ウエハ１１０とマザーガラス基板１２０とを貼り合わせて、貼り合わせ構造体を作製する。そのため、減圧環境下で、配向膜が互いに向き合うようにして半導体ウエハ１１０とマザーガラス基板１２０とを対向配置する。すなわち、半導体ウエハ１１０の表面１００ａがマザーガラス基板１２０側になり、第１の溝１５１がマザーガラス基板１２０側に配置される。さらに、半導体基板１００とマザーガラス基板１２０との相対位置を位置合わせした後、半導体ウエハ１１０とマザーガラス基板１２０とを貼り合わせ、シール材１３０にＵＶ照射および熱を加えることにより硬化して接着させる。こうすることで、図５に示す構成となる。
ここでは半導体基板１００と対向基板１０１毎にシール材１３０が設けられているため、半導体基板１００のそれぞれが対向基板１０１と貼り合わせられる。半導体ウエハ１１０とマザーガラス基板１２０が貼り合わされた貼り合わせ構造体１０３を得ることができる。半導体ウエハ１１０とマザーガラス基板１２０とがシール材１３０によって所定の間隙を有して、対向配置している。貼り合わせ構造体１０３では、半導体基板１００と対向基板１０１とシール材１３０とで形成された空間に液晶１４０が充填されている。すなわち、貼り合わせ構造体１０３は複数の液晶表示素子を有している。
（ステップＳ１０：半導体基板裏面分割ラインの溝形成工程）
次に、半導体ウエハ１１０の裏面１００ｂに第２の溝１５３を形成する。これにより、図６に示す構成となる。具体的には、加工基準ライン３０を基準にして、加工基準ライン３０と平行に複数の第２の溝１５３を所定のピッチで形成する。また、加工基準ライン３１を基準として、加工基準ライン３１と平行に複数の第２の溝１５３を所定のピッチで形成する。ステップＳ４では、表面１００ａのパターンを基準に加工基準ライン３０、３１を形成しているので、裏面１００ｂからの位置出しが可能である。
第２の溝１５３は半導体基板１００の裏面１００ｂに格子状に形成される。ＸＹ平面視において、第２の溝１５３は、第１の溝１５１に対応する位置に形成される。第２の溝１５３は、隣接する半導体ウエハ１１０の境界である分割ライン３２、３３上に形成される（図２）。第２の溝１５３の位置は、加工基準ライン３０及び加工基準ライン３１を基準として位置合わせされている。すなわち、加工基準ライン３０を基準として、Ｙ方向に沿った分割ライン３２上に第２の溝１５３が形成され、加工基準ライン３１を基準として、Ｘ方向に沿った分割ライン３３上に第２の溝１５３が形成される。このように、半導体ウエハ１１０の端辺の加工基準ライン３０、３１を基準とすることで、不透明なシリコン基板である半導体ウエハ１１０を確実にアラインメントすることができる。こうすることで、第２の溝１５３が、第１の溝１５１と略同じ位置に形成される。
第２の溝１５３は、テーパ形状を有している。なお、テーパ形状とは、裏面１００ｂ側が最も幅広になっており、深くなるにつれて幅狭になる断面形状である。ここでは、図６に示すように、第２の溝１５３は、断面Ｖ字形状になっている。すなわち、第２の溝１５３はＶ溝となっている。例えば、Ｖ溝の底部の角度は６０度以上９０度以下となっている。
第２の溝１５３の形状は使用するダイシングブレードの形状と切込み深さでコントロールすることができる。例えば、ダイシングブレードのブレード先端をＶ型とし、第２の溝１５３の角度に合わせて、ブレード先端のＶ字角度を６０度から９０度とする。より具体的には、ブレード先端のＶ字角度が６０度のダイシングブレードを用意して、第２の溝１５３を形成していく。第２の溝１５３を複数形成するためにブレードを繰り返し使用すると、ブレード先端が摩耗していく。第２の溝１５３を形成していくにしたがって、ブレード先端角度が広くなっていく。ブレード先端角度が９０度になる程度で新しいブレードに交換する。こうすることで、第２の溝１５３のＶ字角度を６０度〜９０度の範囲に規定することができる。もちろん、ブレード先端角度、及び第２の溝１５３の角度は上記の値に限定されるものではない。なお、第２の溝１５３を形成するためのダイシングブレードは、第１の溝１５１のダイシングブレードと同じものとすることが可能である。
裏面１００ｂにおける第２の溝１５３のカーフ幅は７０〜１８０μｍとすることが好ましく、１５０〜１６０μｍとすることがより好ましい。第２の溝１５３のカーフ幅は、裏面１００ｂにおける第２の溝１５３の表面幅である。カーフ幅はＶ型ブレードの高さにより制御する。すなわち、Ｖ型のブレード先端での掘り込みを深くするほどカーフ幅を広くすることができる。なお、第２の溝１５３の形状は後の分断工程（Ｓ１２）で半導体基板１００の端面が隣接する半導体基板１００と接触しないものとする。第２の溝１５３が切込み溝１５２に到達しないように、半導体ウエハ１１０をハーフカットする。
（ステップＳ１１：半導体ウエハの分断工程）
次に、図７に示すように、半導体ウエハ１１０を素子サイズに分断する。そのため、貼り合わせ構造体１０３の半導体ウエハ１１０に切込み溝１５４を形成する。第２の溝１５３の底部をさらにダイシングブレードで切り込んでいくことで、切込み溝１５４が形成される。換言すると、第２の溝１５３から切込み溝１５２に向かって半導体ウエハ１１０を切断していく。具体的には、半導体ウエハ１１０の裏面１００ｂ側から第２の溝１５３の位置にダイシングブレードを当接させて、第２の溝１５３の底部をさらに切り込んでいく。そして、切込み溝１５４が切込み溝１５２に達して、半導体ウエハ１１０をダイシングする。半導体ウエハ１１０がフルカットされ、半導体基板１００が隣接する半導体基板１００から分断する。
切込み溝１５４を形成する際のアラインメントは、加工基準ライン３０、３１を基準とする。加工基準ライン３０を基準にして、加工基準ライン３０と平行に複数の切込み溝１５４を所定のピッチで形成する。また、加工基準ライン３１を基準にして、加工基準ライン３１と平行に複数の切込み溝１５４を所定のピッチで形成する。したがって、第２の溝１５３と同様に高い位置精度で、切込み溝１５４のＸＹ位置を、第１の溝１５１及び切込み溝１５２のＸＹ位置に一致させることができる。
切込み溝１５４の幅は、第２の溝１５３の裏面１００ｂの表面における最大幅よりも幅狭にする。換言すると、切込み溝１５４の幅は、第２の溝１５３のカーフ幅よりも狭くなっている。切り込み溝１５４はブレード幅が５０μｍのブレードでダイシングすることによって形成することができる。半導体ウエハ１１０の厚み、及びマザーガラス基板１２０の厚みは公差を考慮して、また切込み加工に使用するダイシングブレード先端のＲ形状も考慮して加工高さを設定することで半導体ウエハ１１０をフルカットする。半導体基板１００はシール材１３０によってマザーガラス基板１２０に固定されているため、半導体ウエハ１１０をフルカットしても脱落することはない。切込み溝１５２のダイシングブレード同様のブレードで、切込み溝１５４を形成してもよい。
なお、第１の溝１５１を形成する工程で、半導体基板１００の表面１００ａに形成された配線の一部を切断するようにしてもよい。例えば、分割ライン３２、３３の位置にまたぐように、検査用の配線が形成されていることがある。具体的には、分割ライン３２、３３の位置に、複数の信号配線を導通するショートリング配線が形成されているとする。半導体基板１００の信号検査を行う場合、ショートリング配線を介して複数の信号配線に検査信号を供給する。そして、半導体基板１００状態で検査を行った後、ステップＳ４で検査用の配線が切断される。
（ステップＳ１２：マザーガラス基板の分断工程）
次に、マザーガラス基板１２０を素子サイズに分断する。マザーガラス基板１２０、透明電極、反射防止膜，及び配向膜はいずれも透明なので、貼り合わせ構造体１０３の状態でも、マザーガラス基板１２０を介して半導体基板１００のスクライブラインの位置を検出することができる。マザーガラス基板１２０の半導体ウエハ１１０側と反対側の面にスクライブ溝１６０を形成する。
マザーガラス基板１２０のスクライブは半導体基板１００のスクライブラインをアラインメントしてスクライブ位置を決定する。半導体基板１００の端子１１３のある側は、端子１１３表面を露出する必要がある。このため、図８に示すように、切込み溝１５２、１５４に対してオフセットした位置にスクライブ溝１６０を形成する。Ｙ方向に沿ったスクライブ溝１６０は、第２の溝１５３の位置からＸ方向にオフセットしている。Ｘ方向において、スクライブク溝１６０は端子１１３とシール材１３０の間に形成される。ここでは、オフセット量は０．７〜１．５ｍｍとしている。
一方、直交する端子１１３の無い側は半導体基板１００のスクライブラインと同じ位置にマザーガラス基板１２０のスクライブ溝１６０を形成する。例えば、Ｘ方向に沿ったスクライブ溝１６０は、第２の溝１５３の位置に形成される。スクライブ溝１６０の深さはマザーガラス基板１２０の厚さの半分以上となっている。スクライブ溝１６０を形成することで、図７に示す構成となる。
本実施形態では、スクライブの刃の形状、切込み深さ、切込圧力などのスクライブ条件を最適化している。また、マザーガラス基板１２０表面に対して垂直なクラックをスクライブ溝１６０として形成している。次にスクライブ溝１６０を形成した貼り合わせ構造体１０３をブレーカステージ１７０上に真空吸着固定する（図８参照）。ここでは、マザーガラス基板１２０のスクライブ溝１６０が形成された面が、ブレーカステージ１７０に接するよう、貼り合わせ構造体１０３がブレーカステージ１７０上に載置される。ブレーカステージ１７０は、変形可能な材料、例えば、硬質のウレタンによって形成されている。
ブレーカスキージ１７１の先端を半導体基板１００裏面の切込み溝１５４の位置に合わせて、上側から半導体基板１００の裏面１００ｂに当接させる。これにより、ブレーカスキージ１７１の先端が、第２の溝１５３に挿入され、第２の溝１５３のテーパ面と当接する。そして、所定の押込み量と下降速度で、ブレーカスキージ１７１をマザーガラス基板１２０側に押し込む。これにより、図８に示すように、ブレーカステージ１７０が変形して、マザーガラス基板１２０がへき開する。したがって、貼り合わせ構造体１０３が分断して、貼り合わせ基板１０４を得ることができる。
なお、ブレーカスキージ１７１は、先鋭形状を有している。本実施形態では、ブレーカスキージ１７１の先端をＶ形状として、先端角度を１３５度としている。ブレーカスキージ１７１の先端の角度は第２の溝１５３の角度より大きくしている。こうすることで、ブレーカスキージ１７１の先端を第２の溝１５３に当接したときに、図９に示すように、横方向（Ｘ方向）に開く力１９０が加わるようになる。すなわち、ブレーカスキージ１７１が半導体ウエハ１１０をマザーガラス基板１２０側に押し込むためのＺ方向の力が、第２の溝１５３のテーパ面で、Ｘ方向の力１９０に変換される。そして、半導体ウエハ１１０に横方向の力１９０が加わることで、シール材１３０で接続されているマザーガラス基板１２０にも横方向の力１９１が加わる。横方向の力１９１はスクライブ溝１６０が開く方向になるので、マザーガラス基板１２０が縦方向にたわむ量を抑えることができる。これにより、ブレーカステージ１７０の変形量が小さくなるため、隣り合う半導体基板１００同士が接触すること、及び半導体基板１００とマザーガラス基板１２０が接触することを抑制できる利点がある。基板欠けの量を低減することができ、回路不良や端子の接触不良を抑制することができる。歩留まりを改善することができ、生産性を向上することができる。
このように、テーパ形状の第２の溝１５３の位置で、ブレーカスキージ１７１をマザーガラス基板１２０側に押し込む。こうすることで、ブレーカスキージ１７１から加わる厚さ方向（Ｚ方向）の力が横方向（図９ではＸ方向）の力１９０、１９１に変換される。よって、ブレーカステージ１７０の変形量を小さくすることができる。これにより、基板欠けの量を低減することができ、生産性を向上することができる。ブレーカスキージ１７１の先端角度を第２の溝１５３の角度よりも大きくすることで、容易に横方向の力１９０を発生させることができる。また、マザーガラス基板１２０をへき開する際に、半導体基板１００の角部がマザーガラス基板１２０と接触しないような押込み量と下降速度でブレーカスキージ１７１を押し込む。これにより、基板の損傷を防ぐことができ、接続不良、及び回路不良を防ぐことができる。よって、歩留まりを改善することができ、生産性を向上することができる。
この分断工程により、１つの貼り合わせ構造体１０３から、複数の貼り合わせ基板１０４を得ることができる。貼り合わせ構造体１０３から貼り合わせ基板１０４を分離すると、第１の溝１５１、第２の溝１５３が半導体基板１００の面取部となる。すなわち、半導体基板１００の側端面の角が面取りされたテーパ面となる。なお、ブレーカスキージ１７１の先端は、Ｖ字形状に限られるものではない。
さらに、半導体基板１００の表面１００ａには、第１の溝１５１が形成されている。したがって、ブレーカスキージ１７１を押し込んで、マザーガラス基板１２０をスクライブするときに、半導体基板１００の角部がマザーガラス基板１２０の表面に当たるのを防ぐことができる。また、半導体基板１００の裏面１００ｂには、第２の溝１５３が形成されている。したがって、ブレーカスキージ１７１を押し込んで、マザーガラス基板１２０をスクライブするときに、隣接する半導体基板１００の角部が当たるのを防ぐことができる。これにより、半導体基板１００や対向基板１０１の角部が欠けて、その破片が、端子１１３やその周辺の回路などを損傷するのを防ぐことができる。これにより、接続不良や回路不良の発生を抑制することができ、歩留まりを改善することができる。よって、生産性を向上することができる。
ここでは、ブレーカスキージ１７１の押込み量を４０〜１００μｍ、下降速度を１４０〜１６０ｍ／秒としている。すなわち、ブレーカスキージ１７１の押込み量が４０〜１００μｍで、マザーガラス基板１２０がへき開するように、スクライブ溝１６０を設けている。スクライブ溝１６０を深くすることで、押し込み量を小さくすることができる。よって、ブレーカステージ１７０の変形量を小さくすることができる。こうすることで、半導体基板１００の角部がマザーガラス基板１２０の表面等に当たるのを防ぐことができる。よって、半導体基板１００及び対向基板１０１の破損を防ぐことができ、生産性を向上することができる。
上記のように製造された貼り合わせ基板１０４が液晶表示素子となる。貼り合わせ基板１０４の端子１１３に外部の制御装置などをワイヤボンディングや異方性導電膜などによって接続する。これにより、画素電極に供給された電圧に応じて、液晶１４０が駆動する。外部から対向基板１０１及び液晶１４０を通過した光は、画素電極１１１で反射される。液晶１４０の状態に応じて、画素電極１１１で反射されて外部に出射する光の光量が変化する。外部制御装置からの制御信号に応じて所望の画像を表示することができる。このような反射型の液晶表示素子は、画像を投影するプロジェクタに好適であり、さらには、自動車などの乗り物に搭載されるヘッドアップディスプレイに利用することが可能である。
（構成例）
ここで、貼り合わせ構造体１０３の構成について、図１０を用いて説明する。図１０は貼り合わせ構造体１０３の構成の具体例を説明するための図であり、スクライブ溝１６０を形成する前の構成を示す断面図である。もちろん、以下に示す寸法例は、液晶表示素子の一例を示す寸法であり、この値に限定されるものではない。
半導体基板１００の裏面１００ｂに設けられた第２の溝１５３のカーフ幅Ａは、７０〜１８０μｍである。ブレーカスキージ１７１の先端を挿入しやすくするために、第２の溝１５３のカーフ幅Ａを大きくする。半導体基板１００の表面１００ａに設けられた第１の溝１５１のカーフ幅Ｂは、８０〜２００μｍである。第１の溝１５１のカーフ幅Ｂの上限値は、第１の溝１５１が端子１１３に達しないように制限される。第１の溝１５１のカーフ幅Ｂを第２の溝１５３のカーフ幅Ａよりも大きくするようにしてもよい。切込み溝１５２、１５４の幅Ｃは、４０〜５０μｍである。
第１の溝１５１の角度Ｊは、上記のように６０度〜９０度である。第２の溝１５３の角度Ｉは上記のように、６０度〜９０度である。切込み溝１５４を形成して、半導体基板１００を分離した後は、第１の溝１５１が面取部１６１となり、第２の溝１５３が面取部１６３となる。面取部１６１は半導体基板１００の表面１００ａ側に形成されたテーパ状の斜面であり、面取部１６３は半導体基板１００の裏面１００ｂ側に形成されたテーパ状の斜面である。面取部１６１、１６３によって、半導体基板１００の角部が面取りされている。また、切込み溝１５４に対応する部分を切断面１６４とする。切断面１６４は、半導体基板１００の表面１００ａ、及び裏面１００ｂに対して実質的に垂直に形成される。そして、半導体基板１００の側端面において、切断面１６４が面取部１６１と面取部１６３との間に設けられる。
第１の溝１５１の角度Ｊと第２の溝１５３の角度Ｉによって、半導体基板１００の角部の面取部１６１、１６３の形状が決まる。第１の溝１５１の角度Ｊと第２の溝１５３の角度Ｉの角度を大きくするほど、面取部１６１、１６３のテーパ形状をなだらかにすることができる。
面取部１６１の半導体基板１００の厚さ方向における深さＨは１５〜１４０μｍであり、表面幅Ｌは１５〜８０μｍである。例えば、第１の溝１５１のカーフ幅Ｂの下限を８０μｍで、切込み溝１５２の幅Ｃが５０μｍとすると、面取部１６１の表面幅Ｌは、（８０−５０）／２で１５μｍとなる。面取部１６１の表面幅Ｌが１５μｍで、第１の溝１５１の角度Ｊが９０度の時、面取部１６１の深さＨは、下限値１５μｍとなる。第１の溝１５１のカーフ幅Ｂの上限を２００μｍで、切込み溝１５２の幅Ｃが４０μｍとすると、面取部１６１の表面幅Ｌは、（２００−４０）／２で８０μｍとなる。面取部１６１の表面幅Ｌが８０μｍで、第１の溝１５１の角度Ｊが６０度の時、面取部１６１の深さＨは、上限値１４０μｍとなる。面取部１６３の半導体基板１００の厚さ方向における深さＧは１０〜１１０μｍであり、表面幅Ｋは１０〜７０μｍである。
半導体基板１００の厚さＤは７２５μｍであり、その公差は±２５μｍである。液晶１４０の厚さＥ、及びシール材１３０の高さは、１〜３μｍである。マザーガラス基板１２０の厚さＦは９２５μｍであり、その公差は±２５μｍである。半導体基板１００の大きさＭは１２．０ｍｍである。対向基板１０１の大きさＮは１２．０ｍｍである。
完成された貼り合わせ基板１０４において、面取部１６１の深さＨは、面取部１６３の深さＧと異なっている。第２の溝１５３は、ブレーカスキージ１７１の先端が挿入できる幅を有していればよいので、第１の溝１５１ほど厳密に形成しなくてもよい。第２の溝１５３の形成時に、溝幅及び溝深さの厳密な制御が不要になり、製造工程が簡素化される。
半導体基板１００の破損を防ぐためには、第１の溝１５１のカーフ幅Ｂ、面取部１６１の深さＨ、面取部１６１の表面幅Ｌは、大きくすることが好ましい。すなわち、図８に示す切断時において、半導体基板１００の角部がマザーガラス基板１２０と接触しないように、第１の溝１５１を形成する。したがって、半導体基板１００の破損を防ぐという観点からは、面取部１６１の深さＨは、面取部１６３の深さＧよりも大きくすることが好ましい。換言すると、第１の溝１５１の深さを第２の溝１５３の深さよりも深くする。こうすることで、図８に示す切断時において、半導体基板１００の角部がマザーガラス基板１２０と接触するのを防ぐことができる。なお、第１の溝１５１のカーフ幅Ｂ及び面取部１６１の深さＨは、第１の溝１５１が端子１１３まで達しないようにするという制約がある。
また、第２の溝１５３のカーフ幅Ａを大きくすることで、第２の溝１５３内にブレーカスキージ１７１を容易に差し込むことができるようになる。したがって、第２の溝１５３内にブレーカスキージ１７１を挿入するという観点からは、第２の溝１５３のカーフ幅Ａを１５０〜１８０μｍとすることが好ましい。また、第２の溝１５３のカーフ幅Ａを大きくする場合、面取部１６３の深さＧを面取部１６１の深さＨよりも深くする。換言すると、第２の溝１５３の深さを第１の溝１５１の深さよりも深くする。こうすることで、半導体基板１００同士が当たらずに分離できる。
ステップＳ４の後、ステップＳ１０の前の間に、配向膜を形成している。したがって、完成された貼り合わせ基板１０４において、面取部１６１のテーパ面に配向膜が残存している構成となる。分割ライン３２、３３を乗り越えて配向膜を形成した場合、面取部１６１で、配向膜が残る構成となる。また、配向膜の形成後に、切込み溝１５４を形成しているため、切断面１６４には配向膜が除去されている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
３０ 加工基準ライン
３１ 加工基準ライン
１００ 半導体基板
１０１ 対向基板
１０３ 貼り合わせ構造体
１０４ 貼り合わせ基板
１１０ 半導体ウエハ
１１１ 画素電極
１１３ 端子
１２０ マザーガラス基板
１３０ シール材
１４０ 液晶
１５０ 切込み溝
１５１ 第１の溝
１５２ 切込み溝
１５３ 第２の溝
１５４ 切込み溝
１６０ スクライブ溝
１６１ 面取部
１６３ 面取部
１６４ 切断面
１７０ ブレーカステージ
１７１ ブレーカスキージ

Claims (7)

  1. 複数の第１の基板部を有する第１のマザー基板と複数の第２の基板部を有する第２のマザー基板とを用いて、前記第１の基板部と前記第２の基板部とが貼り合わせられた貼り合わせ基板を製造する製造方法であって、
    端子を有する前記第１の基板部を前記第１のマザー基板に形成するステップと、
    前記第１のマザー基板の前記端子が設けられた第１の面に、テーパ状の第１の溝を形成するステップと、
    前記第１の溝の底部に、前記第１の溝の最大幅よりも幅狭の切込み溝を形成するステップと、
    前記第１の基板部、及び前記第２の基板部の少なくとも一方に接着材を設けるステップと、
    前記第１の面が前記第２のマザー基板側に配置され、前記端子が前記接着材の外側に配置された状態となるように、前記第１のマザー基板を前記接着材によって前記第２のマザー基板に貼り合わせるステップと、
    前記第１のマザー基板の前記第１の面と反対側の第２の面の前記第１の溝に対応する位置に、テーパ状の第２の溝を形成するステップと、
    前記第２の溝から前記切込み溝に向かって前記第１のマザー基板を切断して、各前記第１の基板部を分離するステップと、
    前記第２のマザー基板の前記第１の基板部と反対側の面にスクライブ溝を設けるステップと、
    前記第２のマザー基板を前記スクライブ溝に沿って切断して、各前記第２の基板部を分離するステップと、を備える製造方法。
  2. 前記第１の溝の前記第１の基板部の厚さ方向における深さと前記第２の溝の前記第１の基板部の厚さ方向における深さとは異なることを特徴とする請求項１記載の製造方法。
  3. 前記第１の溝の深さが前記第２の溝の深さよりも深くなっていることを特徴とする請求項２に記載の製造方法。
  4. 前記第２の溝の深さが前記第１の溝の深さよりも深くなっていることを特徴とする請求項２に記載の製造方法。
  5. 第１の基板と、
    前記第１の基板の第１の面側に対向配置された第２の基板と、
    前記第１の基板と前記第２の基板との間に配置され、前記第１の基板と前記第２の基板を貼り合わせる接着材と、
    前記第１の基板の前記第１の面側に形成され、前記接着材の外側に配置された端子と、
    を備え、
    前記第１の基板の側端面において、
    前記第１の面側に設けられた第１の面取部と、
    前記第１の面側と反対側の第２の面側に設けられ、前記第１の基板の厚さ方向における深さが前記第１の面取部と異なる第２の面取部と、
    前記第１の面取部と前記第２の面取部との間に配置された切断面と、を備え、
    前記第２の基板の第１の面側と反対側の面において、
    前記切断面に沿った位置に対して前記接着剤と前記端子の間にオフセットした位置に、前記第２の基板表面に対して所定の深さで形成されたスクライブ溝と、を備える、貼り合わせ基板。
  6. 前記第１の面取部の前記第１の基板の厚さ方向における深さが、前記第２の面取部の前記第１の基板の厚さ方向における深さよりも大きくなっている請求項５に記載の貼り合わせ基板。
  7. 前記第１の面取部の前記第１の基板の厚さ方向における深さが、前記第２の面取部の前記第１の基板の厚さ方向における深さよりも小さくなっている請求項５に記載の貼り合わせ基板。
JP2012190294A 2012-08-30 2012-08-30 貼り合わせ基板、及び製造方法 Active JP5949334B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012190294A JP5949334B2 (ja) 2012-08-30 2012-08-30 貼り合わせ基板、及び製造方法
PCT/JP2013/073216 WO2014034805A1 (ja) 2012-08-30 2013-08-29 貼り合わせ基板、及び製造方法
US14/631,380 US9329422B2 (en) 2012-08-30 2015-02-25 Lamination substrate and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190294A JP5949334B2 (ja) 2012-08-30 2012-08-30 貼り合わせ基板、及び製造方法

Publications (2)

Publication Number Publication Date
JP2014048405A JP2014048405A (ja) 2014-03-17
JP5949334B2 true JP5949334B2 (ja) 2016-07-06

Family

ID=50183610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190294A Active JP5949334B2 (ja) 2012-08-30 2012-08-30 貼り合わせ基板、及び製造方法

Country Status (3)

Country Link
US (1) US9329422B2 (ja)
JP (1) JP5949334B2 (ja)
WO (1) WO2014034805A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014239152A (ja) * 2013-06-07 2014-12-18 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電極層を分断する溝を有する半導体素子及びその溝の形成方法
JP6435140B2 (ja) * 2014-09-05 2018-12-05 株式会社ディスコ ウエーハの分割方法
CN113540130A (zh) 2014-10-28 2021-10-22 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
JP2016112714A (ja) * 2014-12-11 2016-06-23 三星ダイヤモンド工業株式会社 基板の分断方法及び分断装置
JP7158932B2 (ja) * 2018-07-13 2022-10-24 株式会社ディスコ Ｌｅｄウエーハの加工方法
JP2020013962A (ja) * 2018-07-20 2020-01-23 株式会社ディスコ Ｌｅｄウエーハの加工方法
JP7399059B2 (ja) * 2020-09-30 2023-12-15 シチズンファインデバイス株式会社 画像表示パネルの製造方法
TW202220938A (zh) * 2020-09-30 2022-06-01 日商三星鑽石工業股份有限公司 貼合基板之加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05249441A (ja) * 1992-03-09 1993-09-28 Disco Abrasive Syst Ltd 液晶ガラス板の切断方法
JPH09101529A (ja) * 1995-10-06 1997-04-15 Toshiba Corp 液晶パネルの製造方法
JPH09141646A (ja) 1995-11-21 1997-06-03 Sony Corp 基板加工方法
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
FR2782843B1 (fr) * 1998-08-25 2000-09-29 Commissariat Energie Atomique Procede d'isolation physique de regions d'une plaque de substrat
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007057638A (ja) * 2005-08-23 2007-03-08 Shin Etsu Chem Co Ltd 面取り大型基板及びその製造方法
JP4885675B2 (ja) * 2006-09-27 2012-02-29 株式会社Ｎｓｃ 貼合せガラス板の切断分離方法
CN102844703B (zh) * 2010-04-23 2015-04-29 夏普株式会社 切割引导槽形成方法、液晶母板、及切割方法

Also Published As

Publication number Publication date
WO2014034805A1 (ja) 2014-03-06
US20150177558A1 (en) 2015-06-25
JP2014048405A (ja) 2014-03-17
US9329422B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
JP5949334B2 (ja) 貼り合わせ基板、及び製造方法
KR101050959B1 (ko) 액정 표시 장치의 제조 방법
CN109962095B (zh) 无边框显示装置、无边框显示面板及其制造方法
US20190369432A1 (en) Liquid crystal display device and manufacturing method thereof
WO1997016764A1 (fr) Procede de fabrication d'un panneau a cristaux liquides
JP2009098425A (ja) 液晶表示装置及びその製造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
JP2010224422A (ja) 表示装置およびその製造方法
US20160131944A1 (en) Display device and manufacturing method thereof
KR20180110679A (ko) 표시 패널의 제조 방법
JP5357080B2 (ja) 液晶表示パネルの製造方法
CN104460119A (zh) 显示面板及其制造方法
KR101748234B1 (ko) 접합부 불량이 없는 곡면 액정 디스플레이 패널의 식각 방법 및 이에 의해 제조된 곡면 액정 디스플레이 패널
US8294871B2 (en) Liquid crystal display apparatus forming assembly, liquid crystal cell, and liquid crystal display apparatus, and manufacturing method thereof
TW200530659A (en) Photoelectric device and its manufacture, substrate cutting method and substrates for photoelectric devices
JP2005164798A (ja) 表示パネルの製造方法
JP4207815B2 (ja) 電気光学装置の製造方法、電気光学装置、電子機器
WO2016190240A1 (ja) 表示パネルの製造方法
JP3425747B2 (ja) 液晶表示素子の製造方法
JP2014109606A (ja) 表示素子、及びその製造方法
JP2008184358A (ja) 電気光学装置の製造方法、及び電気光学装置
JP2008016604A (ja) 半導体素子及び半導体素子の製造方法
JP2014089295A (ja) 貼り合わせ基板の製造方法
JP2009069731A (ja) 電気光学装置の製造方法
TWI815428B (zh) 發光二極體顯示面板的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160523

R150 Certificate of patent or registration of utility model

Ref document number: 5949334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150