JP2014239152A - 電極層を分断する溝を有する半導体素子及びその溝の形成方法 - Google Patents

Abstract

【課題】既存のものに比べて暗電流の少ない電極分断溝の構造を有した放射線検出用半導体素子とその溝を形成する方法を提案する。
【解決手段】基板表面に形成された電極層２１を電気的に分断する溝３０がＶ字状の断面形状として形成され、溝３０を構成する電極層の溝側壁面２１ａが法面になっている。この溝３０を形成する方法は、ブレード先端部がＶ字状に尖っているダイシングブレードを使用して、基板１１の表面に電極層１２を有する半導体素子１０のパターンを多数形成した半導体ウェハを切削し、各半導体素子１０の電極層１２を分断するＶ字状の断面形状をもった溝３０を形成することを含む。
【選択図】図４

Description

ここに開示する技術は、ダイシング等の切削によって半導体素子に溝を形成する技術に関する。

現在、核物理学や放射線医療など各種の分野で、II-VI族半導体、代表的にはＣｄＴｅ系化合物半導体から形成した、放射線検出用の半導体素子が使用されている。近年、この半導体素子により画像を得ることが提案され、このために、素子表面に形成した電極層を電気的に分断して多数のピクセル（画素）にピクセル化した半導体素子が必要とされている。このようなピクセル化半導体素子を形成する手法の一つが特許文献１に開示されている。

特許文献１に開示されているのは、ハーフカットのダイシングなどで機械的に基板表面の電極層を切削し、その切削溝により電極の分断を行う方法である。具体的には、ダイシングブレード（ダイシングソー）によるダイシングで半導体ウェハにハーフカットを実施し、特許文献１の図２にあるように、５０〜２００μｍの目標幅で断面矩形の分断溝を形成する。

特開２００４−１２８２３８号公報

放射線検出用の半導体素子に関しては、その性能を決定する要因として、暗電流（リーク電流）がある。すなわち、暗電流の少ない素子はノイズも少なくて高性能であることが分かっており、暗電流を少なくすることが今後の半導体素子の性能向上に不可欠である。これに対して、上記既知の機械的切削により形成される分断溝の構造では、現在もしくは今後の要求に応え得るレベルに暗電流を抑制することが難しく、満足のいく性能をもつ半導体素子を歩留り良く製造することが困難である。
このような背景に鑑みて本発明は、既存のものに比べて暗電流の少ない溝構造を有した半導体素子とそのような溝を形成する方法を提案する。

当課題に対し提案する本発明の一態様に係る半導体素子は、基板の表面に形成された電極層と、該電極層を電気的に分断する溝と、を備え、前記溝を構成する前記電極層の溝側壁面が、法面になっていることを特徴とする。このような溝の断面形状は、一つの態様として、Ｖ字状、あるいは、開口角部を面取りしたＵ字状とすることができる。

本発明に係る上記半導体素子の溝を形成する方法の一態様は、ブレード先端部がＶ字状に尖っているダイシングブレードを使用して、基板の表面に電極層を有する半導体素子のパターンを多数形成した半導体ウェハを切削し、各半導体素子の電極層を分断するＶ字状の断面形状をもった溝を形成することを含む。

また、本発明に係る溝形成方法の別の態様は、ブレード先端部がＶ字状に尖っている第１のダイシングブレードを使用して、基板の表面に電極層を有する半導体素子のパターンを多数形成した半導体ウェハを切削し、この切削の後に、その第１のダイシングブレードの刃幅よりも狭い刃幅の第２のダイシングブレードを使用して当該Ｖ字状溝をさらに掘り下げ、各半導体素子の電極層を分断する、開口角部が面取りしてある溝を形成することを含む。

本発明に係る溝形成方法のさらに別の態様は、基板の表面に電極層を有する半導体素子のパターンを多数形成した半導体ウェハを第１のダイシングブレードを使用して切削し、この切削の後に、その第１のダイシングブレードの刃幅よりも広い刃幅をもち且つブレード先端部がＶ字状に尖っている第２のダイシングブレードを使用して当該溝の開口角部を切削し、各半導体素子の電極層を分断する、開口角部が面取りしてある溝を形成することを含む。

半導体ウェハを切削して溝を形成するダイシング方法の一例を示す図。 半導体ウェハを切削して溝を形成するダイシング方法の他の例を示す図。 溝形成に使用するダイシングブレードの実施形態を示す図。 本発明の第１実施形態に係る半導体素子の概略断面図。 本発明の第２実施形態に係る半導体素子の概略断面図。 図１のダイシング方法に係る溝及び図２のダイシング方法に係る溝の各配列を示す半導体素子の概略平面図。 矩形溝をもつ半導体素子とＶ字状溝をもつ半導体素子とで暗電流を比較したグラフ。

以下、図面を参照して、本発明のいくつかの実施形態に関し説明する。以下に説明する実施形態では、半導体素子として、II-VI族半導体のうちのＣｄＴｅ半導体を用いて形成した放射線検出用の半導体素子を例示する。この半導体素子は、ＣｄＴｅ結晶基板の表面（主表面及び裏面の片方又は両方）に電極層を有し、この電極層が、電極層を貫通して基板内部へ達する溝により電気的に分断されて、多数のピクセル電極になっている、ピクセル化半導体検出素子である。

図１と図２に、ＣｄＴｅ結晶基板の表面に電極層（分断前）を有する半導体素子のパターンを形成したＣｄＴｅ半導体ウェハ１を切削して溝を形成する、ダイシング方法に関して示してある。ダイシングに際しては、半導体ウェハ１のオリエンテーションフラット１ａを基準として、実線で示すフルカットダイシングライン２と、点線で示すハーフカットダイシングライン３と、が決められる。フルカットダイシングライン２は、各半導体素子１０の間に設定された素子切り離しラインである。一方、ハーフカットダイシングライン３は、半導体素子１０のそれぞれにおいて基板表面の電極層を分断するための溝形成ラインである。このハーフカットダイシングライン３に沿ってダイシングを実施することにより、図１の場合は、走査線状にピクセル化された多数のピクセル電極が各半導体素子１０において形成され、図２の場合は、ドット状にピクセル化された多数のピクセル電極が各半導体素子１０において形成される。

図１と図２に示すようなライン３に沿ったハーフカットダイシングを実行するために使用するダイシングブレードの実施形態を図３に示す。図３Ａ及び図３Ｂは図示せぬダイシング装置に取り付けられるブレードアセンブリ２０を概略的に示し、図３Ｃ及び図３Ｄは、ブレードアセンブリ２０に固定されるダイシングブレード２１の詳細を示す。

図３Ａは、ブレードアセンブリ２０の平面図であり、図３Ｂは、図３Ａ中のＸ−Ｘ断面線で見たその断面図である。図示のように、ダイシングブレード２１は、円板状のブレードアタッチメント２２の周縁部に挟持等により固定されており、この、ダイシングブレード２１を周縁部に固定したブレードアタッチメント２２が、その中心の軸支孔２２ａで、図示せぬダイシング装置の回転軸に取り付けられる。

ダイシングブレード２１の詳細が図３Ｃ及び図３Ｄに示されている。図３Ｃがダイシングブレード２１の平面図であり、図３Ｄが、図３ＣのＹ−Ｙ断面線で見たダイシングブレード２１の拡大断面図である。ダイシングブレード２１はリング状であり、その内周側縁部２１ａがブレードアタッチメント２２の周縁部に固定される。ダイシングブレード２１の外周側縁部、つまりブレード先端部２１ｂは、Ｖ字状に尖らせて、ダイシングのための切削刃としてある。

このダイシングブレード２１を使用して図１又は図２のダイシングを実行することにより形成される多数の溝の断面図を図４に示す。図４に示してある溝３０は、図３に示すような、ブレード先端部２１ｂがＶ字状に尖っているダイシングブレード２１を使用して、半導体素子１０のパターンを多数形成した半導体ウェハ１を、図１又は図２に示すダイシングライン３に沿ったハーフカットダイシングで切削することにより形成される。当該溝３０は、各半導体素子１０の電極層を分断するＶ字状の断面形状をもっている。このＶ字形状を形成するダイシングブレード２１の先端刃の角度は、４０°以上１２０°以下とする。

１つ１つの半導体素子１０は、ＣｄＴｅ結晶の基板１１の表面、図４の場合は主表面１１ａと裏面１１ｂの両方に、第１電極層１２と第２電極層１３とを有する。このうち、主表面１１ａに形成された第１電極層１２が、上記切削によって形成されたＶ字状断面形状の溝３０により、電気的に分断されている。各溝３０の断面形状がＶ字状に形成されるので、溝３０を構成する第１電極層１２の溝側壁面１２ａは、法面（主表面１１ａに対し垂直ではない傾斜した面）となっている。この溝３０を形成するためのダイシングブレード２１の刃幅ｄ（図３Ｄ参照）は、溝３０の開口幅ｗ（図４参照）に対し、ｄ≧ｗとする。

図５には、ダイシングブレード２１と、これとは別の、特許文献１にあるようなブレード先端部が矩形状のダイシングブレードと、を使用して、図１又は図２のダイシングを実行することにより形成される多数の溝の断面図を示す。この図５に示す溝４０は、各半導体素子１０の電極層を分断するものであり、その開口角部が面取り（１２ａ）してある。半導体素子１０は、溝４０を除いて図４の場合と同じ構造をもっており、主表面１１ａに形成された第１電極層１２が溝４０により電気的に分断されている。

図５に示す溝４０は、次に説明する二段階の切削工程によって形成される。
まず、図３Ｃ及び図３Ｄに示すようなブレード先端部２１ｂがＶ字状に尖っている第１のダイシングブレード２１を使用して、半導体素子１０のパターンを多数形成した半導体ウェハ１を、図１又は図２に示すダイシングライン３に沿ったハーフカットダイシングで切削する。
次に、この第１のダイシングブレード２１による切削で形成されるＶ字状溝の開口幅よりも狭い刃幅ｄ’をもつ、ブレード先端部が矩形状の第２のダイシングブレード（図示略）を使用して、ダイシングライン３に沿ったハーフカットダイシングを実行する。これにより、第１のダイシングブレード２１によるＶ字状溝を（溝内に露呈している基板１１を）さらに掘り下げる。この工程において、Ｖ字状溝の開口幅よりも狭い刃幅ｄ’は、図３Ｄに示した刃幅ｄと比較すると、［第２のダイシングブレードの刃幅ｄ’］＜［第１のダイシングブレード２１の刃幅ｄ］とすることで達成できる。第１のダイシングブレード２１の刃幅ｄは、ｄ≧ｗ（溝４０の開口幅）である。

また、溝４０を形成する二段階の切削工程は、次のように改変することもできる。
まず、第１のダイシングブレードとして、ブレード先端部が矩形状のダイシングブレード（図示略）を使用して、半導体素子１０のパターンを多数形成した半導体ウェハ１を、図１又は図２に示すダイシングライン３に沿ったハーフカットダイシングで切削する。
次に、この第１のダイシングブレードによる切削で形成されるＵ字状溝の開口幅よりも広い刃幅をもつ、ブレード先端部２１ｂがＶ字状に尖っている第２のダイシングブレード２１を使用して、ダイシングライン３に沿ったハーフカットダイシングを実行する。これにより、第１のダイシングブレードによるＵ字状溝の開口角部（すなわち電極層１２の角部）を切削する。この工程において、第１のダイシングブレードの刃幅をｄ’とし、Ｕ字状溝の開口幅よりも広い刃幅を、図３Ｄに示した刃幅ｄで表すと、［第１のダイシングブレードの刃幅ｄ’］＜［第２のダイシングブレード２１の刃幅ｄ］とすることで達成できる。第２のダイシングブレード２１の刃幅ｄは、ｄ≧ｗ（溝４０の開口幅）である。

これらの溝形成工程によれば、ブレード先端部２１ｂをＶ字状に尖らせた幅広のダイシングブレード２１で切削する工程を含むので、溝４０を構成する開口部壁面、すなわち、溝４０を構成する第１電極層１２の溝側壁面１２ａが法面となる。これによって、溝４０の断面形状は、開口角部を面取りしたＵ字状（言い換えれば、開口角部を面取りした矩形）となる。溝４０の面取り部分の形成に使用する、Ｖ字形状を有するダイシングブレード２１の先端刃の角度は、４０°以上１２０°以下とする。

図６に、図４に示す断面形状がＶ字状の溝３０を形成した半導体素子１０の概略平面図を例示する。図６Ａが、図１のダイシング方法により形成される溝３０を備えた半導体素子１０を示し、図６Ｂが、図２のダイシング方法により形成される溝３０を備えた半導体素子１０を示す。図１のダイシング方法に従う図６Ａの場合、半導体素子１０に形成される多数の溝３０は一方向のみなので、第１電極層１２が帯状にピクセル化され、走査線状配列の多数のピクセル電極が半導体素子１０において形成される。図２のダイシング方法に従う図６Ｂの場合、半導体素子１０に形成される多数の溝３０は直交する二方向で格子状になるので、第１電極層１２がマトリックス状にピクセル化され、ドット状配列の多数のピクセル電極が半導体素子１０において形成される。

図４に示すようなＶ字状の溝３０を形成した放射線検出用半導体素子における暗電流について、特許文献１に示すような矩形溝（面取り無し）を形成した放射線検出用半導体素子の暗電流と比較した結果のグラフを図７に示す。Ｖ字状の溝３０の場合と矩形溝の場合のそれぞれにおいて、複数の半導体素子に対し印加電圧（Ｖ）を５００Ｖ〜１０００Ｖまで変化させ、暗電流値（ｎＡ）を測定して平均した。いずれの印加電圧においてもＶ字状の溝３０を形成した半導体素子の方が暗電流が少なくなっていることが分かる。そして、印加電圧が大きくなるほど、その差が開く結果となっている。

比較に用いた矩形溝の場合、電極層から基板内部へかけて垂直に溝側壁面が切り立って、溝両脇の電極層側壁面が正対している。一方、Ｖ字状とした溝３０の場合、電極層部分の溝側壁面が法面（斜面）になっており、この溝両脇の電極層側壁面は正対していない。また、法面になっているので、溝の開口幅ｗ（図４、図５参照）、すなわち第１電極層１２の分断幅ｗが比較的広くなっている。これらのことが、図７に示す差が生まれる要因に含まれていると考察される。

上記実施形態を例示して説明した本発明によれば、既存のものに比べて暗電流の少ない溝構造を有した半導体素子とその溝を形成する方法が提供される。したがって、特に、放射線検出用の半導体素子において暗電流を現在よりも抑制することが可能となり、より性能が向上した半導体素子を歩留り良く製造することが可能となる。さらに、本発明に係る溝の形成方法によれば、適切なブレード先端部形状をもつダイシングブレードへの交換で応用できるので、既存の設備を流用することが可能である、という利点をもつ。

以上、本発明に関し、いくつかの実施形態を示し説明した。しかし、当該実施形態以外にも種々の実施形態を想到し得るので、本発明は、特許請求の範囲に基づいて解釈されるべきである。

１ 半導体ウェハ
２ ダイシングライン（フルカット）
３ ダイシングライン（ハーフカット）
１０ 半導体素子（放射線検出素子）
１１ 基板
１２ 第１電極層
１３ 第２電極層
２１ ダイシングブレード
２１ｂ ブレード先端部
３０ 溝（Ｖ字状）
４０ 溝（Ｕ字状）
ｄ 刃幅
ｗ 開口幅（完成した溝の）

Claims (10)

1. 基板の表面に形成された電極層と、該電極層を電気的に分断する溝と、を備え、前記溝を構成する前記電極層の溝側壁面が、法面になっている、半導体素子。
2. 前記溝の断面形状がＶ字状である、請求項１に記載の半導体素子。
3. 前記溝の断面形状が、開口角部を面取りしたＵ字状である、請求項１に記載の半導体素子。
4. 前記電極層が前記溝により電気的に分断されることで多数のピクセル電極が形成されており、放射線検出に使用される、請求項１〜３のいずれか１項に記載の半導体素子。
5. 前記基板がＣｄＴｅ系化合物半導体からなる、請求項４に記載の半導体素子。
6. 半導体素子に溝を形成する方法であって、
   ブレード先端部がＶ字状に尖っているダイシングブレードを使用して、基板の表面に電極層を有する半導体素子のパターンを多数形成した半導体ウェハを切削し、前記各半導体素子の電極層を分断するＶ字状の溝を形成する、
   ことを含む方法。
7. 半導体素子に溝を形成する方法であって、
   ブレード先端部がＶ字状に尖っている第１のダイシングブレードを使用して、基板の表面に電極層を有する半導体素子のパターンを多数形成した半導体ウェハを切削し、
   この切削の後に、前記第１のダイシングブレードの刃幅よりも狭い刃幅の第２のダイシングブレードを使用して前記Ｖ字状溝をさらに掘り下げ、前記各半導体素子の電極層を分断する、開口角部が面取りしてある溝を形成する、
   ことを含む方法。
8. 半導体素子に溝を形成する方法であって、
   基板の表面に電極層を有する半導体素子のパターンを多数形成した半導体ウェハを第１のダイシングブレードを使用して切削し、
   この切削の後に、前記第１のダイシングブレードの刃幅よりも広い刃幅をもち且つブレード先端部がＶ字状に尖っている第２のダイシングブレードを使用して前記溝の開口角部を切削し、前記各半導体素子の電極層を分断する、開口角部が面取りしてある溝を形成する、
   ことを含む方法。
9. 前記溝により前記電極層を分断することで、放射線検出用に多数のピクセル電極が形成される、請求項６〜８のいずれか１項に記載の方法。
10. 前記半導体ウェハがＣｄＴｅ系化合物半導体ウェハである、請求項９に記載の方法。