CN112599621B - 一种光电转换结构及其制备方法、显示装置 - Google Patents

一种光电转换结构及其制备方法、显示装置 Download PDF

Info

Publication number
CN112599621B
CN112599621B CN202011456158.1A CN202011456158A CN112599621B CN 112599621 B CN112599621 B CN 112599621B CN 202011456158 A CN202011456158 A CN 202011456158A CN 112599621 B CN112599621 B CN 112599621B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
photoelectric conversion
layer
conversion structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011456158.1A
Other languages
English (en)
Other versions
CN112599621A (zh
Inventor
闫雷
方业周
李峰
姚磊
高云
王成龙
李凯
苏海东
候林
杨桦
孟艳艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011456158.1A priority Critical patent/CN112599621B/zh
Publication of CN112599621A publication Critical patent/CN112599621A/zh
Application granted granted Critical
Publication of CN112599621B publication Critical patent/CN112599621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本申请公开了一种光电转换结构及其制备方法、显示装置，用以提高光电转换结构的外量子效率以及灵敏度。本申请实施例提供的一种光电转换结构，所光电转换结构包括：第一半导体层，以及位于所述第一半导体层之上的第二半导体层；所述第一半导体层包括N型掺杂半导体；所述第二半导体层包括：本征半导体，以及位于部分所述本征半导体背离所述第一半导体层一侧的、图案化的P型掺杂半导体。

Description

一种光电转换结构及其制备方法、显示装置
技术领域
本申请涉及光电转换技术领域，尤其涉及一种光电转换结构及其制备方法、显示装置。
背景技术
基于低温多晶硅((Low Temperature Poly-silicon，LTPS)的PIN光敏二极管工艺开发对于光电传感产品的升级是极大的补充。目前，光电传感产品中通常采用叠层PIN二极管结构，叠层PIN二极管制备包括如下步骤：沉积一层多晶硅(a-Si)层，对该层a-Si层进行电子掺杂工艺形成N型掺杂a-Si层，之后在N型掺杂a-Si层上沉积一层a-Si层，并在该a-Si层背离N型掺杂a-Si层一侧的表面进行空穴掺杂工艺形成P型掺杂a-Si层，但是，由于空穴掺杂工艺的能量受设备限制，掺杂能量目前只能最小调整为8Kev，导致P型掺杂a-Si层厚度太厚，导致P型掺杂a-Si层对短波光的吸收太大，中间的a-Si层的光响应偏低，外量子效率(External Quantum Efficiency，EQE)偏低，导致光电转换产品噪声大、增益差和灵敏度低。
发明内容
本申请实施例提供了一种光电转换结构及其制备方法、显示装置，用以提高光电转换结构的外量子效率以及灵敏度。
本申请实施例提供的一种光电转换结构，所光电转换结构包括：第一半导体层，以及位于所述第一半导体层之上的第二半导体层；
所述第一半导体层包括N型掺杂半导体；
所述第二半导体层包括：本征半导体，以及位于部分所述本征半导体背离所述第一半导体层一侧的、图案化的P型掺杂半导体。
在一些实施例中，所述本征半导体包括：与所述P型掺杂半导体位于同层的第一部分，以及位于所述P型掺杂半导体和所述第一半导体层之间的第二部分。
在一些实施例中，所述第二半导体层包括：多个阵列排布的所述P型半导体。
在一些实施例中，所述P型掺杂半导体在所述第一半导体层的正投影的形状为环形。
在一些实施例中，所述光电转换结构还包括：位于所述第二半导体层之上的保护层；
所述保护层具有贯穿其厚度的第一开口，所述第一开口在所述光电转换结构组所在平面的正投影与所述P型掺杂半导体在所述第一半导体层的正投影重合。
在一些实施例中，所述保护层的厚度为1000埃～2000埃。
在一些实施例中，所述光电转换结构还包括：位于所述第一半导体层背离所述第二半导体层一侧的第一电极，以及在所述保护层背离所述第二半导体层一侧、且通过所述第一开口与所述P型掺杂半导体电连接的第二电极。
本申请实施例提供的一种光电转换结构的制备方法，所述方法包括：
在衬底之上沉积半导体材料，并对所述半导体材料进行电子掺杂工艺，形成包括N型掺杂半导体的第一半导体层；
在所述第一半导体层之上沉积半导体材料，形成本征半导体层；
在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体。
在一些实施例中，在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体之前，所述方法还包括：
在所述本征半导体层之上沉积绝缘材料，形成保护层；
对所述保护层进行图形化工艺，形成露出部分所述本征半导体层的第一开口；
在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体，具体包括：
在所述第一开口暴露的区域对所述本征半导体层进行空穴掺杂工艺，形成所述P型掺杂半导体。
本申请实施例提供的一种显示装置，包括纹路识别模组，所述纹路识别模组包括：本申请实施例提供的光电转换结构。
本申请实施例提供的光电转换结构及其制备方法、显示装置，图案化的P型掺杂半导体仅位于部分本征半导体背离第一半导体层一侧，即P型掺杂半导体在第一半导体层的正投影仅覆盖部分本征半导体在第一半导体层的正投影，从而在未设置P型掺杂半导体的区域，光可以直接射入第二半导体层的本征半导体，保证PIN光电转换结构可以正常工作的同时，避免本征半导体光响应不足，可以提高光子利用率以及外量子效率，进而可以提升光电转换结构的抗噪声能力、增益和灵敏度。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种光电转换结构的示意图；
图2为本申请实施例提供的一种光电转换结构中第二半导体层的俯视图；
图3为本申请实施例提供的另一种光电转换结构的示意图；
图4为本申请实施例提供的另一种光电转换结构中第二半导体层的俯视图；
图5为本申请实施例提供的一种光电转换结构制备方法的示意图；
图6为本申请实施例提供的另一种光电转换结构制备方法的示意图；
图7为本申请实施例提供的另一种光电转换结构制备方法的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例的附图，对本申请实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。基于所描述的本申请的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另外定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本申请内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本申请实施例提供了一种光电转换结构，如图1所示，所光电转换结构包括：第一半导体层1，以及位于所述第一半导体层1之上的第二半导体层2；
所述第一半导体层1包括N型掺杂半导体；
所述第二半导体层2包括：本征半导体3，以及位于部分所述本征半导体3背离所述第一半导体层1一侧的、图案化的P型掺杂半导体4。
本申请实施例提供的光电转换结构，图案化的P型掺杂半导体仅位于部分本征半导体背离第一半导体层一侧，即P型掺杂半导体在第一半导体层的正投影仅覆盖部分本征半导体在第一半导体层的正投影，从而在未设置P型掺杂半导体的区域，光可以直接射入第二半导体层的本征半导体，保证PIN光电转换结构可以正常工作的同时，避免本征半导体光响应不足，可以提高光子利用率以及外量子效率，进而可以提升光电转换结构的抗噪声能力、增益和灵敏度。
在一些实施例中，如图1所示，所述本征半导体3包括：与所述P型掺杂半导体4位于同层的第一部分8，以及位于所述P型掺杂半导体4和所述第一半导体层1之间的第二部分9。
需要说明的是，如图1所示，P型掺杂半导体背离第一半导体层一侧的表面与本征半导体的第一部分背离第一半导体层一侧的表面位于同一平面，该平面为第二半导体层背离第一半导体层一侧的表面。在具体实施时，形成本征半导体后，可以在本征半导体背离第一半导体层一侧的部分表面进行空穴掺杂工艺，形成图案化的P型掺杂半导体，从而形成如图1所示的第二半导体层。
在一些实施例中，如图2所示，所述第二半导体层包括：多个阵列排布的所述P型半导体。其中，图2为图1中第二半导体层的俯视图。
当然图案化的P型半导体也可以是其他图案。
在一些实施例中，如图3、图4所示，所述P型掺杂半导体在所述第一半导体层的正投影的形状为环形。其中，图4为图3中第二半导体层的俯视图。
在具体实施时，如图3、图4所示，第二半导体层可以进包括一个P型掺杂半导体，该P型掺杂半导体在第一半导体层的正投影形状为环形。
在具体实施时，P型掺杂半导体的图案可以根据实际需要进行选择，只要保证P型掺杂半导体的图案不完全覆盖本征半导体，即可实现提高光电转换结构的外量子效率以及灵敏度。
在一些实施例中，如图1、图3所示，所述光电转换结构还包括：位于所述第二半导体层之上的保护层；
所述保护层具有贯穿其厚度的第一开口，所述第一开口在所述第一半导体层的正投影与所述P型掺杂半导体在所述第一半导体层的正投影重合。
本申请实施例提供的光电转换结构包括具有第一开口的保护层，第一开口在第一半导体层的正投影与P型掺杂半导体在第一半导体层的正投影重合，即保护层第一开口之外的部分在第一半导体层的正投影与本征半导体的第一部分在第一半导体层的正投影重合，这样，后续形成与P型掺杂半导体搭接的电极时，该电极不会与本征半导体搭接，避免该电极与本征半导体直接搭接形成金属半导体结构，避免影响光电转换结构的光电转换性能。
需要说明的是，在具体实施时，可以先形成本征半导体，之后形成具有第一开口的保护层，之后在第一开口的区域对本征半导体进行空穴掺杂工艺形成P型掺杂半导体，即将具有第一开口的保护层作为形成P型掺杂半导体的掩膜，可以在实现P型掺杂半导体的图案不完全覆盖本征半导体的同时，简化光电转换结构的制备流程。
在具体实施时，由于第一开口在第一半导体层的正投影与P型掺杂半导体在第一半导体层的正投影重合，即第一开口的图案与P型掺杂半导体的图案相同。当第二半导体层包括多个阵列排布的P型掺杂半导体时，保护层包括多个阵列排布的第一开口。当P型掺杂半导体的图案为环形时，第一开口的形状也为环形。在具体实施时，第一开口的形状可以根据实际需要进行选择。
在一些实施例中，保护层的材料包括氮化硅(SiNx)。
在一些实施例中，所述保护层的厚度为1000埃～2000埃。
在一些实施例中，所述光电转换结构还包括：位于所述第一半导体层背离所述第二半导体层一侧的第一电极，以及在所述保护层背离所述第二半导体层一侧、且通过所述第一开口与所述P型掺杂半导体电连接的第二电极。
在一些实施例中，第二电极为透明电极，第二电极的材料包括氧化铟锡(ITO)。
在一些实施例中，光电转换结构中，本征半导体的材料包括多晶硅(a-Si)，N型掺杂半导体材料包括N型掺杂a-Si，P型掺杂半导体材料包括P型掺杂a-Si。
在一些实施例中，第一半导体层的厚度为500埃，第二半导体层的总厚度为9500埃。
基于同一发明构思，本申请实施例还提供了一种上述光电转换结构的制备方法，如图5所示，所述方法包括：
S101、在衬底之上沉积半导体材料，并对所述半导体材料进行电子掺杂工艺，形成包括N型掺杂半导体的第一半导体层；
S102、在所述第一半导体层之上沉积半导体材料，形成本征半导体层；
S103、在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体。
本申请实施例提供的光电转换结构的制备方法，在本征半导体层背离第一半导体层的部分表面进行空穴掺杂工艺，形成图案化的P型掺杂半导体，即P型掺杂半导体在第一半导体层的正投影仅覆盖部分本征半导体在第一半导体层的正投影，从而在未设置P型掺杂半导体的区域，光可以直接射入第二半导体层的本征半导体，保证PIN光电转换结构可以正常工作的同时，避免本征半导体光响应不足，可以提高光子利用率以及外量子效率，进而可以提升光电转换结构的抗噪声能力、增益和灵敏度。
在一些实施例中，在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体之前，所述方法还包括：
在所述本征半导体层之上沉积绝缘材料，形成保护层；
对所述保护层进行图形化工艺，形成露出部分所述本征半导体层的第一开口；
在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体，具体包括：
在所述第一开口暴露的区域对所述本征半导体层进行空穴掺杂工艺，形成所述P型掺杂半导体。
在一些实施例中，对所述保护层进行图形化工艺，形成露出部分所述本征半导体层的第一开口，具体包括：
在保护层上涂覆光刻胶，通过曝光、显影以及干刻工艺在保护层上形成第一开口的图案；
在所述第一开口暴露的区域对所述本征半导体层进行空穴掺杂工艺，形成所述P型掺杂半导体之后，所述方法还包括：
剥离光刻胶；
在保护层之上形成第二电极，第二电极在第一开口与P型掺杂半导体接触。
接下来对本申请实施例提供的光电转换结构的制备方法进行举例说明，如图6、图7所示，光电转换结构的制备方法包括如下步骤：
S201、在衬底10之上沉积半导体材料13；
S202、对半导体材料进行电子掺杂工艺，形成包括N型掺杂半导体的第一半导体层1；
S203、在第一半导体层1之上沉积半导体材料，形成本征半导体层11；
S204、在所述本征半导体层11之上沉积绝缘材料，形成保护层5；
S205、在保护层5上涂覆光刻胶12，通过曝光、显影以及干刻工艺在保护层5上形成第一开口6的图案；
S206、在第一开口6暴露的区域对本征半导体层11进行空穴掺杂工艺，形成所述P型掺杂半导体4；
S207、剥离光刻胶12；
S208、在保护层5之上形成第二电极7，第二电极7在第一开口6与P型掺杂半导体4接触。
需要说明的是，图6中，以保护层包括多个阵列排布的第一开口为例进行举例说明，图7中以保护层包括的第一开口的形状为环形为例进行举例说明。
本申请实施例提供了一种显示装置，包括纹路识别模组，所述纹路识别模组包括：本申请实施例提供的光电转换结构。
在一些实施例中，纹路识别模组还包括驱动晶体管，驱动晶体管包括：有源层、栅极、源极和漏极，驱动晶体管的源极或漏极与光电转换结构中的第一电极电连接。
本申请实施例提供的显示装置为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本申请的限制。
综上所述，本申请实施例提供的光电转换结构及其制备方法、显示装置，图案化的P型掺杂半导体仅位于部分本征半导体背离第一半导体层一侧，即P型掺杂半导体在第一半导体层的正投影仅覆盖部分本征半导体在第一半导体层的正投影，从而在未设置P型掺杂半导体的区域，光可以直接射入第二半导体层的本征半导体，保证PIN光电转换结构可以正常工作的同时，避免本征半导体光响应不足，可以提高光子利用率以及外量子效率，进而可以提升光电转换结构的抗噪声能力、增益和灵敏度。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (6)

1.一种光电转换结构，其特征在于，所光电转换结构包括：第一半导体层，以及位于所述第一半导体层之上的第二半导体层；
所述第一半导体层包括N型掺杂半导体；
所述第二半导体层包括：本征半导体，以及位于部分所述本征半导体背离所述第一半导体层一侧的、图案化的P型掺杂半导体；
所述本征半导体包括：与所述P型掺杂半导体位于同层的第一部分，以及位于所述P型掺杂半导体和所述第一半导体层之间的第二部分；
所述光电转换结构还包括：位于所述第二半导体层之上的保护层；
所述保护层具有贯穿其厚度的第一开口，所述第一开口在所述光电转换结构组所在平面的正投影与所述P型掺杂半导体在所述第一半导体层的正投影重合；
所述光电转换结构还包括：在所述保护层背离所述第二半导体层一侧、且通过所述第一开口与所述P型掺杂半导体电连接的第二电极；
所述保护层的厚度为1000埃～2000埃。
2.根据权利要求1所述的光电转换结构，其特征在于，所述第二半导体层包括：多个阵列排布的所述P型掺杂半导体。
3.根据权利要求1所述的光电转换结构，其特征在于，所述P型掺杂半导体在所述第一半导体层的正投影的形状为环形。
4.根据权利要求1所述的光电转换结构，其特征在于，所述光电转换结构还包括：位于所述第一半导体层背离所述第二半导体层一侧的第一电极。
5.一种根据权利要求1～4任一项所述的光电转换结构的制备方法，其特征在于，所述方法包括：
在衬底之上沉积半导体材料，并对所述半导体材料进行电子掺杂工艺，形成包括N型掺杂半导体的第一半导体层；
在所述第一半导体层之上沉积半导体材料，形成本征半导体层；
在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体；
在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体之前，所述方法还包括：
在所述本征半导体层之上沉积绝缘材料，形成保护层；
对所述保护层进行图形化工艺，形成露出部分所述本征半导体层的第一开口；
在所述本征半导体层背离所述第一半导体层的部分表面进行空穴掺杂工艺，形成P型掺杂半导体，具体包括：
在所述第一开口暴露的区域对所述本征半导体层进行空穴掺杂工艺，形成所述P型掺杂半导体。
6.一种显示装置，其特征在于，包括纹路识别模组，所述纹路识别模组包括：根据权利要求1～4任一项所述的光电转换结构。
CN202011456158.1A 2020-12-11 2020-12-11 一种光电转换结构及其制备方法、显示装置 Active CN112599621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011456158.1A CN112599621B (zh) 2020-12-11 2020-12-11 一种光电转换结构及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011456158.1A CN112599621B (zh) 2020-12-11 2020-12-11 一种光电转换结构及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112599621A CN112599621A (zh) 2021-04-02
CN112599621B true CN112599621B (zh) 2023-05-09

Family

ID=75192887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011456158.1A Active CN112599621B (zh) 2020-12-11 2020-12-11 一种光电转换结构及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN112599621B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400268A (zh) * 2022-01-13 2022-04-26 京东方科技集团股份有限公司 Pin器件及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716943B1 (ko) * 2000-02-24 2007-05-10 삼성전자주식회사 광검출기 디바이스 및 그 제조방법
WO2011001842A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
CN103904152B (zh) * 2012-12-27 2017-04-12 同方威视技术股份有限公司 光电探测器及其制造方法和辐射探测器
JP2014239152A (ja) * 2013-06-07 2014-12-18 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 電極層を分断する溝を有する半導体素子及びその溝の形成方法
CN103400872B (zh) * 2013-06-30 2015-08-26 北京工业大学 表面电场增强的pin光电探测器的结构及其制备方法
FR3089062A1 (fr) * 2018-11-23 2020-05-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives procede de fabrication d’au moins une photodiode planaire passivee a courant d’obscurité reduit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911424A (zh) * 2019-12-11 2020-03-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN112599621A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US11101304B2 (en) Diode and fabrication method thereof, array substrate and display panel
CN109037293B (zh) 显示面板及其制作方法、显示装置
US5330585A (en) Gallium arsenide/aluminum gallium arsenide photocell including environmentally sealed ohmic contact grid interface and method of fabricating the cell
US20180323328A1 (en) Solar cell and method for manufacturing the same
US20110284064A1 (en) Solar cell
TWI453939B (zh) 太陽能電池及其製作方法
JP2014056918A (ja) 光電変換素子および光電変換素子の製造方法
CN110854147A (zh) 一种探测基板及其制作方法
TWM606270U (zh) 穿隧氧化層鈍化接觸太陽能電池
CN112599621B (zh) 一种光电转换结构及其制备方法、显示装置
CN103094412A (zh) 制备半导体光检测装置的方法
CN112928134A (zh) 阵列基板和显示面板
CN112259556A (zh) 阵列基板及其制备方法
TW201906180A (zh) 光伏元件及其製造方法
KR20100052615A (ko) 이미지 센서 및 그 제조 방법
TW202027290A (zh) 太陽電池之製造方法、太陽電池、及太陽電池模組
CN112242407B (zh) 阵列基板及其制备方法
CN107093619B (zh) 一种有机电致发光光源及其制作方法
US20220122370A1 (en) Photo sensor, manufacturing method thereof, and display panel
JP5065240B2 (ja) １つのマスクをもちいてプレーナダイオードを形成するための工程
US11569406B2 (en) Pin device and manufacturing method thereof, photosensitive device and display device
WO2019242550A1 (zh) 太阳能电池及其制作方法
JP2014072209A (ja) 光電変換素子および光電変換素子の製造方法
KR100866255B1 (ko) 이미지 센서 및 그 제조방법
TW201442260A (zh) 太陽能電池及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant