CN110047802B - 具有三个材料移除阶段的工件分离 - Google Patents

具有三个材料移除阶段的工件分离 Download PDF

Info

Publication number
CN110047802B
CN110047802B CN201910011521.XA CN201910011521A CN110047802B CN 110047802 B CN110047802 B CN 110047802B CN 201910011521 A CN201910011521 A CN 201910011521A CN 110047802 B CN110047802 B CN 110047802B
Authority
CN
China
Prior art keywords
thickness
saw blade
wafer
material removal
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910011521.XA
Other languages
English (en)
Other versions
CN110047802A (zh
Inventor
C.坎泽德
A.鲍尔
T.菲舍尔
F.马里亚尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110047802A publication Critical patent/CN110047802A/zh
Application granted granted Critical
Publication of CN110047802B publication Critical patent/CN110047802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了具有三个材料移除阶段的工件分离。一种通过将晶片分离成电子管芯来制造电子管芯的方法,其中所述方法包括:利用具有第一厚度的第一材料移除工具来在晶片中形成凹槽,通过具有比第一厚度更大的第二厚度的第二材料移除工具来扩大凹槽,以及随后通过具有比第二厚度更小的第三厚度的第三材料移除工具来增大凹槽的深度直到晶片被分离为止。

Description

具有三个材料移除阶段的工件分离
技术领域
本发明涉及一种通过将晶片分离成电子管芯来制造电子管芯的方法,一种用于对管芯切单(singulate)的方法,一种将工件分离成分离的区段的方法,以及一种用于将晶片分离成电子管芯的装置。
背景技术
封装可以被表示为具有电连接部的经密封的电子管芯,所述电连接部从密封剂延伸出去并且被装配到电子外围,例如装配在印刷电路板上。在封装电子管芯之前,半导体晶片被单一化(singularize)成多个电子管芯。电子管芯中的一个或多个然后可以被密封在封装的密封剂中。
半导体晶片的单一化在许多情况中通过将晶片机械地锯切成分离的电子管芯来被实现。然而,这可能常规地牵涉诸如以下各项之类的问题:在晶片的前侧、侧壁或背侧上的层的层离(delamination)、剥落(chipping)、或裂缝生成。对应的分离人工产物(artefact)可降低所制造的管芯的可靠性。
发明内容
可存在对于在强烈抑制分离人工产物的情况下可靠地分离工件的需要。
根据示例性实施例,提供了一种通过将晶片分离成电子管芯来制造电子管芯的方法,其中所述方法包括:利用具有第一厚度的第一(例如机械)材料移除工具而在晶片中形成凹槽,通过具有比第一厚度更大的第二厚度的第二(例如机械)材料移除工具来扩大凹槽,以及随后通过具有比第二厚度更小的第三厚度的第三(例如机械)材料移除工具来增大凹槽的深度直到晶片被分离(特别是在凹槽处)为止。
根据另一示例性实施例,提供了一种用于将晶片分离成电子管芯的装置(其可以例如是用以处理晶片的一个单个的机器或者两个或更多不同机器的组合),所述装置包括:具有第一厚度并且被配置用于在晶片中形成凹槽的第一(例如机械)材料移除工具,具有比第一厚度更大的第二厚度并且被配置用于增大凹槽的宽度的第二(例如机械)材料移除工具,以及具有比第二厚度更小的第三厚度并且被配置用于进一步增大凹槽的深度直到晶片被分离为止的第三(例如机械)材料移除工具。
根据仍另一示例性实施例,提供了一种用于将工件切单成区段的方法,其中所述方法包括:通过使用具有第一厚度的第一锯片来在工件中形成凹槽,通过使用具有第二厚度的第二锯片来(可选地加深和)加宽所述凹槽,其中所述第二厚度大于所述第一厚度,以及通过使用具有第三厚度的第三锯片来进一步加深经加宽的凹槽,其中所述第三厚度小于所述第二厚度。
根据仍另一示例性实施例,提供了一种将工件分离成分离的区段的方法,其中所述方法包括:在工件中形成凹槽直到第一深度并且具有第一宽度,随后利用比第一宽度更大的第二宽度来加宽凹槽(并且可选地加深凹槽直到第二深度),以及随后进一步加深凹槽直到工件被分离成分离的区段为止(特别是使得结果得到的开口(cut-out,或间隙)在第二深度以下的工件部分中具有一部分,其带有小于的第二宽度的第三宽度)。
根据示例性实施例,提供了一种用于将工件(特别是晶片)切单成区段(特别是管芯或芯片)的方法,其中可以既在前侧(在该处分离开始)上也在背侧(在该处分离结束)处强烈地抑制分离人工产物。特别地,工件或晶片可以通过使用每划片线至少三个锯切过程而被锯切(其可以牵涉使用具有与锯切方向垂直的不同厚度的至少两个不同锯片)。更具体地,形成开始于工件或晶片的第一主表面的窄凹槽部分的第一材料移除过程可以继之以形成更宽并且优选地更深的凹槽的第二材料移除过程,所述第二材料移除过程可以进而继之以第三材料移除过程,所述第三材料移除过程通过如下来完成工件或晶片的分离:通过在那里形成较窄的凹槽部分来使凹槽延伸直到工件或晶片的相对的第二主表面。通过第三材料移除过程,凹槽因此被转变成开口,所述开口延伸通过工件或晶片并且分离工件或晶片。通过这样的过程,可以减小被施加在工件上的切割压力。同时,用于在分离工艺期间高效地冷却的更大的表面可以与背侧优化的锯切相组合。因此,作用于晶片和材料移除工具上的机械应力以及还有热应力可以被显著减小。作为结果,前侧上的恰当品质以及锯切线内的可选测试结构的大体上完全移除可以与管芯的背侧和侧壁上的单一化人工产物的显著减少或甚至消除相组合。因而可以有可能强烈地抑制在工件或晶片的前侧和背侧二者上的剥落,避免裂缝,减少毛边,并且抑制在背侧上的所不期望的突出部形成。而且可以改善侧壁的品质。
另外的示例性实施例的描述
在下文中,将解释装置和方法的另外的示例性实施例。
在本申请的上下文中,术语“工件”可以表示一个单个整体地形成的主体。整体工件的一个示例是在单一化成其电子管芯之前的半导体晶片。整体工件的另一示例是如下半导体晶片:其已经部分地被单一化成其单独的、分离的电子管芯,然而其中电子管芯通过在其上固定地装配电子管芯的公共载体(其特别地具有粘性表面)而被整体地保持在一起。这样的载体可以例如是在其上可以固定地附接单独的电子管芯的载体带或载体板(其例如由玻璃或硅制成)。
在本申请的上下文中,术语“晶片”可以特别地表示用于制造电子管芯(特别是半导体管芯)的一片平坦的半导体材料,诸如晶体硅。这样的电子管芯可以包括一个或多个提供电子功能的集成电路元件,和/或可以被配置为光伏太阳能电池。晶片可以因此充当用于被构建在晶片中和晶片之上的微电子器件的衬底,并且可以在单一化之前经历微制造过程。
在本申请的上下文中,术语“凹槽”可以特别地表示在晶片或工件的表面中的长方形凹口或切痕(indentation)。这样的凹槽可以对应于分离线,晶片沿着所述分离线被分离成单独的电子管芯。最初,可以利用使晶片或管芯结构化来限定分离线。
在本申请的上下文中,术语“材料移除工具”可以特别地表示如下的主体或设备:所述主体或设备能够或者被配置用于移除工件或晶片的材料以从而形成相应的凹槽,用于使工件或晶片局部变薄并且将工件或晶片最终分离成单独的区段或电子管芯。可以优选地机械地实现材料移除,例如通过使用相应材料移除工具的锯片来进行锯切。然而,作为对这样的机械分离的附加或替换,还可以通过化学或等离子体处理(诸如蚀刻)和/或利用射束进行的处理(诸如激光处理)来支持或实现分离。也可以使用另外的或其他对应的方法。
在本申请的上下文中,材料移除工具的术语“厚度”可以特别地表示材料移除工具的物理尺寸或大小,其限定通过材料移除工具的影响而被移除的晶片或工件的表面宽度。材料移除工具的厚度可以稍微小于或等于通过该材料移除工具形成的凹槽或凹槽部分的宽度。材料移除工具的厚度可以是它的在与待分离的晶片或工件的厚度垂直的方向上的大小。当材料移除工具是盘形锯片的时候,其厚度表示实施实际锯切任务的盘形锯片的外部或所暴露部分的厚度。所述厚度可以是沿着如下方向的外部或所暴露部分的大小:所述方向对应于例如盘形锯片的旋转轴。可用锯片的可能的示例是中枢刀片(hub blade)和无中枢刀片(hubless blade),如图7至图10中所示出的。
尽管依据确切地三个锯切过程被实施而描述了示例性实施例,但是可替换地,还可能的是多于三个锯切过程被实施,即除了三个所提及的锯切过程之外的至少一个附加锯切过程。当仅仅三个锯切过程被实施的时候,特别快速和简单的单一化是可能的。
在实施例中,所述方法包括:利用第一材料移除工具在晶片中形成另外的凹槽,所述另外的凹槽沿着关于所述凹槽的延伸成角度(特别是垂直)的方向延伸,通过第二材料移除工具来扩大所述另外的凹槽(特别是其深度),以及随后通过第三材料移除工具来增大所述另外的凹槽的深度直到晶片在所述另外的凹槽处被分离为止。为了将晶片分离成电子管芯,在两个垂直的方向上形成平行的多组凹槽(参见图4)。
特别地,所述方法可以包括:在形成凹槽之后并且在凹槽处分离晶片之前,形成所述另外的凹槽,和/或扩大所述另外的凹槽,和/或在所述另外的凹槽处分离晶片。更特别地,所述方法可以包括:在通过第三材料移除工具进一步增大凹槽的深度直到晶片在凹槽处被分离为止之前,通过第二材料移除工具来增大所述另外的凹槽(特别是其深度)。因而,所述方法可以包括:仅仅在已经形成了与凹槽相交、与凹槽垂直地延伸、并且尚未完全延伸通过整个工件的所述另外的凹槽之后,通过使用第三锯片来使工件中的经加宽的凹槽进一步加深。为了将盘形工件或晶片单一化成多个区段或管芯,将实施沿着至少两个特别是垂直的方向的分离。高度有利地,通过利用第三材料移除工具的第三切割过程进行的沿着第一所提及的凹槽的分离的完成可以被推迟,直到关于所述另外的凹槽已经实施了第二切割过程为止。这维持工件或晶片沿着第一方向(凹槽沿着所述第一方向延伸)的整体特性,直到沿着第二方向(所述另外的凹槽沿着所述第二方向延伸)已经实施了前两个切割过程为止。更一般地,根据所描述的实施例,当沿着第二方向的分离开始的时候,沿着第一方向的分离尚未完成。完成第一(其也是一个实施例的选项)或在两个垂直方向上的前两个锯切/切块过程在对应实施例中是一个选项,但不是强制性的。它对于工艺改进可以是有用的。工件还可以在一个方向上完全地被分离,然后在另一垂直方向上完全地被分离。
在实施例中,第三厚度大于、小于或等于第一厚度。例如,第一材料移除工具和第三材料移除工具可以是相同材料移除工具(例如锯片),使得第三厚度将与第一厚度相同。然而,为了保持背侧处的品质非常高,可能的是第三厚度被选择成甚至小于第一厚度。而且,对背侧的热冲击于是将非常小。对应地,如果期望前侧处的品质的优化或者从而可以改善前侧处的品质,则第一厚度可以甚至小于第三厚度。
在实施例中,所述方法包括:通过第二材料移除工具来完成至少一个测试结构(特别是工艺控制监控(PCM)测试结构和/或可靠性控制监控(RCM)测试结构中的至少一个)的移除。这样的测试结构可以被形成在相邻电子管芯之间的晶片的分离区中,以便节省半导体空间以用于获得高产量。然而,当将晶片分离成单独的电子管芯的时候,测试结构移除可能是有问题的,并且可导致人工产物,诸如分离的管芯的表面上的毛边。然而,当在已利用较窄的第一材料移除工具开始了测试结构移除之后通过宽的第二材料移除工具完成这样的测试结构的移除时,结果是确实有可能完全移除这样的测试结构而没有在晶片的对应主表面(特别是前侧)或从晶片分离的电子管芯上形成人工产物的风险。作为对这样的测试结构的附加或替换,同样,焊盘、金属层等等的移除可以通过第一材料移除工具、以对应的方式来开始,并且可以通过第二材料移除工具来完成。
在实施例中,第一厚度和第三厚度中的至少一个在20μm和60μm之间的范围中、特别是在30μm和50μm之间的范围中。第一和/或第三材料移除工具的这样的相对小的厚度值与在工件或晶片的一个或两个相对的主表面上的相应凹槽部分(或最终开口)的对应尺寸允许防止在两个主表面中任一个上的人工产物,诸如毛边和剥落。
在实施例中,第二厚度在60μm和150μm之间的范围中、特别是在70μm和120μm之间的范围中。第二材料移除工具的该相对大的厚度与相应凹槽区段的对应尺寸确保在单一化期间的机械负载和热冲击分布到相对大的区域和体积。同时,该相对大的厚度还确保了在晶片的电子管芯之间的分离区中的可选测试结构和/或其他金属化层部分可以通过第二材料移除过程而被完全移除而没有过多毛边。
优选地,第二厚度与第一厚度之间的比和/或第二厚度与第三厚度之间的比在1.1与4之间的范围中,特别是分别为1.5和3。这允许保持分离人工产物非常小。
在实施例中,第一材料移除工具延伸直到的凹槽的深度在晶片的整个厚度的10%和40%之间的范围中,特别是在所述整个厚度的20%和30%之间的范围中。例如,第一材料移除工具可以向工件或晶片中延伸直到工件或晶片的整个厚度的大约四分之一。这可以确保晶片或工件的前侧部分被恰当且快速地准备好用于利用第二材料移除工具进行的后续处理,而没有第一凹槽部分粗放地厚或薄。
在实施例中,第二材料移除工具延伸直到的凹槽的深度在晶片的整个厚度的60%和90%之间的范围中,特别是在所述整个厚度的70%和80%之间的范围中。例如,第二材料移除工具可以延伸直到工件或晶片的整个厚度的大约四分之三。换言之,第二材料移除工具可以使凹槽的深度进一步延伸大约工件或晶片的整个厚度的一半。
在实施例中,晶片的厚度可以在600μm和1000μm之间的范围中。晶片可以是未减薄的晶片。例如,这样的半导体晶片可以具有725μm的厚度。因而,相对厚但仍然机械敏感的晶片需要被分离。通过根据示例性实施例的三步切割过程,甚至这样的机械敏感的工件也可以被恰当地单一化。然而,应当提及的是,在其他示例性实施例中,晶片甚至可以更薄,例如比500μm更薄,例如400μm。
在实施例中,载体在分离之前被附接(例如通过粘性层)到晶片的主表面,并且可以在分离期间被保持在晶片上。在单一化之后,单独的区段或电子管芯可以从载体被单独地释放,并且可以例如被放置在“带和卷轴”设备的带的凹处(cavity)中。可替换地,“拾取和放置”装置可以从载体单独地拾取经单一化的电子管芯。因而,载体可以被表示为暂时的载体,其不形成容易制造的区段或管芯的部分。这样的载体可以例如是板,或优选地带。在本申请的上下文中,术语“带”可以特别地表示具有至少一些弹性的材料的薄膜、箔、薄片或层。例如,这样的带可以是用于对晶片进行切块的切块带,所述晶片被装配在带上,其中所述带进而被装配在框架上。例如,这样的带可以由塑料制成,其可以或可以不涂覆有例如包括碳的导电涂层,和/或其还可以包括另一材料,诸如荧光材料。
在实施例中,在通过第三材料移除工具进一步增大凹槽的深度直到形成开口为止期间,第三材料移除工具延伸到载体(特别是带)中。在对应分离过程的结束时第三材料移除工具向载体中的这样轻微的穿透可以确保将工件或晶片可靠且完全分离成区段或管芯。向带中的切割的深度是构建以上提及的所不期望的突出部的原因,所述突出部可由于使用非常厚的刀片而被形成。
在实施例中,晶片是半导体晶片。例如,晶片可以是硅晶片。至少一个集成电路元件(诸如晶体管、二极管、电阻器、电容、电感器等等)可以被单片地集成在晶片的每个电子管芯中。晶片可以在顶部被覆盖有一个或多个金属化层,其允许对集成电路元件的外部电接入。而且,这样的金属化层可以在单一化过程期间至少部分地被移除。
在实施例中,第一材料移除工具、第二材料移除工具和第三材料移除工具中的至少一个是或包括锯片。这样的锯片可以例如是具有锐利环或周界(还被表示为暴露部)的盘形主体,其可以旋转并且可以同时被插入到待分离的工件或晶片中。锐利周界可以形成切割边缘,所述切割边缘可以进入到工件或晶片中以从而形成凹槽或开口的对应部分。
在实施例中,在分离的时候,晶片是未被密封的。换言之,晶片在被单一化的时候可以无密封剂(诸如模塑化合物)。当晶片在被分离时未被模塑的时候,在使晶片单一化时的以上描述的问题(特别是涉及前侧剥落和背侧剥落、裂缝和层离的风险、以及毛边形成的问题)特别明显。因而,使未经密封的晶片单一化牵涉既在其前侧上也在其背侧上的特殊挑战,并且因此以特别明显的方式得益于所描述的三步分离过程的优点。
在实施例中,第一材料移除工具也被用作第三材料移除工具,即这两个材料移除工具可以是相同的工具。换言之,第一材料移除工具和第三材料移除工具可以是同一个工具。这使得有可能在装置处仅仅需要提供两个材料移除工具(即,与第三材料移除工具相同的第一材料移除工具,以及附加地不同的第二材料移除工具)。因此,制造装置可以高度紧凑,并且分离的方法可以非常快速地被实施。
在另一实施例中,第一材料移除工具和第三材料移除工具是不同的工具。这具有如下优点:被用作第一材料移除工具和被用作第三材料移除工具的锯片可以分别对于第一材料移除工具和第三材料移除工具的相应任务而被单独地且不同地适配和调整。例如,第一材料移除工具可以专门被调整以促进焊盘结构等等在晶片的前侧上的打开(opening)。第三材料移除工具可以例如专门被调整以防止背侧剥落。可以被适配用于相应目的的对应设计参数例如是相应锯片的暴露部中的金刚石颗粒的大小和量。而且,暴露部的基质(marix)的材料(例如镍)可以被对应地调节。例如,第一材料移除工具的锯片与第三材料移除工具的锯片相比可以具有更小的金刚石和更高的网格大小,所述第三材料移除工具的锯片可以具有更大的金刚石和更低的网格大小。在这方面的其他设计参数是可自由选择的刀片参数,诸如锯片的(特别是其暴露部的,其中切块/锯切刀片可适用于这些或其他参数的变化)厚度和长度,以及机器参数,诸如旋转速度、馈送速度等等。
在实施例中,所述装置包括控制单元(其可以是处理器、处理器的部分或多个处理器),所述控制单元被配置用于控制第一材料移除工具、第二材料移除工具和第三材料移除工具,用以实施如本文中描述的方法的实施例中的任一个。特别地,这样的控制单元可以设有计算机可执行代码,所述计算机可执行代码定义将由所述装置以对应算法的形式实施以便分离工件或晶片的过程。在控制单元的控制下,各种材料移除工具(例如锯片)可以被选择并且相对于工件或晶片被移动以用于实施所定义的切割过程(特别是用所定义的旋转速度)直到所定义的深度(其可以通过沿着预定义的轨道相对地移动对应的锯片和晶片而被定义)与在某个定位处的所定义的厚度(其可以通过对应地选择相应的锯片而被定义)。
在实施例中,晶片的单一化可以在封装晶片上的电子管芯之前被实施。换言之,在将晶片分离成单独的电子管芯的时候,待被单一化的晶片的电子管芯可以仍无密封剂材料(诸如模塑化合物)。然而,可替换地,晶片可以被密封剂或被包封(casing)结构覆盖,所述包封结构在单一化的时候包覆电子管芯或其部分的顶端。
单独锯片的相应部分,所述部分突出到晶片或工件中,可以具有大体上矩形的横截面,使得确保相应的锯片或材料移除工具在晶片或工件中形成大体上矩形的凹槽区段。可替换地,突出到晶片中的锯片的尖端还可以具有逐渐变细的形状,例如成圆锥形逐渐变细的形状。作为磨损的结果,锯片的法兰面还可能被圆化。
在实施例中,电子管芯是功率半导体管芯。这样的功率半导体管芯可在其中集成了一个或多个集成电路元件,诸如晶体管(例如场效应晶体管,比如金属氧化物半导体场效应晶体管,和/或双极型晶体管,诸如绝缘栅双极型晶体管)和/或二极管。通过这样的集成电路元件可以提供的示例性应用是开关用途。例如,功率半导体器件的这样的另一集成电路元件可以被集成在半桥或全桥中。示例性应用是汽车应用。
所述一个或多个半导体管芯可以包括如下组中的至少一个:该组包括二极管和晶体管,更特别地绝缘栅双极型晶体管。例如,所述一个或多个电子管芯可以被用作用于例如汽车领域中的功率应用的半导体管芯。在实施例中,至少一个半导体管芯可以包括逻辑IC,或用于RF功率应用的半导体管芯。在一个实施例中,(多个)半导体管芯可以被用作微机电系统(MEMS)中的一个或多个传感器或致动器,例如被用作压力传感器或加速度传感器。
作为用于半导体管芯的工件或晶片,可以使用半导体工件,优选地硅工件。可替换地,可以提供氧化硅、或另一绝缘体工件。还有可能的是实现锗工件或III-V半导体材料。例如,可以以GaN或SiC技术来实现示例性实施例。
从结合附图理解的以下描述和所附权利要求中,本发明的以上和其他目的、特征和优点将变得显而易见,在所述附图中,通过同样的参考数字来表示同样的部分或元件。
附图说明
被包括用以提供对本发明的示例性实施例的进一步理解并且构成说明书的一部分的附图图示了本发明的示例性实施例。
在附图中:
图1至图3示出了在实施根据示例性实施例的通过将晶片分离成电子管芯来制造电子管芯的方法期间获得的结构的横截面视图。
图4图示了根据示例性实施例的将被单一化的晶片连同单一化装置的一部分的平面视图。
图5图示了所不期望的在晶片的表面处形成毛边的现象,其可能在将晶片单一化成分离的电子管芯期间发生,并且其可以通过示例性实施例而被高效地抑制。
图6图示了所不期望的形成突出部的现象,其可能在将晶片单一化成分离的电子管芯时在晶片的背侧处发生,并且其可以通过示例性实施例而被高效地抑制。
图7图示了根据包括中枢刀片的示例性实施例的单一化装置的一部分的侧视图。
图8图示了根据图7的中枢刀片的前视图和背视图。
图9图示了根据包括无中枢刀片的示例性实施例的单一化装置的一部分的侧视图。
图10图示了根据图9的无中枢刀片的前视图和侧视图。
具体实施方式
附图中的图示是示意性的并且不是按比例的。
在将参考附图更详细地描述示例性实施例之前,将总结一些一般考虑,已经基于所述一般考虑而开发了示例性实施例。
可以通过机械处理来单一化晶片。在常规的所谓分步切割过程中,晶片前侧上的各个层可以通过使用宽锯片而被锯切。随后,于是可以通过更薄的锯片来使晶片单一化。在其中具有工艺控制监控(PCM)测试结构或可靠性控制监控(RCM)测试结构和/或具有大的金属氧化物表面的晶片需要被单一化的场景中,使用宽锯片可导致形成明显的毛边。此外,宽锯片的所提及的宽影响区域可以将显著横向的量的负载(热和切割压力)施加到切割边缘上。这进而增大在晶片的前侧上的层的层离、剥落、以及裂缝形成的风险。
在另一过程中,晶片可以被分离,所述分离开始于窄锯片,其仅仅在前侧上被插入到晶片的表面部分中。随后,可以通过更宽的锯片来完成对晶片的单一化。然而,所描述的途径仍可能以难以控制的方式导致背侧剥落和侧壁剥落。
为了克服以上描述的缺点,根据示例性实施例的单一化过程牵涉通过使用窄锯片而部分地锯切工件(诸如晶片)。随后,可以通过使用更宽的锯片来完全移除测试结构(诸如PCM和/或RCM测试结构)。在该过程期间,可以增大工件中所锯切的凹槽的深度。单一化过程然后可以通过如下来被完成:通过再次较窄的锯片完全锯穿整个工件以用于分离。
所描述的过程具有如下优点:作为利用较窄锯片进行初始锯切的结果,可以减小毛边形成的倾向。此外,由于在分离期间作用于工件或晶片上的钝(inert)层应力,工件或晶片的对应区段或管芯显著不太有层离的倾向,特别是相比于以上描述的分步切割过程。特别地在第二过程期间(由于结果产生的热冲击和所施加的切割压力而)施加在工件或晶片的材料上的热和机械负载可以被显著减小,特别是相比于利用小刀片继之以宽刀片的以上描述的方法。在所提及的使用更宽锯片的第二过程中,可选地,仍存在的测试结构(其可以被布置在分离区中,在所述分离区中单一化将被实施以便高效地使用有价值的半导体区域)的其余部分可以在切割区中被完全移除。在所提及的过程中,还可以移除(特别是通过磨耗)工件或晶片的材料的显著部分,尽管工件或晶片在该第二过程中尚未被单一化。因此,可以实现减少的前侧剥落,因为晶片在第二锯切阶段中尚未被分离。在以上提及的第三过程中,通过使用较窄的锯片来完成对工件或晶片的单一化,特别是用于侧壁和背侧处理优化。作为结果,也可以显著减少背侧剥落。
通过所描述的工艺,特别是在划片线中具有明显的厚度、具有高密度的测试结构(诸如PCM/RCM测试结构)和/或具有高金属负载的工件和晶片的分离可以高效地并且以可再现的方式被单一化,其中还可以保持所移除的材料的量很小。这些优点可以与如下的另外的优点相组合:作用于较宽锯片上的较低机械负载,以及对晶片或工件的前侧和背侧上的毛边的强烈抑制或甚至消除。此外,作为在该阶段的高水储库以及在切割工艺期间的经改进的后来冷却的机会的结果,可以减少(例如在划片线中)污物和污染物(诸如硅颗粒)的污染。
针对三个过程中每一个的相应锯片的配置可以被单独地选择,特别是在结合(binding)、粒度、浓度和尺寸方面。
示例性实施例还具有如下优点:存在关于选择在工件或晶片的不同空间方向中的各个过程的顺序的高度灵活性。这样的详细设计过程的自由为单一化过程的优化提供进一步的潜力。
图1、图2和图3示出了在实施根据示例性实施例的通过将晶片102分离成电子管芯100而制造电子管芯100的方法期间所获得的结构的横截面视图。在实施该方法期间,通过沿着两个垂直锯切方向中的每一个上的平行划片线进行锯切而将晶片102分离成电子管芯100。将参考图1至图3来描述这些锯切过程中的一个。
图1示出了晶片102(其在此处被具体化为硅晶片)的一部分的横截面视图。在所示出的实施例中,层布置140被形成在晶片102的半导体主体187的上部主表面上和之中。例如,层布置140可以包括一个或多个金属化层。在这样的配置中,层布置140可以充当具有焊盘的电接触结构,其用于接触诸如集成晶体管的一个或多个单片集成的电路元件(其可以被布置在层布置140的下部部分中),与待制造的电子管芯100的电子外围。还有可能的是层布置140包括测试结构(诸如PCM和/或RCM测试结构)。这样的测试结构可以被构成为待制造的电子管芯100的使用结构,并且能够在晶片102的单一化之前的功能检查期间被测试。由于这样的测试结构在单一化之后不再被需要,所以它们可以被形成在锯切线142中,即,在待形成的不同电子管芯100之间的待锯切的区中(比较图3),用以高效地使用晶片102的有价值的半导体区域。描述性而言,层布置140可以包括待分离的电子管芯100的智能。
如还可以从图1中理解的,晶片102可以在单一化之前被附接到粘性载体118。例如,载体118可以是柔性且粘性的切块带,晶片102在单一化之前被附接到所述切块带,使得经单一化的电子管芯100保持单独地粘附在载体118上。这允许从载体118拾取单独的分离的电子管芯100,例如在“拾取和放置”过程的方面,或以用于准备可以被装配机实施的“带和卷轴”过程。
图1还图示了用于将晶片102分离成电子管芯100的装置120的部分。装置120包括第一材料移除工具106,所述第一材料移除工具106根据图1在此处被具体化为绕水平轴旋转的第一锯片。例如,第一材料移除工具106的转速可以是每分钟55,000圈(或更一般地,在每分钟30,000圈和每分钟60,000圈之间的范围中)。第一材料移除工具106和晶片102可以相对于彼此移动使得第一材料移除工具106切穿层布置140并且突出到晶片102中。第一材料移除工具106在与晶片102的厚度垂直的横向方向上具有例如40μm的第一厚度D1。当被旋转并且相对于晶片102移动的时候,第一材料移除工具106移除层布置140的材料,并且随后移除晶片102的上部部分的材料以用于在晶片102中形成凹槽104。除了在第一材料移除工具106与晶片102之间的相对垂直移动之外,第一材料移除工具106和晶片102还可以与图1的纸面垂直地、相对于彼此而移动,使得沿着在图4中利用参考标号114表示的方向或延伸而切割长方形纵向凹槽104。第一材料移除工具106可以沿着方向194以及沿着方向195而移动,而晶片102可以沿着方向196移动并且可以对应于箭头197而转动。鉴于特别是在图1中的锯切定位处的第一材料移除工具106的大体上矩形的横截面,第一材料移除工具106的厚度D1导致形成具有宽度d1(其可以比厚度D1稍微更大,例如大2μm到5μm)并且具有深度L1的凹槽104。
第一材料移除工具106与晶片102(其可以被布置在卡盘或其他支撑主体上)的所描述的操作受装置102的控制单元122控制。控制单元122(例如处理器,其实施根据单一化方法或算法的计算机可执行代码)被配置用于控制第一材料移除工具106以切割具有所描述的深度L1和所描述的宽度d1的所描述的凹槽104。深度L1可以例如对应于晶片102的整个厚度的大约四分之一。例如,晶片102的厚度可以在500μm与1000μm之间的范围中,并且深度L1可以在100μm与300μm之间的范围中。
在切割或锯切过程期间,第一材料移除工具106和/或晶片102可以被冷却,例如通过水流或另一种冷却剂的流(未被示出)。这样的冷却还可以被应用到以下描述的第二材料移除工具108和/或第三材料移除工具110。
通过开始利用具有仅仅40μm的厚度D1的相对(即相比于第二材料移除工具108)窄的第一材料移除工具106来形成凹槽104,可以在切块线或锯切线142的左侧和右侧处在很大程度上避免高度不期望的毛边146(比较图5)。可以通过第一材料移除工具106的薄刀片来打开晶片102上的层布置140的焊盘结构,并且可以强烈地抑制毛边146以及剥落的形成。相比于仅仅利用宽刀片来切块的常规途径,结合较窄的第一和第三材料移除工具106、110使用的、以第二材料移除工具108的形式的宽刀片能够移除残余的剥落和毛边146。
图2示出了在利用参考图1至图3所描述的方法而对晶片102切单期间由装置120实施的第二过程。
对于该第二过程,装置120包括第二材料移除工具108,所述第二材料移除工具108被具体化为第二锯片并且也受控制单元122控制。第二材料移除工具108具有第二厚度D2,所述第二厚度D2大于第一厚度D1并且可以例如是80μm。第二材料移除工具108还被配置用于绕旋转轴旋转,所述旋转轴对应于根据图2的水平方向。例如,第二材料移除工具108的转速可以是每分钟55,000圈(或更一般地在每分钟30,000圈和每分钟60,000圈之间的范围中)。还可以通过在第二材料移除工具108与晶片102之间的相对运动来将第二材料移除工具108插入到晶片102中。除此之外,可以沿着与图2的纸面垂直的方向实施在第二材料移除工具108与晶片102之间的相对运动,使得沿着图4中的参考标号114所指示的方向而形成经加深和经加宽的长方形纵向延伸凹槽104。用于过程二的第二材料移除工具108的刀片不需要突出通过晶片102。
第二材料移除工具108可以沿着方向194以及沿着方向195移动。第二材料移除工具108被提供用于在已经通过第一材料移除工具106形成了图1中示出的凹槽104之后增大凹槽104的深度和宽度二者。更具体地,第二材料移除工具108将预先形成的凹槽104从宽度d1和深度L1加深直到例如80μm的经增大的宽度d2并且直到例如550μm的经增大的深度L2。因而,根据图1形成的凹槽104此外根据图2被拓宽并且加深直到第二深度L2>L1并且直到第二宽度到d2>d1。在实施了参考图2描述的过程之后,凹槽104延伸通过晶片102大约晶片102的整个厚度的四分之三。
在图2中图示的实施例中,第二材料移除工具108既加宽也加深凹槽104。然而,在可替换的实施例中,还有可能的是第二材料移除工具108仅仅加宽凹槽104而不进一步加深凹槽104。
以第二材料移除工具108的形式的较厚的第二锯片当在利用根据图1的较薄的第一材料移除工具106的锯切过程之后被实施时,有利地避免对有利毛边特性的任何负面影响。除此之外,较厚的第二材料移除工具108还能够移除在锯切线142的区中的层布置140的其余部分(诸如测试结构、焊盘等等的剩余部分)。第二材料移除工具108还可以移除来自第一材料移除工具106的残余毛边146和剥落。
图3示出了在利用参考图1至图3所描述的方法而对晶片102切单期间由装置120实施的第三(并且在所示出的实施例中最后的)过程。
为了执行该第三锯切过程的目的,装置120包括第三材料移除工具110,所述第三材料移除工具110被具体化为第三锯片并且也受控制单元122控制。第三材料移除工具110具有例如40μm的第三厚度D3,其在所示出的实施例中与第一厚度D1相同但是小于第二厚度D2。例如有可能的是,第三材料移除工具110是已经在之前被使用的、与第一材料移除工具106相同的工具。这允许以紧凑的方式提供装置120。然而,可替换地,第三材料移除工具110可以不同于第一材料移除工具106,以专门使其性质适配于完成凹槽形成的任务。而且,第一材料移除工具106于是可以专门被适配于其发起凹槽形成的任务。
第三材料移除工具110还被配置用于绕旋转轴旋转,所述旋转轴对应于根据图3的水平方向。例如,第三材料移除工具110的转速可以是每分钟55,000圈(或更一般地在每分钟30,000圈和每分钟60,000圈之间的范围中)。还可以通过在第三材料移除工具110与晶片102之间的相对运动来将第三材料移除工具110进一步更深地插入到晶片102中,直到凹槽104变成开口为止。
第三材料移除工具110可以沿着方向194以及沿着方向195移动。除此之外,晶片102与第三材料移除工具110的相对运动可以沿着与图3的纸面垂直的方向而由控制单元122执行,使得沿着图4中的参考标号114所指示的方向而加深长方形纵向延伸的凹槽104直到凹槽104被转变成长方形分离开口为止,所述长方形分离开口垂直地延伸通过整个晶片102并且从而将后者分离成分离的部分。第三材料移除工具110因而被提供用于在已经通过第一材料移除工具106并且通过第二材料移除工具108形成了图2中所示出的凹槽104之后进一步增大凹槽104的深度直到晶片102的整个厚度(并且还轻微地进入作为载体118的带中)。更具体地,第三材料移除工具110加深宽度d2和深度L2的预先形成的凹槽104,直到第三材料移除工具110的底部尖端延伸通过晶片102的下部主表面并且从而将晶片102分离成不同的部分为止。描述性而言,第三材料移除工具110将根据图2的盲孔类型的凹槽104转变成在垂直方向上延伸通过整个晶片102的开口。因此,所描述的方法随后进一步加深图2的凹槽104,直到晶片102被分离成分离的电子管芯100或晶片102的仍更大的区段为止。
然而,在其他实施例中可以修改过程的顺序(特别是在一个方向上每锯切线142三个切割过程,以及在垂直的另一方向上每锯切线142三个切割过程)。例如,晶片102可以首先在条带或线中被锯切,并且然后可以被分离,或者晶片102可以被完全锯切到深度L2并且然后利用第三切割被分离。
作为结果,现在已经被转变成开口或长方形通孔的凹槽104在第二深度L2以下的晶片102的部分L3中具有比第二宽度d2更小的第三宽度d3。
作为通过第三材料移除工具110进一步增大凹槽104的深度直到第三材料移除工具110的底部延伸通过晶片102的底部主表面为止的所描述过程的结果,第三材料移除工具110甚至可以延伸到带型载体118中。优选地,控制单元122控制第三材料移除工具110以在延伸通过整个载体118之前停止其向下运动,使得仅仅延伸到载体118的厚度的一部分中,而不延伸通过载体118的整个厚度。
在不同的实施例中,可以与晶片表面垂直地实施连续或非连续(例如逐步的)运动。以所定义的高度进行的锯切可以对应于在另一高度上的相反运动。在实施例中,相应的材料移除工具当它到达晶片102并且向上移动到用于相反运动的所定义高度的时候可以被设置到所期望的高度。
作为将第三材料移除工具110仅仅部分地受控地插入到载体118中的结果,载体118保持整体地连接并且粘性地保持分离了并且现在单独的电子管芯100。在图4的水平方向上步进以及晶片102的成直角转动(rectangular turning)可以被实现以用于单一化。
例如,第三材料移除工具110可以向载体118中延伸例如20μm(或至少20μm)的某个空间范围x,所述载体118可以例如具有85μm的厚度B。这确保了晶片102的单一化实际上被完成,并且在第三锯片的尖端已抵达并且分离了晶片102的下表面之前不停止。
根据图3的再次使用较窄(相比于第二材料移除工具108)的锯片作为第三材料移除工具110的过程具有如下优点:在晶片102的底部主表面处的所不期望的突出部152的形成可以被强烈地抑制或甚至被消除。这样的突出部152是作为如下事实的结果而生成的人工产物:所述事实即,作为磨损的结果,锯片(特别是其环形暴露部)在锯切期间可经历从矩形到圆化的形状改变。这可以从图6中被理解,所述图6比较根据示例性实施例的第三材料移除工具110与导致所不期望的突出部152的过厚的材料移除工具110’。材料移除工具110、110’或锯片轻微地切割到作为载体118的切块带中。除了避免硅突出部152之外,根据示例性实施例、由于第三材料移除工具110的所描述的配置,可以防止背侧剥落以及裂缝。第三材料移除工具110的薄刀片可以防止背侧剥落。
图4图示了根据示例性实施例的将被单一化成电子管芯100的晶片102的平面视图。晶片102被装配在卡盘210上。图4仅仅示意性地图示了晶片102的电子管芯100的部分,即中央的那些。此外,图4既没有示出作为在其上可以附接待单一化的晶片102的临时载体118的带,也没有示出用于在单一化之后保持载体118连同单独的电子管芯100以用于简化处置的圆周框架。当晶片102的电子管芯100被布置在临时载体118上的时候,所述临时载体118进而被所提及的框架保持,框架、载体118和电子管芯100的布置可以作为“裸管芯递送”而被提供。可替换地,单独的电子管芯100可以被装配在“带和卷轴”配置(未被示出)中的带的凹处中。
为了分离在晶片102上以行和列布置的电子管芯100,以上参考图1至图3描述的类型的切割过程将既沿着根据图4的水平方向也沿着根据图4的垂直方向而被实施。以上参考图1至图3描述的过程是指根据图4的垂直切割方向(参见参考标号114)。
当完成沿着方向或延伸114而切穿整个晶片102的时候,沿着相对于方向或延伸114垂直的另外的方向112而切穿晶片102的过程的一部分可已经被实施。更具体地,通过沿着方向或延伸114而使用根据图3的第三材料移除工具110来加深凹槽104以用于将凹槽104传递到开口中可以仅仅在已经形成了另外的凹槽104’之后被实施,所述另外的凹槽104’与凹槽104垂直地延伸,并且尚未沿着水平方向112完全延伸通过整个晶片102。更具体地,根据图3的、有关于凹槽104的过程可以在已经实施了根据图1和图2的有关于凹槽104’的过程之后、并且在实施根据图3的有关于凹槽104’的过程之前或之后被实施。这确保了当用于形成凹槽104’的前两个过程被实施的时候整个晶片化合物(wafer compound)仍是整体的。这增大在处理期间晶片102的稳定性,并且提供准确且可再现的分离结果。
在另一实施例中,有可能在两个方向上仅仅进行第一切割,然后在下一步骤中进行第二和第三切割。因此晶片针对第一切割保持整体性,并且在下一步骤内被切穿。
在另一实施例中,将晶片102切割成条带或线(通过沿着第一方向而实施第一到第三锯切过程)可以首先被实施,继之以沿着与第一方向垂直的第二方向的、以垂直条带或线的对应过程。
图4还图示了:以上提及的测试结构116(诸如工艺控制监控(PCM)测试结构和/或可靠性控制监控(RCM)测试结构)可以位于划片线或锯切线142中(比较图2),并且可以通过相应的第二材料移除工具108而被完全移除,这既在根据图4的水平方向上也在根据图4的垂直方向上。
作为结论,根据示例性实施例并且参考图1至图4描述的制造架构特别地具有以下优点:
可以使背侧剥落保持非常小。通过较宽锯片(即第二材料移除工具108)移除的晶片102的材料的量也可以被保持很小,使得被施加在宽锯片上的机械负载也可以被保持很小。就不同子过程的执行次序而言,整个工艺是非常灵活的。因此,工艺可以被灵活地调整,即,使得宽锯片在两个(特别是互相垂直的)锯切通道中击中仍连接的整体晶片102,这抑制层离的风险。此外,前侧剥落的小倾向可以与层离的小风险相组合。
在所描述的过程的情况下,甚至非常厚的晶片102的单一化也是可能的,即使在划片线或切块道中的大量PCM/RCM测试结构116的场景中。而且,所生成的灰尘或污物(例如在锯切期间生成的硅颗粒)可以被保持很小,因为高水储库可用于污物移除,其也改善冷却。作为在切块期间减少的灰尘或污物的生成的结果,在划片线或切块道中将存在较少的硅颗粒。
图4是示意性图示,其示出了晶片102的顶侧和切块装置120的部分的组合。切块刀片本身在图4中以从顶部的横截面视图被示出,以使得暴露部193、盘192和中央孔190可见。图4图示了以第一材料移除工具106的形式的锯片。第二材料移除工具108以及第三材料移除工具110的锯片的一般构造可以如在图4中示出的那样。所图示的锯片被配置为盘192(例如由镍制成),其中,中央孔190被配置用于容纳装置120的驱动工具191的轴。在盘192的外部圆周表面上的环193还被表示为暴露部。
如图7和图8中所示出的中枢刀片,或如图9和图10中所示出的无中枢刀片还可以被使用在不同的实施例中。
环193可以由镍和金刚石颗粒组成。金刚石颗粒可以具有在2μm和8μm之间的范围中的直径,并且可以显著有助于实际的锯切任务。环193的径向延伸S可以例如是1mm,并且应当大于将分别根据图1至图3实现的切割深度,或甚至大于待分离的晶片102的厚度。环193可以具有大体上矩形的横截面。然而,环193的外部表面可在锯切期间被施加相当大的负载,使得外部表面可在装置120的操作期间由于磨损而被圆化。
如通过参考标号194所指示的,第一材料移除工具106可以沿着与根据图4的水平方向相对应的方向通过装置120的对应驱动(未被示出)而被移动(所提及的运动可以是线性和逐步的,以对所有平行线144进行切块,但是为了对一条线114进行切块,晶片102可以沿着方向196连续移动)。此外,如通过参考标号195所指示的,第一材料移除工具106可以沿着与图4的纸面垂直的方向而移动(特别地,运动可以是线性的,但是可以设置所定义的高度)。沿着方向194、195的运动可以是高度准确的。
如通过参考标号196所指示的,晶片102(其可以被装配在诸如卡盘210的支撑主体上)可以沿着与根据图4的垂直方向相对应的方向通过装置120的对应驱动(未被示出)而被线性地移动。此外,如通过参考标号197所指示的,晶片102可以绕着与图4的纸面垂直的轴而转动。沿着方向196的运动可以是非常迅速的。对应于参考标号197的转动应是非常准确的。
图7图示了根据包括中枢刀片配置的示例性实施例的单一化装置120的一部分的侧视图。图8图示了根据图7的中枢刀片配置的前视图和背视图。
在所示出的中枢刀片配置中,驱动工具191涉及转轴机器。切块刀片200被配置为关于转动或旋转轴204而径向对称,并且通过使用机器法兰202而被连接到驱动工具191。暴露环193,其在此处具有厚度D1并且是实际切割工具,被装配在切块刀片200上。利用参考标号206来指示中枢。
图9图示了根据包括无中枢刀片配置的示例性实施例的单一化装置120的一部分的侧视图。图10图示了根据图9的无中枢刀片配置的前视图和侧视图。
在所示出的无中枢刀片配置中,暴露环193被夹在两个机器法兰202之间。
应当注意到,术语“包括”不排除其他元素或特征,并且“一”或“一个”不排除多个。而且,可以组合与不同实施例相关联地描述的元素。还应当注意到,参考符号不应被解释为限制权利要求的范围。此外,本申请的范围不意图被限制到在说明书中描述的工艺、机器、制造、物质组成、构件、方法和步骤的特定实施例。因此,所附权利要求意图在其范围内包括这样的工艺、机器、制造、物质组成、构件、方法或步骤。

Claims (23)

1.一种通过将半导体晶片分离成电子管芯来制造电子管芯的方法,所述方法包括:
·利用具有第一厚度的第一盘形锯片来在半导体晶片中形成具有第一深度的凹槽,所述第一厚度是沿着第一盘形锯片的旋转轴的大小;
·通过具有比第一厚度更大的第二厚度的第二盘形锯片来以第二深度扩大凹槽,所述第二厚度是沿着第二盘形锯片的旋转轴的大小,所述第二深度大于所述第一深度;
·随后通过具有比第二厚度更小的第三厚度的第三盘形锯片来增大凹槽的深度直到半导体晶片被分离为止,所述第三厚度是沿着第三盘形锯片的旋转轴的大小。
2.根据权利要求1所述的方法,所述方法包括:
·利用第一盘形锯片在半导体晶片中形成另外的凹槽,所述另外的凹槽沿着关于所述凹槽的延伸成角度的方向延伸;
·通过第二盘形锯片来扩大所述另外的凹槽;
·随后通过第三盘形锯片来增大所述另外的凹槽的深度直到半导体晶片在所述另外的凹槽处被分离为止。
3.根据权利要求2所述的方法,其中所述方法包括在形成凹槽之后并且在凹槽处分离半导体晶片之前实施以下各项中的至少一个:形成所述另外的凹槽,扩大所述另外的凹槽,以及在所述另外的凹槽处分离半导体晶片。
4.根据权利要求1所述的方法,其中第三厚度大于、小于或等于第一厚度。
5.根据权利要求1所述的方法,其中所述方法包括通过第二盘形锯片来完成至少一个测试结构的移除。
6.根据权利要求5所述的方法,其中所述至少一个测试结构包括工艺控制监控测试结构和可靠性控制监控测试结构中的至少一个。
7.根据权利要求1所述的方法,其中第一厚度和第三厚度中的至少一个在20μm和60μm之间的范围中。
8.根据权利要求7所述的方法,其中第一厚度和第三厚度中的至少一个在30μm和50μm之间的范围中。
9.根据权利要求1所述的方法,其中第二厚度在60μm和150μm之间的范围中。
10.根据权利要求9所述的方法,其中第二厚度在70μm和120μm之间的范围中。
11.根据权利要求1所述的方法,其中第二厚度与第一厚度和第三厚度之一之间的比在1.1和4之间的范围中。
12.根据权利要求11所述的方法,其中第二厚度与第一厚度和第三厚度之一之间的比在1.5和3之间的范围中。
13.根据权利要求1所述的方法,其中第一盘形锯片延伸直到的凹槽的第一深度在半导体晶片的整个厚度的10%和40%之间的范围中。
14.根据权利要求13所述的方法,其中第一盘形锯片延伸直到的凹槽的第一深度在所述整个厚度的20%和30%之间的范围中。
15.根据权利要求1所述的方法,其中第二盘形锯片延伸直到的凹槽的第二深度在半导体晶片的整个厚度的60%和90%之间的范围中。
16.根据权利要求15所述的方法,其中第二盘形锯片延伸直到的凹槽的第二深度在所述整个厚度的70%和80%之间的范围中。
17.根据权利要求1所述的方法,其中所述方法包括在分离之前将载体附接到半导体晶片的主表面。
18.根据权利要求17所述的方法,其中在通过第三盘形锯片进一步增大凹槽的深度期间,第三盘形锯片延伸到载体中。
19.根据权利要求1所述的方法,其中所述半导体晶片在分离的时候未经密封。
20.根据权利要求1所述的方法,其中第一盘形锯片和第三盘形锯片是同一个工具。
21.一种用于将半导体晶片分离成电子管芯的装置的用途,所述装置包括:具有第一厚度并且被配置用于在半导体晶片中形成凹槽的第一盘形锯片,所述第一厚度是沿着第一盘形锯片的旋转轴的大小;具有比第一厚度更大的第二厚度并且被配置用于增大凹槽的宽度的第二盘形锯片,所述第二厚度是沿着第二盘形锯片的旋转轴的大小;具有比第二厚度更小的第三厚度并且被配置用于进一步增大凹槽的深度直到半导体晶片被分离为止的第三盘形锯片,所述第三厚度是沿着第三盘形锯片的旋转轴的大小,所述用途包括:
·使用第一盘形锯片来在半导体晶片中形成具有第一深度的凹槽;
·使用第二盘形锯片来以第二深度加宽所述凹槽,其中所述第二深度大于所述第一深度;
·使用第三盘形锯片来进一步加深经加宽的凹槽直到半导体晶片被分离为止。
22.根据权利要求21所述的用途,包括:在已经形成了与凹槽相交、与凹槽垂直地延伸、并且尚未完全延伸通过整个工件的另外的凹槽之后,使用第三盘形锯片来使半导体晶片中的经加宽的凹槽进一步加深。
23.根据权利要求21所述的用途,其中所述装置包括控制单元,所述控制单元被配置用于控制第一盘形锯片、第二材盘形锯片和第三盘形锯片。
CN201910011521.XA 2018-01-07 2019-01-07 具有三个材料移除阶段的工件分离 Active CN110047802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/863954 2018-01-07
US15/863,954 US10403506B2 (en) 2018-01-07 2018-01-07 Separation of workpiece with three material removal stages

Publications (2)

Publication Number Publication Date
CN110047802A CN110047802A (zh) 2019-07-23
CN110047802B true CN110047802B (zh) 2023-11-03

Family

ID=65228326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910011521.XA Active CN110047802B (zh) 2018-01-07 2019-01-07 具有三个材料移除阶段的工件分离

Country Status (3)

Country Link
US (1) US10403506B2 (zh)
EP (1) EP3509096B1 (zh)
CN (1) CN110047802B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339819B2 (ja) * 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置
CN110739216B (zh) * 2019-10-28 2022-03-29 东莞记忆存储科技有限公司 一种单轴分步切割晶圆的加工工艺方法
JP7418916B2 (ja) 2020-01-31 2024-01-22 株式会社ディスコ 切削ブレードの位置検出方法
JP7486379B2 (ja) 2020-08-13 2024-05-17 株式会社ディスコ レーザー加工方法およびチップの製造方法
CN116810503B (zh) * 2023-08-30 2023-12-08 长沙华实半导体有限公司 一种等离子体约束环c型腔的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046386A (ko) * 1999-11-12 2001-06-15 윤종용 웨이퍼 분리 방법 및 장치
KR20110122002A (ko) * 2010-05-03 2011-11-09 주식회사 필코씨에스티 전자 디바이스 절단 장치 및 방법
CN102388450A (zh) * 2009-04-16 2012-03-21 飞思卡尔半导体公司 直通衬底通孔

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154639A (ja) 1984-01-25 1985-08-14 Hitachi Ltd ダイシング方法及び装置
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
US7557353B2 (en) * 2001-11-30 2009-07-07 Sicel Technologies, Inc. Single-use external dosimeters for use in radiation therapies
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
SG119234A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007194469A (ja) 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US9196537B2 (en) 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)
US9653417B2 (en) 2013-11-07 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
US8999816B1 (en) * 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US20160148842A1 (en) 2014-11-24 2016-05-26 Nxp B.V. Dicing of low-k wafers
US10535554B2 (en) * 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046386A (ko) * 1999-11-12 2001-06-15 윤종용 웨이퍼 분리 방법 및 장치
CN102388450A (zh) * 2009-04-16 2012-03-21 飞思卡尔半导体公司 直通衬底通孔
KR20110122002A (ko) * 2010-05-03 2011-11-09 주식회사 필코씨에스티 전자 디바이스 절단 장치 및 방법

Also Published As

Publication number Publication date
EP3509096A1 (en) 2019-07-10
CN110047802A (zh) 2019-07-23
US20190214299A1 (en) 2019-07-11
EP3509096B1 (en) 2023-05-10
US10403506B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
CN110047802B (zh) 具有三个材料移除阶段的工件分离
US10395967B2 (en) Method for manufacturing semiconductor device
JP4751634B2 (ja) 半導体装置の製造方法
KR101152873B1 (ko) 반도체 웨이퍼 및 그 가공방법
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
US6699774B2 (en) Wafer splitting method using cleavage
US7648850B2 (en) Method for producing semiconductor chip
JP2007194469A (ja) 半導体装置の製造方法
CN107591361B (zh) 半导体器件芯片的制造方法
CN100501932C (zh) 半导体晶片及其加工方法
CN101028728A (zh) 晶片级尺寸封装的切割方法
US20150235969A1 (en) Backside metallization patterns for integrated circuits
US10431496B2 (en) Device chip package manufacturing method
JP2009076950A (ja) 半導体装置の製造方法
JP2010123806A (ja) 支持装置、支持方法、ダイシング装置、およびダイシング方法
Klug Advanced solutions for ultra-thin wafers and packaging
US20200321236A1 (en) Edge ring removal methods
CN109979878B (zh) 被加工物的加工方法
US8993412B1 (en) Method for reducing backside die damage during die separation process
JPH1070094A (ja) 半導体センサウェハの切断方法
CN112117186A (zh) 晶圆切割方法
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법
CN116387134A (zh) 半导体制造方法
JP2007073788A (ja) ウエハのダイシング方法
CN115206879A (zh) 受背侧沟槽和背侧沟槽中的粘附剂支持的芯片分离

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant