CN107591361B - 半导体器件芯片的制造方法 - Google Patents

半导体器件芯片的制造方法 Download PDF

Info

Publication number
CN107591361B
CN107591361B CN201710520110.4A CN201710520110A CN107591361B CN 107591361 B CN107591361 B CN 107591361B CN 201710520110 A CN201710520110 A CN 201710520110A CN 107591361 B CN107591361 B CN 107591361B
Authority
CN
China
Prior art keywords
wafer
semiconductor device
dividing
forming step
preventing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710520110.4A
Other languages
English (en)
Other versions
CN107591361A (zh
Inventor
立石俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN107591361A publication Critical patent/CN107591361A/zh
Application granted granted Critical
Publication of CN107591361B publication Critical patent/CN107591361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Abstract

提供半导体器件芯片的制造方法，具有：器件形成步骤，在由硅构成的晶片的正面上，在由互相交叉的多条分割预定线划分出的多个区域内分别形成器件；缺陷防止层形成步骤，在晶片的正面的分割预定线的各交叉点形成缺陷防止层；保护带粘贴步骤，在晶片的正面上粘贴保护带；改质层形成步骤，将对于晶片具有透过性的波长的激光束的聚光点定位在晶片内部而从晶片的背面侧沿着分割预定线照射激光束，沿着分割预定线在晶片的内部形成改质层；以及分割步骤，一边对晶片的背面进行磨削而使晶片薄化，一边以改质层为断裂起点将晶片分割成各个半导体器件芯片，通过缺陷防止层来防止相邻的各个半导体器件芯片的角部彼此摩擦而产生缺陷。

Description

半导体器件芯片的制造方法
技术领域
本发明涉及半导体器件芯片的制造方法，该半导体器件芯片是通过对由硅构成的半导体晶片进行分割而得到的。
背景技术
作为将由硅构成的半导体晶片分割成各个半导体器件芯片的方法，公知有如下的加工方法：将对于晶片具有透过性的波长的激光束的聚光点定位在晶片内部而从晶片的背面侧沿着分割预定线照射激光束，在晶片内部形成因多光子吸收而产生的改质层，之后，对晶片的背面侧进行磨削而使晶片薄化，并且以改质层为分割起点将晶片分割成各个半导体器件芯片(日本特许第3762409号公报)。该加工方法有时被称为SDBG(Stealth DicingBefore Grinding：磨削前隐形切割)。
在基于SDBG的加工方法中，由于以改质层为断裂起点通过磨削压力被分割成各个半导体器件芯片的芯片之间只存在因断裂产生的龟裂的微小的间隙，芯片彼此可能会摩擦，特别是芯片的角部彼此以点接触，所以存在容易产生缺陷等破损的问题。
这里，制造出半导体器件芯片的通常的硅晶片具有面方位为(100)的主表面。最近，当采用具有面方位为(110)主表面的硅晶片时，由于能够提高PMOSFET(PositiveMetal-Oxide Semiconductor Field-Effect Transistor：正金属-氧化物半导体场效应晶体管)等的驱动电流，所以讨论了采用具有面方位为(110)的主表面的硅晶片。
在具有面方位为(110)的主表面的硅晶片中，根据晶体取向<100>以45度的角度形成分割预定线(45度品级晶片)。
并且，在具有面方位为(100)的主表面的硅晶片的<011>方向上形成有切口，在该晶片中，将分割预定线设定为从连接了晶片的面的中心与切口的线倾斜45度的晶片也具有使器件高速化/低消耗功率化的效果，作为45度品级晶片而被采用。
专利文献1：日本特许第3762409号公报
专利文献2：日本特开2009-076731号公报
在采用了SDBG的半导体器件芯片的制造方法中，如上述那样芯片的角部彼此容易产生缺陷等破损，特别是在分割预定线根据晶体取向<100>倾斜45度而延伸的45度品级晶片的情况下，存在从角部产生的龟裂容易朝向器件伸长的课题。
发明内容
本发明是鉴于这样的点而完成的，其目的在于，提供半导体器件芯片的制造方法，在将硅晶片分割成各个半导体器件芯片之后，即使器件芯片彼此接触，也能够防止在角部产生缺陷。
根据本发明，提供半导体器件芯片的制造方法，该半导体器件芯片的制造方法的特征在于，具有如下的步骤：器件形成步骤，在由硅构成的晶片的正面上，在由互相交叉的多条分割预定线划分出的多个区域内分别形成器件；缺陷防止层形成步骤，在晶片的正面的该分割预定线的各交叉点形成缺陷防止层；保护带粘贴步骤，在实施了该器件形成步骤和该缺陷防止层形成步骤之后，在晶片的正面上粘贴保护带；改质层形成步骤，在实施了该保护带粘贴步骤之后，将对于晶片具有透过性的波长的激光束的聚光点定位在晶片内部而从晶片的背面侧沿着该分割预定线照射激光束，沿着该分割预定线在晶片的内部形成改质层；以及分割步骤，在实施了该改质层形成步骤之后，一边对晶片的背面进行磨削而使晶片薄化，一边以该改质层为断裂起点将晶片分割成各个半导体器件芯片，通过该缺陷防止层来防止相邻的各个半导体器件芯片的角部彼此摩擦而产生缺陷。
优选该缺陷防止层由金属膜、氮化膜、类金刚石膜或钝化膜形成。优选该分割预定线相对于晶片的切口或定向平面以45度的角度倾斜延伸。
根据本发明的半导体器件芯片的制造方法，通过在分割前在成为器件芯片的角部的部分中预先形成缺陷防止层，即使分割后的器件芯片彼此接触，也能够防止在器件芯片的角部产生缺陷。
附图说明
图1的(A)是45度角硅晶片的正面侧立体图，图1的(B)是图1的(A)的A部分的放大图。
图2是示出保护带粘贴步骤的立体图。
图3是示出改质层形成步骤的局部剖视侧视图。
图4是示出分割步骤的局部剖视侧视图。
图5是示出换贴步骤的立体图。
图6的(A)和(B)是示出扩展步骤的剖视图。
标号说明
11：硅晶片；12：聚光器；13：分割预定线；15：器件；16：磨削单元；21：切口；23：缺陷防止层；24：磨削磨轮；27：保护带；28：磨削磨具；29：改质层；31：龟裂；32：扩展装置；33：半导体器件芯片。
具体实施方式
以下，参照附图对本发明的实施方式进行详细地说明。参照图1的(A)，示出了硅晶片11的正面侧立体图。关于硅晶片11，在具有面方位为(110)的主表面的Si基板上形成半导体器件15，在晶体取向<100>的方向上形成有切口21。
在本发明实施方式的半导体器件芯片的制造方法中，实施器件形成步骤：在沿<100>的方向具有晶体取向的半导体基板上，通过光刻技术在由互相垂直的分割预定线13划分出的各区域内形成半导体器件15。
在本实施方式的器件形成步骤中，互相垂直的分割预定线13形成为相对于切口21所示出的晶体取向<100>倾斜45度(45度品级晶片)。
硅晶片11在其正面11a上具有形成有多个半导体器件15的器件区域17和围绕器件区域17的外周剩余区域19。在硅晶片11的背面11b上露出了硅(Si)基板。
在本实施方式的半导体器件芯片的制造方法中，与基于光刻的器件形成步骤同时地实施缺陷防止层形成步骤：如图1的(B)所示，在互相垂直的分割预定线13的交叉点形成缺陷防止层23。
优选该缺陷防止层23由金属膜、氮化膜、氧化膜、类金刚石(DLC)膜或钝化膜形成。优选在缺陷防止层23上与互相垂直的分割预定线13的中心一致地形成十字形状的槽25，其中，在十字形状的槽25中没有形成缺陷防止层。在该槽25部分中，分割预定线13的正面是露出的。
在实施了器件形成步骤和缺陷防止层形成步骤之后，如图2所示，实施保护带粘贴步骤，在硅晶片11的正面11a上粘贴保护带27。
在实施了保护带粘贴步骤之后，如图3所示，将粘贴于晶片11的正面11a的保护带27侧吸引保持在激光加工装置的卡盘工作台10上，使硅晶片11的背面11b露出。
然后，实施改质层形成步骤，通过聚光器12将对于硅晶片11具有透过性的波长的激光束LB的聚光点定位在晶片11的内部而从晶片11的背面11b侧照射激光束LB，一边对卡盘工作台10在与分割预定线13平行的加工进给方向即X1方向上进行加工进给，一边在晶片11的内部沿着分割预定线13形成因多光子吸收而产生的改质层29。
一边沿着在第1方向上伸长的全部的分割预定线13对卡盘工作台10进行分度进给，一边通过该改质层形成步骤来形成改质层29。接着，在使卡盘工作台10旋转90°之后，在晶片11的内部沿着在与第1方向垂直的第2方向上伸长的全部的分割预定线13形成同样的改质层29。
改质层形成步骤的激光加工条件例如如下。
光源：YAG脉冲激光
波长：1342nm
平均输出：0.8W
重复频率：60kHz
光斑直径：
Figure BDA0001337431330000041
进给速度：700mm/s
在实施了改质层形成步骤之后，实施分割步骤，一边对晶片11的背面11b进行磨削而使晶片11薄化，一边以改质层29为断裂起点将硅晶片11分割成各个半导体器件芯片。
在该分割步骤中，如图4所示，利用磨削装置的卡盘工作台14隔着保护带27对硅晶片11进行吸引保持，使硅晶片11的背面11b露出。
在图4中，磨削装置的磨削单元16包含：主轴20，其以能够旋转的方式被收纳在主轴外壳18内；未图示的电动机，其对主轴20进行旋转驱动；轮安装座22，其与主轴20的下端连结；以及磨削磨轮24，其使用未图示的螺钉以能够装拆的方式安装在该轮安装座22上。磨削磨轮24由环状的磨削基台26和固定安装在磨削基台26的下端外周部的多个磨削磨具28构成。
在分割步骤中，一边使卡盘工作台14按照箭头a方向以例如300rpm进行旋转，一边使磨削磨轮24按照与卡盘工作台14相同的方向即箭头b方向以例如6000rpm进行旋转，并且使未图示的磨削单元进给机构进行动作而使磨削磨具28与硅晶片11的背面11b接触。
然后，以规定的磨削进给速度按照规定的量对磨削磨轮24进行磨削进给，对晶片11实施磨削而使晶片11薄化至规定的完工厚度。在对晶片11的背面11b的磨削中，由于对晶片11的背面11b始终施加磨削磨具28的按压力，所以晶片11在薄化至规定的完工厚度之前以改质层29为断裂起点被分割成各个半导体器件芯片33。
如图5的放大图A中所示，在该分割步骤中，龟裂31以改质层29为断裂起点沿着分割预定线13的中心进入到晶片11，通过该龟裂31将晶片11分割成各个器件芯片33。
由于在缺陷防止层23上形成有与分割预定线13的中心一致的十字形状的槽25，所以缺陷防止层23不会妨碍晶片11被分割成各个器件芯片33，通过规定的磨削压力对晶片11的背面11b进行磨削，由此，能够将硅晶片11分割成各个半导体器件芯片33。
在分割步骤结束的时刻，各器件芯片33之间只存在因断裂产生的龟裂31的微小的间隙，芯片31彼此可能会摩擦，但在本实施方式的半导体器件芯片33中，由于在芯片33的角部形成有缺陷防止层23，所以能够抑制因芯片33的角部摩擦而产生缺陷等破损。
如本实施方式的硅晶片11那样，在分割预定线13相对于朝向晶体取向<100>的方向的切口21倾斜45度的所谓的45度品级晶片的情况下，从半导体器件芯片33的角部产生的龟裂容易朝向器件15伸展，但在本实施方式中，由于通过缺陷防止层23来抑制缺陷的产生，所以能够防止这种不良情况。
在实施了分割步骤之后，为了使器件芯片33的间隔扩大而将晶片11投入到扩展装置中。作为投入到该扩展装置中的先前阶段，如图5所示，实施换贴步骤，将晶片11的背面粘贴在外周部被粘贴于环状框架F的扩展带T上，将保护带27从正面11a剥离而形成框架单元30。
在实施了换贴步骤之后，使用图6所示的扩展装置32来实施扩展步骤，将半导体器件芯片33的间隔扩大。扩展装置32包含：框架保持构件34，其对框架单元30的环状框架F进行保持；以及环状鼓36，其配设在框架保持构件34的内侧。环状鼓36的上端被盖38封闭。
框架保持构件34由环状的框架保持部件40和配设在框架保持部件40的外周的作为固定构件的多个夹具42构成。框架保持部件40的上表面形成为供环状框架F载置的载置面40a，在该载置面40a上载置有框架单元30的环状框架F。
由多个气缸46构成的驱动构件44使环状的框架保持部件40在其载置面40a与扩展鼓36的上端即盖38的正面为大致相同高度的基准位置和比扩展鼓36的上端以规定的量靠下方的扩展位置之间沿上下方向移动。
在扩展步骤中，如图6的(A)所示，将借助扩展带T支承着晶片11的环状框架F载置在框架保持部件40的载置面40a上，并通过夹具42固定在框架保持部件40上。此时，框架保持部件40被定位在其载置面40a与扩展鼓36的上端为大致相同高度的基准位置。
接着，驱动气缸46而使框架保持部件40下降到图6的(B)所示的扩展位置。由此，由于固定在框架保持部件40的载置面40a上的环状框架F下降，所以安装于环状框架F的扩展带T与扩展鼓36的上端缘抵接而主要沿径向扩展。
其结果是，对粘贴于扩展带T的硅晶片11呈放射状作用拉伸力。当以这种方式对晶片11呈放射状作用拉伸力时，半导体器件芯片33之间的间隔被扩大。在使半导体器件芯片33之间的间隔扩大之后，通过拾取装置从扩展带T拾取半导体器件芯片33。

Claims (2)

1.一种半导体器件芯片的制造方法，其特征在于，
该半导体器件芯片的制造方法具有如下的步骤：
器件形成步骤，在由硅构成的晶片的正面上，在由互相交叉的多条分割预定线划分出的多个区域内分别形成器件；
缺陷防止层形成步骤，在晶片的正面的该分割预定线的各交叉点形成缺陷防止层；
保护带粘贴步骤，在实施了该器件形成步骤和该缺陷防止层形成步骤之后，在晶片的正面上粘贴保护带；
改质层形成步骤，在实施了该保护带粘贴步骤之后，将对于晶片具有透过性的波长的激光束的聚光点定位在晶片内部而从晶片的背面侧沿着该分割预定线照射激光束，沿着该分割预定线在晶片的内部形成改质层；以及
分割步骤，在实施了该改质层形成步骤之后，一边对晶片的背面进行磨削而使晶片薄化，一边以该改质层为断裂起点将晶片分割成各个半导体器件芯片，
该多条分割预定线形成为相对于晶片的切口或定向平面所示出的晶体取向倾斜，
通过该缺陷防止层来防止相邻的各个半导体器件芯片的角部彼此摩擦而产生缺陷。
2.根据权利要求1所述的半导体器件芯片的制造方法，其中，
该缺陷防止层从由金属膜、氮化膜、类金刚石膜和钝化膜构成的组中选择。
CN201710520110.4A 2016-07-06 2017-06-30 半导体器件芯片的制造方法 Active CN107591361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-134469 2016-07-06
JP2016134469A JP6713212B2 (ja) 2016-07-06 2016-07-06 半導体デバイスチップの製造方法

Publications (2)

Publication Number Publication Date
CN107591361A CN107591361A (zh) 2018-01-16
CN107591361B true CN107591361B (zh) 2023-05-12

Family

ID=60910541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710520110.4A Active CN107591361B (zh) 2016-07-06 2017-06-30 半导体器件芯片的制造方法

Country Status (5)

Country Link
US (1) US9935008B2 (zh)
JP (1) JP6713212B2 (zh)
KR (1) KR102277934B1 (zh)
CN (1) CN107591361B (zh)
TW (1) TW201802905A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108422101B (zh) * 2018-04-12 2020-04-14 无锡奥夫特光学技术有限公司 一种蓝宝石光学窗口的切割方法
CN110391341B (zh) 2018-04-16 2023-08-22 清华大学 聚合物太阳能电池的制备方法
JP7049941B2 (ja) * 2018-06-22 2022-04-07 株式会社ディスコ ウエーハの加工方法
KR102438682B1 (ko) 2018-07-12 2022-08-31 삼성전자주식회사 커버 보호층을 가지는 반도체 칩
JP7088768B2 (ja) * 2018-07-24 2022-06-21 株式会社ディスコ ウェーハの分割方法
JPWO2020195808A1 (zh) 2019-03-26 2020-10-01
KR20210055164A (ko) 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
JP7433725B2 (ja) 2020-06-26 2024-02-20 株式会社ディスコ チップの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685817A (zh) * 2008-09-22 2010-03-31 恩益禧电子股份有限公司 半导体芯片及半导体晶片
JP2014033163A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウェーハの分割方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628243B2 (ja) * 2000-08-30 2005-03-09 株式会社東芝 半導体集積回路素子
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
ES2377521T3 (es) 2002-03-12 2012-03-28 Hamamatsu Photonics K.K. Método para dividir un sustrato
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2009076731A (ja) 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
JP5160868B2 (ja) * 2007-12-06 2013-03-13 株式会社ディスコ 基板への改質層形成方法
JP2015230964A (ja) * 2014-06-05 2015-12-21 株式会社ディスコ ウエーハの加工方法
JP2017107921A (ja) * 2015-12-07 2017-06-15 株式会社ディスコ ウエーハの加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685817A (zh) * 2008-09-22 2010-03-31 恩益禧电子股份有限公司 半导体芯片及半导体晶片
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
JP2014033163A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウェーハの分割方法

Also Published As

Publication number Publication date
US9935008B2 (en) 2018-04-03
KR20180005604A (ko) 2018-01-16
US20180012804A1 (en) 2018-01-11
CN107591361A (zh) 2018-01-16
JP6713212B2 (ja) 2020-06-24
TW201802905A (zh) 2018-01-16
KR102277934B1 (ko) 2021-07-14
JP2018006653A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
CN107591361B (zh) 半导体器件芯片的制造方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
TWI438834B (zh) 分割結合至晶圓之黏著劑膜的方法
KR20180035689A (ko) SiC 웨이퍼의 생성 방법
KR101938426B1 (ko) 접착 필름을 갖는 칩의 형성 방법
JP4767122B2 (ja) テープの貼り替え方法及び該テープの貼り替え方法を使用した基板の分割方法
KR101661776B1 (ko) 광디바이스 웨이퍼의 가공 방법
KR20170066250A (ko) 웨이퍼의 가공 방법
CN107039563B (zh) 光器件晶片的加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
JP2011091293A (ja) ウエーハの加工方法
JP2018098296A (ja) ウェーハの加工方法
TWI732950B (zh) 晶圓的加工方法
JP5313014B2 (ja) ウエーハの加工方法
KR20050031927A (ko) 반도체 웨이퍼의 가공 방법
JP2010050295A (ja) 被加工物の切削方法
CN110739371A (zh) Led晶片的加工方法
KR20110058667A (ko) 광 디바이스의 제조 방법
JP2019034391A (ja) 加工方法
JP5888870B2 (ja) ウエーハの分割方法
JP5623798B2 (ja) サファイア基板の加工方法
JP2015126022A (ja) 加工方法
JP2013219076A (ja) 光デバイスウエーハの加工方法
KR20220108719A (ko) 칩의 제조 방법
JP2019009219A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant