JP7433725B2 - チップの製造方法 - Google Patents

チップの製造方法 Download PDF

Info

Publication number
JP7433725B2
JP7433725B2 JP2020110547A JP2020110547A JP7433725B2 JP 7433725 B2 JP7433725 B2 JP 7433725B2 JP 2020110547 A JP2020110547 A JP 2020110547A JP 2020110547 A JP2020110547 A JP 2020110547A JP 7433725 B2 JP7433725 B2 JP 7433725B2
Authority
JP
Japan
Prior art keywords
wafer
streets
functional layer
dividing
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020110547A
Other languages
English (en)
Other versions
JP2022007520A (ja
Inventor
元 鈴木
雄輝 小川
圭 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2020110547A priority Critical patent/JP7433725B2/ja
Priority to KR1020210073019A priority patent/KR20220000812A/ko
Priority to TW110122679A priority patent/TW202201510A/zh
Priority to CN202110696837.4A priority patent/CN113851423A/zh
Publication of JP2022007520A publication Critical patent/JP2022007520A/ja
Application granted granted Critical
Publication of JP7433725B2 publication Critical patent/JP7433725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、ウエーハを分割してチップを形成するチップの製造方法に関する。
半導体デバイスを備えるチップは、表面に機能層を有するウエーハを交差する複数のストリートに沿って分割することによって形成される。該機能層は、例えば、シリコン等の半導体からなる基板の表面に不純物がドーピングされた不純物領域並びに該不純物領域上に成膜される絶縁膜及び導電膜等によって構成される。また、該複数のストリートは、平面方向におけるチップの境界を画定するものであり、格子状に配列されるのが一般的である。
特許文献１には、ＳＤＢＧ（Ｓｔｅａｌｔｈ Ｄｉｃｉｎｇ Ｂｅｆｏｒｅ Ｇｒｉｎｄｉｎｇ）とも呼ばれるレーザービームを利用してウエーハを分割する技術が開示されている。
具体的には、特許文献１に記載の発明においては、レーザービームをウエーハ表面に走査して基板に改質層を形成した後に該ウエーハを裏面から研削することで、該改質層が分割起点となってウエーハが割断される。すなわち、特許文献１に記載の発明においては、チップの境界を画定するストリートに改質層を形成するためにレーザービームが利用されている。
ところで、チップに含まれる機能層の膜厚は、近年の半導体デバイスの品質（例えば、ＤＲＡＭ及びＮＡＮＤ型フラッシュメモリ等の半導体メモリの大容量化）に対する要求の高まりから増大する傾向にある。そのため、特許文献１に記載の発明のように基板に改質層を形成する場合には、該改質層が形成されない部分が厚くなる傾向にある。
その結果、ウエーハの機能層がストリートに沿って分割されないことがある。具体的には、基板に形成された改質層を分割起点とする割れ目が該機能層において垂直方向に対して傾いた方向に延在するといった問題が生じることがある。
特許文献２には、このような問題を解決するための方法が開示されている。具体的には、特許文献２に記載の発明においては、予めストリートにレーザー光線を照射して又はスクライブ加工を施して機能層の厚さより深い溝を形成することで、改質層を分割起点とする割れ目を垂直方向に延在させることが可能である。
特開２００４－１１１４２８号公報 特開２００７－１７３４７５号公報
ただし、特許文献２に記載の発明においては、ストリートに形成される溝が機能層を貫通して基板にまで及んでいる。そのため、基板が損傷してチップの抗折強度が低下することがある。
そこで、本発明は、レーザービームによって形成される改質層を分割起点とする方法を利用してウエーハを分割する際にストリート以外において該ウエーハが分断されることを抑制するとともに得られるチップの抗折強度の低下を抑制することが出来るチップの製造方法を提供することを目的とする。
本発明によれば、基板の表面に機能層が形成され、格子状に配列された複数のストリートによって区画された複数の領域のそれぞれにデバイスが形成されたウエーハを、該複数のストリートに沿って分割してチップを形成するチップの製造方法であって、該ウエーハの表面側に形成された該機能層のうち該複数のストリートの交差点位置を含む概略十文字の領域のみを分断する機能層分断ステップと、該ウエーハの該基板を透過する波長のレーザービームを該ウエーハの裏面側から該複数のストリートに沿って照射し、該基板に改質層を形成する改質層形成ステップと、該機能層分断ステップおよび該改質層形成ステップの後、該ウエーハに対して外力を付与し、該ウエーハを該複数のストリートに沿って個々のチップに分割する分割ステップと、を含む、チップの製造方法が提供される。
好ましくは、該機能層分断ステップは、該ウエーハに形成された該複数のストリートに対して該ウエーハの表面側から該ウエーハによって吸収される波長のレーザービームを照射し、該機能層の厚さより深いレーザー加工溝を形成する。
好ましくは、該機能層分断ステップは、該ウエーハに形成された該複数のストリートに対してスクライブ加工を施し、該機能層の厚さより深いスクライブ加工溝を形成する。
好ましくは、該分割ステップは、該ウエーハの裏面側から研削ユニットにより該ウエーハを研削し、チップの仕上げ厚みへと薄化するとともに、該ウエーハを個々のチップへと分割する裏面研削ステップである。
本発明においては、レーザービームによって形成される改質層を分割起点とする方法を利用してウエーハを分割してチップを形成する前に複数のストリートに存在する機能層の一部が分断されている。そのため、改質層を分割起点とする亀裂が複数のストリートの機能層が分断された領域に進展する蓋然性が高くなる。これにより、複数のストリート以外においてウエーハが分割される蓋然性を低減することが可能である。
また、本発明においては、複数のストリートに存在する機能層の残部が分断されないため、その下方に位置する基板が損傷することがない。これにより、得られるチップの抗折強度の低下を抑制することが可能である。
図１は、ウエーハの一例を示す斜視図である。 図２は、機能層分断ステップの一例を示す斜視図である。 図３は、機能層分断ステップ後のウエーハの一部を拡大した一例を示す上面図である。 図４は、改質層形成ステップの一例を示す縦断面図である。 図５は、分割ステップの一例を示す斜視図である。 図６は、分割ステップのその他の例を示す縦断面図である。 図７は、分割ステップのその他の例を示す縦断面図である。
本発明の特徴は、レーザービームによって形成される改質層を分割起点とする方法を利用してウエーハを分割してチップを形成する際に、該チップの境界を画定する複数のストリートに存在する機能層の全てを分断するのではなく、該機能層のうち該複数のストリートの交差点位置を含む概略十文字（すなわち、上面視において、特定の方向に延在する長方形と、該特定の方向と直交する方向に延在する長方形を両者の中心部が重なるように配置させたような形状）の領域のみを分断する。
以下では、このような発明の一例を図１～５を参照して詳述する。なお、後述するチップの製造方法は、本発明の実施形態に過ぎず、本発明が後述の発明に限定されないことは言うまでもない。
図１は、チップの製造に用いられるウエーハの一例を示す図である。図１に示されるウエーハ１１は、シリコン等の半導体からなる円柱状のインゴットから切り出された薄い基板に対して結晶方位を示すためのノッチ又はオリフラを形成することによって得られる概略円盤状の基板１５を備える。そして、基板１５の表面には、不純物がドーピングされた不純物領域並びに該不純物領域上に成膜される複数の絶縁膜及び複数の導電膜を含む機能層１９が形成されている。
なお、本明細書では、便宜上、ウエーハ１１において基板１５が存在する側を裏面１３側と称し、また、機能層１９が存在する側を表面１７側と称する。
機能層１９においては、複数の領域が格子状に配列された複数のストリート２１によって区画されている。複数の領域２３のそれぞれに位置する機能層１９は独立した半導体デバイスを構成しており、ウエーハ１１を複数のストリート２１に沿って分割することで半導体デバイスを備えるチップが製造される。
なお、ウエーハ１１としては、種々のものを適用することが可能である。例えば、ウエーハ１１として、そのサイズが８～１２インチであり、その厚みが７２５～７７５μｍであるウエーハを適用することが可能である。
また、本明細書においては、シリコン等の半導体からなる円盤状のウエーハ１１を加工する場合について説明するが、加工の対象となるウエーハの材質、形状、構造及び大きさ等に制限はない。例えば、他の半導体、セラミックス、樹脂及び金属等の材料を用いて形成される任意の形状のウエーハに対して本明細書で開示される加工を施してもよい。同様に、ウエーハに形成されるデバイスの種類、数量、形状、構造、大きさ及び配置等にも制限はない。
図２は、図１に示される複数のストリート２１に存在する機能層１９の一部を分断する機能層分断ステップの一例を示す斜視図である。
図２に示される機能層分断ステップは、チャックテーブル１０と、レーザー加工ユニット１２と、撮像ユニット１４とを備えるレーザー加工装置を用いて行われる。
チャックテーブル１０は、被加工物を保持する概略水平な保持面を備える。また、チャックテーブル１０は、該保持面に該被加工物を保持した状態で、図示しない移動機構によって図２に示されるＸの矢印方向及びＹの矢印方向に移動可能である。なお、両矢印方向は共に該保持面と概略平行な方向であり、また、両矢印方向は互いに概略直交する方向である。
レーザー加工ユニット１２は、チャックテーブル１０の上方に配置され、かつ、チャックテーブル１０の保持面側にウエーハ１１によって吸収される波長（例えば、３５５ｎｍ）のパルスレーザービームを照射可能である。該パルスレーザービームは、基板１５及び機能層１９の少なくとも一つに吸収される。
撮像ユニット１４は、レーザー加工ユニット１２に併設されるようにチャックテーブル１０の上方に配置され、かつ、チャックテーブル１０の保持面側を撮像可能である。
該機能層分断ステップにおいては、まず、円盤状の粘着テープ１８の上面の周辺領域に環状のフレーム１６を貼付し、また、その中央領域にウエーハ１１の裏面を貼付する。次いで、ウエーハ１１の裏面側をチャックテーブル１０の保持面に設置する。
次いで、撮像ユニット１４がウエーハ１１に形成されている複数のストリート２１の位置情報を検出する。次いで、検出された複数のストリート２１の位置情報に基づいてレーザー加工ユニット１２から照射されるレーザービームが複数のストリート２１に沿って走査されるようにチャックテーブル１０が移動する。
具体的には、まず、格子状に配列された複数のストリート２１のうち第１の方向に沿って平行して配列されている複数のストリート２１のいずれかに沿ってレーザービームが照射されるようにチャックテーブル１０が移動する。この時、レーザー加工ユニット１２は、該第１の方向に沿った複数のストリート２１の交差点位置の近傍のみにパルス状のレーザービームを照射する。
該レーザービームは、ウエーハ１１によって吸収される波長のレーザービームである。そのため、該レーザービームが照射された領域ではレーザーアブレーションが生じて溝が形成される。
このようなレーザービームの照射を繰り返すことによって、上面視において、互いに離隔し、かつ、その長辺が第１の方向に沿った長方形状のレーザー加工溝が該ストリートの交差点位置に形成される。また、該ストリート２１と同様に該第１の方向に沿って平行に配列されている残りのストリート２１に対しても順番にレーザービームの照射を行う。
次いで、チャックテーブル１０を９０°回転した後、格子状に配列された複数のストリート２１のうち既にレーザー加工溝が形成された複数のストリート２１と直交して配列されている複数のストリート２１に対しても順番にレーザービームの照射を行う。換言すると、該第１の方向と概略直交する第２の方向に沿って平行して配列されている複数のストリート２１に対しても順番にレーザービームの照射を行う。
その結果、図３に示されるように、複数の領域２３を区画する複数のストリート２１の交差点位置を含む概略十文字の領域のみにレーザー加工溝２５が複数形成される。なお、レーザー加工溝２５は、複数のストリート２１に存在する機能層１９の厚さよりも深い。すなわち、レーザー加工溝２５は、その底面が基板１５に位置するように機能層１９を貫通している。
そのため、レーザー加工溝２５の底面においては、基板１５が露出する。また、複数のストリート２１のレーザー加工溝２５が形成された領域においては、機能層１９が分断される。
また、複数のレーザー加工溝２５のそれぞれは、互いに離隔され、また、複数の交差点位置のいずれかを含み、かつ、該交差点位置以外の交差点位置を含まない領域に位置する。
なお、レーザー加工ユニット１２としては、種々のものを適用することが可能である。例えば、レーザー加工ユニット１２として、ＹＡＧレーザー発振器、ＹＶＯ４レーザー発振器及びＣＯ２レーザー発振器等を備えるものを適用することが可能である。また、レーザー加工ユニット１２としては、照射されるレーザービームの波長が２６６～１０６００ｎｍであり、その平均出力が０．１～５０．０Ｗであり、その繰り返し周波数が１０ｋＨｚ～５０ＭＨｚであるものを適用することが可能である。
また、半導体デバイスの性能を評価するためのＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）は、一般に、ウエーハ１１の有効活用の観点から複数のストリート２１に設けられる。他方、複数のストリート２１にＴＥＧが残存している場合、後述の分割ステップにおいてウエーハ１１を複数のストリート２１に沿って分割することが困難になり得る。
そのため、このようなＴＥＧは、複数のストリート２１の交差点位置を含む概略十文字の領域に形成され、機能層分断ステップにおけるレーザー加工溝２５の形成によって除去されることが好ましい。
換言すると、レーザー加工溝２５は、このようなＴＥＧを完全に除去できるサイズの大きさを備えることが好ましい。例えば、レーザー加工溝２５は、上面視において、概略直交する２本のストリートの一方が延在する方向に沿った長さ５０μｍの長辺を備える長方形と、該２本のストリートの他方が延在する方向に沿った長さ５０μｍの長辺を備える長方形を両者の中心部が重なるように配置させたような形状よりも大きいサイズであることが好ましい。
他方、ウエーハ１１を分割して得られる個々のチップの抗折強度の低下を抑制するという観点からは、レーザー加工溝２５のサイズは小さい方が好ましい。例えば、特定のストリートを介して隣接する一対の領域２３の間に位置するレーザー加工溝２５の一部における該ストリートが延在する方向における長さ（例えば、図３に示される「Ｌ１」）が該方向における領域２３の長さ（例えば、図３に示される「Ｌ２」）の１／４であることが好ましく、１／８以下であることがより好ましく、１／１２以下であることが最も好ましい。
本発明の実施形態における機能層分断ステップは、上述のように実施される。
図４は、機能層分断ステップ後になされる改質層形成ステップの一例を示す縦断面図である。図４に示される改質層形成ステップは、チャックテーブル２０と、レーザー照射ユニット２２とを備えるレーザー照射装置を用いて行われる。
チャックテーブル２０は、被加工物を保持する概略水平な保持面を備える。また、チャックテーブル２０は、該保持面に被加工物を保持した状態で、図示しない移動機構によって図４に示されるＸの矢印方向に移動可能である。なお、該方向は、該保持面と概略平行な方向である。
レーザー照射ユニット２２は、チャックテーブル２０の上方に配置され、かつ、チャックテーブル２０の保持面側にレーザービームを照射可能である。
該改質層形成ステップにおいては、まず、ウエーハ１１と概ね同じ径を有する円盤状の粘着テープ２６の上面にウエーハ１１の表面１７を貼付する。次いで、機能層分断ステップにおいてウエーハ１１の裏面１３に貼付された粘着テープ１８を取り外す（図２参照）。
次いで、粘着テープ２６を介してウエーハ１１の表面１７側をチャックテーブル２０の保持面に設置する。次いで、レーザー照射ユニット２２から照射される、基板１５を透過する波長（例えば、１０６４ｎｍ）のパルスレーザービームの集光点が基板１５内に位置するように設定する。
次いで、レーザー照射ユニット２２から照射されるレーザービームが複数のストリート２１に沿って走査されるようにチャックテーブル２０が移動し、かつ、レーザー照射ユニット２２からウエーハ１１の基板１５を透過する波長のパルスレーザービームを照射する。
具体的には、まず、格子状に配列された複数のストリート２１のうち第１の方向に沿って平行して配列されている複数のストリート２１に対して順番にレーザービームの照射を行う。
次いで、チャックテーブル２０を９０°回転した後、格子状に配列された複数のストリート２１のうち既にレーザービームが照射された複数のストリート２１と直交して配列されている複数のストリート２１に対しても順番にレーザービームの照射を行う。換言すると、該第１の方向と概略直交する第２の方向に沿って平行して配列されている複数のストリート２１に対しても順番にレーザービームの照射を行う。
その結果、図４に示されるように、複数のストリート２１（具体的には、互いに離隔された複数のレーザー加工溝２５と重畳する領域及び隣接するレーザー加工溝２５の間に位置する機能層１９と重畳する領域）に存在する基板１５内に改質層２７が形成される。
なお、レーザー照射ユニット２２としては、種々のものを適用することが可能である。例えば、レーザー照射ユニット２２として、ＹＡＧレーザー発振器及びＹＶＯ４レーザー発振器等を備えるものを適用することが可能である。また、レーザー照射ユニット２２としては、照射されるレーザービームの波長が１０９９～１４００ｎｍであり、その平均出力が０．５～３．０Ｗであり、その繰り返し周波数が８０～１５０ｋＨｚであることが可能である。
本発明の実施形態における改質層形成ステップは、上述のように実施される。
図５は、改質層形成ステップ後になされる分割ステップの一例を示す斜視図である。図５に示される分割ステップは、チャックテーブル２８と、研削ユニット３０とを備える研削装置を用いて行われる。
チャックテーブル２８は、被加工物を保持する概略水平な保持面を備える。また、チャックテーブル２８は、該保持面に該被加工物が保持された状態で、図示しない回転機構によって軸心３２を中心として回転可能である。
研削ユニット３０は、チャックテーブル２８の上方に配置され、かつ、図示しない回転機構によって軸心３４を中心として回転して研削砥石３６によってチャックテーブル２８の保持面に設置された被加工物を研削可能である。
該分割ステップにおいては、まず、粘着テープ２６を介してウエーハ１１の表面側をチャックテーブル２８の保持面に設置する。
次いで、チャックテーブル２８及び研削ユニット３０を共に回転させた状態で、研削ユニット３０を下降させながらウエーハ１１の裏面と研削砥石３６を接触させることでウエーハ１１を研削する。
これにより、ウエーハ１１が研削ユニット３０の下降量に応じた所定の仕上げ厚みへと薄化されるとともに、当該研削によってウエーハ１１に外力が加えられる。その結果、ウエーハ１１の基板１５に内在する改質層２７が分割起点となって、ウエーハ１１が複数のストリート２１に沿って個々のチップに分割される。
本発明の実施形態における分割ステップは、上述のように実施される。これにより、複数のチップが形成される。
上述したチップの製造方法においては、レーザービームによって形成される改質層２７を分割起点とする方法を利用してウエーハ１１を分割してチップを形成する前に複数のストリート２１に存在する機能層１９の一部が分断されている。そのため、改質層２７を分割起点とする亀裂が複数のストリート２１の機能層１９が分断された領域に進展する蓋然性が高くなる。これにより、複数のストリート２１以外においてウエーハ１１が分割される蓋然性を低減することが可能である。
また、上述したチップの製造方法においては、複数のストリート２１に存在する機能層１９の残部が分断されないため、その下方に位置する基板１５が損傷することがない。これにより、得られるチップの抗折強度の低下を抑制することが可能である。
上述したチップの製造方法は、本発明の一態様であって、当該方法と異なるステップを用いるチップの製造方法も本発明には含まれる。例えば、上述したチップの製造方法におけるステップの少なくとも一は、後述のステップに置換されてもよい。
まず、上述したチップの製造方法においては、機能層分断ステップ後に改質層形成ステップを行う例を示したが、両ステップの順番は特に限定されず、改質層形成ステップ後に機能層分断ステップを行ってもよい。
また、上述したチップの製造方法においては、本発明における機能層分断ステップとして、ウエーハ１１が粘着テープ１８に貼付された状態でレーザー加工溝２５を形成するステップを示したが、本発明のおける機能層分断ステップは、ウエーハ１１が粘着テープ１８に貼付されていない状態で行われてもよい。
ウエーハ１１が粘着テープ１８に貼付されていない状態で機能層分断ステップが行われる場合、粘着テープ１８をウエーハ１１から取り外す手間がなくなる点で好ましい。他方、ウエーハ１１が粘着テープ１８に貼付された状態で機能層分断ステップが行われる場合、粘着テープ１８にフレーム１６を貼付して、チャックテーブル１０の保持面にウエーハ１１を設置する際及び取り外す際の利便性（ハンドリング性）を向上させることができる点で好ましい。
また、上述したチップの製造方法においては、本発明における機能層分断ステップとして、複数のストリート２１にレーザービームを照射して、機能層１９の厚さより深いレーザー加工溝２５を形成するステップを示したが（図２及び３参照）、本発明における機能層分断ステップは、レーザービームを用いたものに限定されない。
例えば、本発明における機能層分断ステップとして、複数のストリート２１に対してスクライブ加工を施し、機能層１９の厚さより深いスクライブ加工溝を形成するステップを採用してもよい。該スクライブ加工は、例えば、ダイヤモンドスクライバ等を用いて実施すればよい。
また、上述したチップの製造方法においては、本発明における分割ステップとして、研削装置によってウエーハ１１の裏面を研削してウエーハ１１を個々のチップへと分割する裏面研削ステップを示したが（図５参照）、本発明における分割ステップは、研削装置を用いたものに限定されない。
例えば、図６及び７に示されるエキスパンドテープ３８を拡張してウエーハ１１を分割するステップを本発明の分割ステップとして採用してもよい。具体的には、図６に示されるステップは、円筒形のドラム４０と、支持ユニット４２とを備える拡張装置を用いて行われる。
支持ユニット４２は、ドラム４０の上端部を囲むように設けられている環状の支持台４４を備える。支持台４４は、被拡張物の周辺領域を支持可能である。
また、支持ユニット４２は、支持台４４上においてその周方向に沿って概ね等間隔で配置された複数のクランプ４６を備える。複数のクランプ４６は、支持台４４とともに被拡張物の周辺領域を把持して固定可能である。
また、支持ユニット４２は、支持台４４下においてその周方向に沿って概ね等間隔で配置された複数のロッド４８を備える。複数のロッド４８は、支持台４４及び複数のクランプ４６を支持し、かつ、図示しない昇降機構によって支持台４４及び複数のクランプ４６とともに昇降可能である。
該分割ステップにおいては、まず、円盤状のエキスパンドテープ３８の上面の周辺領域に環状のフレーム５０を貼付し、また、その中央領域にウエーハ１１の裏面１３を貼付する。次いで、改質層形成ステップにおいてウエーハ１１の表面１７に貼付された粘着テープ２６を取り外す（図４参照）。
次いで、支持台４４の上面がドラム４０の上端と同一平面上に位置するように複数のロッド４８を昇降させる。次いで、図６に示されるようにウエーハ１１の裏面１３が下向きになるようにエキスパンドテープ３８の周辺領域及びフレーム５０をクランプ４６によって固定する。次いで、図７に示されるように複数のロッド４８を支持台４４及び複数のクランプ４６とともに降下させる。
これにより、ドラム４０の上端と支持台４４が離隔した分だけ、エキスパンドテープ３８の中央領域がウエーハ１１の平面方向へと拡張される。この時、エキスパンドテープ３８に貼付されているウエーハ１１に該平面方向へと拡張させるような力が作用する。その結果、ウエーハ１１の基板１５に内在する改質層２７が分割起点となって、ウエーハ１１が複数のストリート２１に沿って個々のチップに分割される。
１２インチのシリコンからなる基板の表面側に機能層が形成された厚さが約７００μｍのウエーハを用意した。該ウエーハは、最終的に得られるチップのサイズが１２．７３ｍｍ×１２．４４ｍｍになるように格子状に配列された複数のストリートによって区画されていた。
次いで、該ウエーハの表面側に対して、平均出力が１．１Ｗとなるレーザービームを照射して複数のレーザー加工溝を形成したサンプル１と、平均出力が２．０Ｗとなるレーザービームを照射して複数のレーザー加工溝を形成したサンプル２とを用意した（機能層分断ステップ）。
サンプル１及び２における複数のレーザー加工溝のそれぞれは、複数のストリートの交差点位置を含む概略十文字の領域のみに形成され、その底面が基板に位置するように機能層を貫通していた。
また、サンプル１及び２における複数のレーザー加工溝のそれぞれは、上面視において、概略直交する２本のストリートの一方が延在する方向に沿った長さ１．５ｍｍの長辺を備える長方形と、該２本のストリートの他方が延在する方向に沿った長さ１．５ｍｍの長辺を備える長方形とを両者の中心部が重なるように配置させたような形状であった。
なお、サンプル１及び２を用意するために利用されたレーザービームは、その波長が３５５ｎｍであり、その繰り返し周波数が６００ｋＨｚのパルスレーザービームであった。
また、該機能層分断ステップにおいては、送り速度が２５０ｍｍ／ｓとなるようにウエーハを保持するチャックテーブルを移動させながらウエーハに対するレーザービームの照射を行った。
また、該機能層分断ステップにおいては、まず、格子状に配列された複数のストリートのうち平行して配列されている複数のストリートに対して順番にレーザービームを照射し、次いで、チャックテーブルを９０°回転した後、これらのストリートと直交して配列されている複数のストリートに対して順番にレーザービームを照射した。
次いで、サンプル１及び２のそれぞれに対して裏面側から複数のストリートにレーザービームを照射して、基板に改質層を形成した（改質層形成ステップ）。
なお、該改質層形成ステップにおいてサンプル１及び２に照射されたレーザービームは、その波長が１０９９ｎｍであり、その繰り返し周波数が１２０ｋＨｚのパルスレーザービームであった。該パルスレーザービームの集光点は、基板内の高さが異なる２つの地点に設定された。また、両地点を集光点とするレーザービームの平均出力は、共に１．５Ｗであった。
また、該改質層形成ステップにおいては、送り速度が１０００ｍｍ／ｓとなるように各サンプルを保持するチャックテーブルを移動させながら各サンプルに対するレーザービームの照射を行った。
また、該改質層形成ステップにおいては、まず、格子状に配列された複数のストリートのうち平行して配列されている複数のストリートに対して順番にレーザービームを照射し、次いで、チャックテーブルを９０°回転した後、これらのストリートと直交して配列されている複数のストリートに対して順番にレーザービームを照射した。
最後に、各サンプルの裏面を研削して所定の厚みに薄化することで複数のストリートに沿って分割して個々のチップを製造した（分割ステップ）。この際、両サンプルは、ともに複数のストリートにおいて分割され、割れ目が改質層を分割起点として垂直方向に対して傾いた方向に延在するといった問題は生じなかった。
上述した実施例のサンプル１及び２から得られたチップと比較するための比較例として、後述のサンプルを用意した。まず、上述の機能層分断ステップを行わなかった点を除き、実施例と同様の方法によって個々のチップを製造した（比較例１）。
また、上述の機能層分断ステップにおいて複数のストリートの全体に機能層の厚さよりも深い複数のレーザー加工溝を形成した点を除き、実施例と同様の方法によって個々のチップを製造した（比較例２）。
実施例並びに比較例１及び２において製造されたチップの抗折強度試験を行った。具体的には、支点間距離が３ｍｍとなるように該チップを支持した状態で、該支点間において該チップと接触するロッドを送り速度１ｍｍ／ｍｉｎで移動させることで各チップの抗折強度を得た。
上述の抗折強度試験によって得られた各チップの抗折強度は、表１に記載のとおりである。
Figure 0007433725000001
表１に記載のとおり、実施例によって製造されたチップは、機能層分断ステップにおいて機能層の厚さよりも深いレーザー加工溝が複数のストリートの全体に形成される比較例２のように大幅に抗折強度が低下することなく、機能層分断ステップを行わない比較例１と同等の抗折強度を備えることが分かった。
１１ ：ウエーハ
１３ ：裏面
１５ ：基板
１７ ：表面
１９ ：機能層
２１ ：ストリート
２３ ：領域（半導体デバイス）
２５ ：レーザー加工溝
２７ ：改質層
１０ ：チャックテーブル
１２ ：レーザー加工ユニット
１４ ：撮像ユニット
１６ ：フレーム
１８ ：粘着テープ
２０ ：チャックテーブル
２２ ：レーザー照射ユニット
２６ ：粘着テープ
２８ ：チャックテーブル
３０ ：研削ユニット
３２ ：軸心
３４ ：軸心
３６ ：研削砥石
３８ ：エキスパンドテープ
４０ ：ドラム
４２ ：支持ユニット
４４ ：支持台
４６ ：クランプ
４８ ：ロッド
５０ ：フレーム

Claims (4)

  1. 基板の表面に機能層が形成され、格子状に配列された複数のストリートによって区画された複数の領域のそれぞれにデバイスが形成されたウエーハを、該複数のストリートに沿って分割してチップを形成するチップの製造方法であって、
    該ウエーハの表面側に形成された該機能層のうち該複数のストリートの交差点位置を含む概略十文字の領域のみを分断する機能層分断ステップと、
    該ウエーハの該基板を透過する波長のレーザービームを該ウエーハの裏面側から該複数のストリートに沿って照射し、該基板に改質層を形成する改質層形成ステップと、
    該機能層分断ステップおよび該改質層形成ステップの後、該ウエーハに対して外力を付与し、該ウエーハを該複数のストリートに沿って個々のチップに分割する分割ステップと、
    を含む、チップの製造方法。
  2. 該機能層分断ステップは、該ウエーハに形成された該複数のストリートに対して該ウエーハの表面側から該ウエーハによって吸収される波長のレーザービームを照射し、該機能層の厚さより深いレーザー加工溝を形成する、請求項１に記載のチップの製造方法。
  3. 該機能層分断ステップは、該ウエーハに形成された該複数のストリートに対してスクライブ加工を施し、該機能層の厚さより深いスクライブ加工溝を形成する、請求項１に記載のチップの製造方法。
  4. 該分割ステップは、
    該ウエーハの裏面側から研削ユニットにより該ウエーハを研削し、チップの仕上げ厚みへと薄化するとともに、該ウエーハを個々のチップへと分割する裏面研削ステップである、請求項１乃至３のいずれかに記載のチップの製造方法。
JP2020110547A 2020-06-26 2020-06-26 チップの製造方法 Active JP7433725B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020110547A JP7433725B2 (ja) 2020-06-26 2020-06-26 チップの製造方法
KR1020210073019A KR20220000812A (ko) 2020-06-26 2021-06-04 칩의 제조 방법
TW110122679A TW202201510A (zh) 2020-06-26 2021-06-22 晶片之製造方法
CN202110696837.4A CN113851423A (zh) 2020-06-26 2021-06-23 芯片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110547A JP7433725B2 (ja) 2020-06-26 2020-06-26 チップの製造方法

Publications (2)

Publication Number Publication Date
JP2022007520A JP2022007520A (ja) 2022-01-13
JP7433725B2 true JP7433725B2 (ja) 2024-02-20

Family

ID=78975082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110547A Active JP7433725B2 (ja) 2020-06-26 2020-06-26 チップの製造方法

Country Status (4)

Country Link
JP (1) JP7433725B2 (ja)
KR (1) KR20220000812A (ja)
CN (1) CN113851423A (ja)
TW (1) TW202201510A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165227A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004259846A (ja) 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2007149820A (ja) 2005-11-25 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2011165767A (ja) 2010-02-05 2011-08-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2012089709A (ja) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP2015133435A (ja) 2014-01-15 2015-07-23 株式会社ディスコ ウエーハの加工方法
JP2015146406A (ja) 2014-02-04 2015-08-13 住友電気工業株式会社 縦型電子デバイスの製造方法および縦型電子デバイス
JP2016187014A (ja) 2015-03-27 2016-10-27 株式会社ディスコ ウエーハの加工方法
JP2018006653A (ja) 2016-07-06 2018-01-11 株式会社ディスコ 半導体デバイスチップの製造方法
JP2020021791A (ja) 2018-07-31 2020-02-06 株式会社ディスコ ウエーハの加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111428A (ja) 2002-09-13 2004-04-08 Tokyo Seimitsu Co Ltd チップ製造方法
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165227A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004259846A (ja) 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2007149820A (ja) 2005-11-25 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2011165767A (ja) 2010-02-05 2011-08-25 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
JP2012089709A (ja) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP2015133435A (ja) 2014-01-15 2015-07-23 株式会社ディスコ ウエーハの加工方法
JP2015146406A (ja) 2014-02-04 2015-08-13 住友電気工業株式会社 縦型電子デバイスの製造方法および縦型電子デバイス
JP2016187014A (ja) 2015-03-27 2016-10-27 株式会社ディスコ ウエーハの加工方法
JP2018006653A (ja) 2016-07-06 2018-01-11 株式会社ディスコ 半導体デバイスチップの製造方法
JP2020021791A (ja) 2018-07-31 2020-02-06 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN113851423A (zh) 2021-12-28
KR20220000812A (ko) 2022-01-04
TW202201510A (zh) 2022-01-01
JP2022007520A (ja) 2022-01-13

Similar Documents

Publication Publication Date Title
JP5090897B2 (ja) ウェーハの分割方法
JP6180120B2 (ja) 拡張装置および拡張方法
KR102294251B1 (ko) 웨이퍼의 가공 방법
US20140206177A1 (en) Wafer processing method
KR102349663B1 (ko) 웨이퍼의 가공 방법
CN110828296A (zh) 用于半导体晶片的边缘修整的方法及相关设备
TW202205421A (zh) 矽基板製造方法
TW201729269A (zh) 晶圓的加工方法
KR20150117607A (ko) 웨이퍼 가공 방법
KR20200137971A (ko) 웨이퍼의 제조 방법 및 적층 디바이스칩의 제조 방법
JP6012185B2 (ja) 半導体デバイスの製造方法
US20080023456A1 (en) Method of forming embrittled areas inside wafer for division
KR102629098B1 (ko) 웨이퍼의 가공 방법
JP6152013B2 (ja) ウェーハの加工方法
JP7433725B2 (ja) チップの製造方法
US7696069B2 (en) Wafer dividing method
JP5969214B2 (ja) 半導体デバイスの製造方法
US9455149B2 (en) Plate-like object processing method
JP6634300B2 (ja) ウエーハの加工方法
CN111571043B (zh) 晶片的加工方法
Suzuki et al. Improving Throughput of Zero-Kerf Singulation for Ultra-Thin Wafers using Stealth Dicing
JP2005116614A (ja) 積層ウェーハの加工方法
US20240082951A1 (en) Laser processing machine
JP2015107491A (ja) レーザー加工方法
JP2019149409A (ja) Ｌｏｗ−ｋ膜付きウエハの分断方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240206

R150 Certificate of patent or registration of utility model

Ref document number: 7433725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150