CN113851423A - 芯片的制造方法 - Google Patents

芯片的制造方法 Download PDF

Info

Publication number
CN113851423A
CN113851423A CN202110696837.4A CN202110696837A CN113851423A CN 113851423 A CN113851423 A CN 113851423A CN 202110696837 A CN202110696837 A CN 202110696837A CN 113851423 A CN113851423 A CN 113851423A
Authority
CN
China
Prior art keywords
wafer
streets
functional layer
laser beam
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110696837.4A
Other languages
English (en)
Inventor
铃木元
小川雄辉
田中圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN113851423A publication Critical patent/CN113851423A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供芯片的制造方法，在利用将通过激光束而形成的改质层作为分割起点的方法对晶片进行分割时，抑制该晶片在间隔道以外断开，并且抑制所得到的芯片的抗折强度的降低。在利用将通过激光束而形成的改质层作为分割起点的方法对晶片进行分割而形成芯片时，不将划分该芯片的边界的多条间隔道中所存在的功能层全部断开，而是仅将该功能层中的包含该多条间隔道的交叉点位置在内的大致十字形(即，在俯视时，将沿特定的方向延伸的长方形和沿与该特定的方向垂直的方向延伸的长方形按照两个长方形的中心部重叠的方式配置而得的形状)的区域断开。

Description

芯片的制造方法
技术领域
本发明涉及对晶片进行分割而形成芯片的芯片的制造方法。
背景技术
具有半导体器件的芯片是通过沿着交叉的多条间隔道对在正面上具有功能层的晶片进行分割而形成的。该功能层例如由在硅等半导体形成的基板的正面上掺杂有杂质的杂质区域以及成膜在该杂质区域上的绝缘膜和导电膜等构成。另外，该多条间隔道划分平面方向上的芯片的边界，通常排列成格子状。
在专利文献1中公开了一种也被称为SDBG(Stealth Dicing Before Grinding：磨削前隐形切割)的利用激光束对晶片进行分割的技术。
具体而言，在专利文献1所记载的发明中，在对晶片的正面扫描激光束而在基板中形成改质层之后，从背面对该晶片进行磨削，由此，该改质层成为分割起点从而晶片被割断。即，在专利文献1所记载的发明中，为了在划分芯片的边界的间隔道上形成改质层而利用激光束。
另外，因近年来对半导体器件的品质(例如DRAM、NAND型闪速存储器等半导体存储器的大容量化)的要求的提高，芯片中所含的功能层的膜厚存在增大的倾向。因此，在如专利文献1所记载的发明那样在基板中形成改质层的情况下，存在未形成该改质层的部分变厚的倾向。
其结果是，有时晶片的功能层不会沿着间隔道被分割。具体而言，有时会产生如下的问题：以形成于基板的改质层为分割起点的裂纹在该功能层中在相对于垂直方向倾斜的方向上延伸。
在专利文献2中公开了用于解决这样的问题的方法。具体而言，在专利文献2所记载的发明中，通过预先对间隔道照射激光光线或者实施划刻加工而形成比功能层的厚度深的槽，能够使以改质层为分割起点的裂纹在垂直方向上延伸。
专利文献1：日本特开2004-111428号公报
专利文献2：日本特开2007-173475号公报
但是，在专利文献2所记载的发明中，形成于间隔道的槽在功能层中贯通而蔓延至基板。因此，存在基板发生损伤而芯片的抗折强度降低的情况。
发明内容
因此，本发明的目的在于提供芯片的制造方法，在利用将通过激光束而形成的改质层作为分割起点的方法对晶片进行分割时，能够抑制该晶片在间隔道以外断开，并且能够抑制所得到的芯片的抗折强度的降低。
根据本发明，提供一种芯片的制造方法，将晶片沿着多条间隔道进行分割而形成芯片，该晶片在基板的正面上形成有功能层，并且在由呈格子状排列的所述多条间隔道划分的多个区域中分别形成有器件，其中，该芯片的制造方法包含如下的步骤：功能层断开步骤，仅将形成于该晶片的正面侧的该功能层中的包含该多条间隔道的交叉点位置在内的大致十字形的区域断开；改质层形成步骤，从该晶片的背面侧沿着该多条间隔道照射透过该晶片的该基板的波长的激光束，在该基板中形成改质层；以及分割步骤，在该功能层断开步骤和该改质层形成步骤之后，对该晶片施加外力，沿着该多条间隔道将该晶片分割成各个芯片。
优选在该功能层断开步骤中，从该晶片的正面侧对形成于该晶片的该多条间隔道照射被该晶片吸收的波长的激光束，形成比该功能层的厚度深的激光加工槽。
优选在该功能层断开步骤中，对形成于该晶片的该多条间隔道实施划刻加工，形成比该功能层的厚度深的划刻加工槽。
优选该分割步骤是如下的背面磨削步骤：利用磨削单元从该晶片的背面侧对该晶片进行磨削而薄化至芯片的完工厚度，并且将该晶片分割成各个芯片。
在本发明中，在利用将通过激光束而形成的改质层作为分割起点的方法对晶片进行分割而形成芯片之前，将存在于多条间隔道中的功能层的一部分断开。因此，以改质层为分割起点的龟裂向多条间隔道的功能层已被分割的区域发展的概率升高。由此，能够降低晶片在多条间隔道以外被分割的可能性。
另外，在本发明中，由于存在于多条间隔道的功能层的剩余部分未被断开，因此位于剩余部分的下方的基板不会损伤。由此，能够抑制所得到的芯片的抗折强度的降低。
附图说明
图1是示出晶片的一例的立体图。
图2是示出功能层断开步骤的一例的情况的立体图。
图3是将功能层断开步骤后的晶片的一例的一部分放大而示出的俯视图。
图4是示出改质层形成步骤的一例的情况的纵剖视图。
图5是示出分割步骤的一例的情况的立体图。
图6是示出分割步骤的另一例的情况的纵剖视图。
图7是示出分割步骤的另一例的情况的纵剖视图。
标号说明
11：晶片；13：背面；15：基板；17：正面；19：功能层；21：间隔道；23：区域(半导体器件)；25：激光加工槽；27：改质层；10：卡盘工作台；12：激光加工单元；14：拍摄单元；16：框架；18：粘接带；20：卡盘工作台；22：激光照射单元；26：粘接带；28：卡盘工作台；30：磨削单元；32：轴心；34：轴心；36：磨削磨具；38：扩展带；40：鼓；42：支承单元；44：支承台；46：夹具；48：杆；50：框架。
具体实施方式
在本发明中，在利用将通过激光束而形成的改质层作为分割起点的方法对晶片进行分割而形成芯片时，不将存在于划分该芯片的边界的多条间隔道中的功能层全部断开，而是仅将该功能层中的包含该多条间隔道的交叉点位置在内的大致十字形(即，在俯视时，将沿特定的方向延伸的长方形和沿与该特定的方向垂直的方向延伸的长方形按照两者的中心部重叠的方式配置而得的形状)的区域断开。
以下，参照图1～图5对这样的发明的一例进行详细说明。另外，后述的芯片的制造方法只不过是本发明的实施方式，本发明当然不限定于后述的发明。
图1是示出芯片的制造中所使用的晶片的一例的图。图1所示的晶片11具有大致圆盘状的基板15，该基板15是通过对从由硅等半导体形成的圆柱状的锭切出的薄基板形成用于表示晶体取向的凹口或定向平面而得的。而且，在基板15的正面上形成有功能层19，该功能层19包含掺杂有杂质的杂质区域以及成膜在该杂质区域上的多个绝缘膜和多个导电膜。
另外，在本说明书中，为了方便，将晶片11中基板15所在的一侧称为背面13侧，另外，将功能层19所在的一侧称为正面17侧。
在功能层19中，多个区域由呈格子状排列的多条间隔道21划分。分别位于多个区域23中的功能层19构成独立的半导体器件，通过沿着多条间隔道21将晶片11分割而制造具有半导体器件的芯片。
另外，作为晶片11，能够应用各种晶片。例如，作为晶片11，能够应用尺寸为8英寸～12英寸、厚度为725μm～775μm的晶片。
另外，在本说明书中，对加工由硅等半导体形成的圆盘状的晶片11的情况进行说明，但作为加工对象的晶片的材质、形状、构造以及大小等没有限制。例如，也可以对使用其他半导体、陶瓷、树脂和金属等材料形成的任意形状的晶片实施本说明书中公开的加工。同样地，晶片上形成的器件的种类、数量、形状、构造、大小以及配置等也没有限制。
图2是示出功能层断开步骤的一例的情况的立体图，该功能层断开步骤将图1所示的多条间隔道21上所存在的功能层19的一部分断开。
图2所示的功能层断开步骤使用具有卡盘工作台10、激光加工单元12和拍摄单元14的激光加工装置来进行。
卡盘工作台10具有对被加工物进行保持的大致水平的保持面。并且，卡盘工作台10在将该被加工物保持于该保持面上的状态下能够通过未图示的移动机构而在图2所示的箭头X方向和箭头Y方向上移动。此外，两个箭头方向均为与该保持面大致平行的方向，另外，两个箭头方向为相互大致垂直的方向。
激光加工单元12配置在卡盘工作台10的上方，并且能够向卡盘工作台10的保持面侧照射被晶片11吸收的波长(例如为355nm)的脉冲激光束。该脉冲激光束被基板15和功能层19中的至少一方吸收。
拍摄单元14按照与激光加工单元12并列设置的方式配置在卡盘工作台10的上方，并且能够对卡盘工作台10的保持面侧进行拍摄。
在该功能层断开步骤中，首先，在圆盘状的粘接带18的上表面的周边区域粘贴环状的框架16，并且将晶片11的背面粘贴在粘接带18的中央区域。接着，将晶片11的背面侧设置于卡盘工作台10的保持面上。
接着，拍摄单元14对形成于晶片11的多条间隔道21的位置信息进行检测。接着，卡盘工作台10根据所检测的多条间隔道21的位置信息而移动，以便沿着多条间隔道21扫描从激光加工单元12照射的激光束。
具体而言，首先，卡盘工作台10移动以便沿着呈格子状排列的多条间隔道21中的沿第1方向平行排列的多条间隔道21中的任意间隔道照射激光束。此时，激光加工单元12仅对沿着该第1方向的多条间隔道21的交叉点位置的附近照射脉冲状的激光束。
该激光束是被晶片11吸收的波长的激光束。因此，在照射了该激光束的区域产生激光烧蚀而形成槽。
通过反复进行这样的激光束的照射，在俯视时，在该间隔道的交叉点位置形成相互分离且长边沿着第1方向的长方形状的激光加工槽。另外，对与该间隔道21同样地沿着该第1方向平行地排列的剩余的间隔道21也依次进行激光束的照射。
接着，在使卡盘工作台10旋转90°之后，对呈格子状排列的多条间隔道21中的与已经形成有激光加工槽的多条间隔道21垂直地排列的多条间隔道21也依次进行激光束的照射。换言之，对沿着与该第1方向大致垂直的第2方向平行地排列的多条间隔道21也依次进行激光束的照射。
其结果是，如图3所示，在划分多个区域23的多条间隔道21中，仅在包含交叉点位置在内的大致十字形的区域形成多个激光加工槽25。另外，激光加工槽25比存在于多条间隔道21的功能层19的厚度深。即，激光加工槽25按照底面位于基板15中的方式贯通功能层19。
因此，基板15在激光加工槽25的底面露出。另外，在多条间隔道21的形成有激光加工槽25的区域中，功能层19被断开。
另外，多个激光加工槽25分别相互分离，而且，多个激光加工槽25分别位于包含多个交叉点位置中的任意的交叉点位置并且不包含该交叉点位置以外的交叉点位置的区域中。
另外，作为激光加工单元12，能够应用各种激光加工单元。例如，作为激光加工单元12，能够应用具有YAG激光振荡器、YVO4激光振荡器以及CO2激光振荡器等的激光加工单元。另外，作为激光加工单元12，能够应用所照射的激光束的波长为266nm～1060nm、平均输出为0.1W～50.0W、重复频率为10kHz～50MHz的激光加工单元。
另外，通常从晶片11的有效利用的观点出发，在多条间隔道21中设置有用于评价半导体器件的性能的TEG(Test Element Group：测试元件组)。另一方面，在TEG残留于多条间隔道21的情况下，在后述的分割步骤中可能难以沿着多条间隔道21对晶片11进行分割。
因此，优选使这样的TEG形成于包含多条间隔道21的交叉点位置在内的大致十字形的区域，并通过功能层断开步骤中的激光加工槽25的形成而将TEG去除。
换言之，优选激光加工槽25具有能够将这样的TEG完全去除的尺寸的大小。例如，优选激光加工槽25为比如下的形状大的尺寸：在俯视时，将具有沿着大致垂直的2条间隔道中的一条间隔道延伸的方向的长度为50μm的长边的长方形和具有沿着该2条间隔道中的另一条间隔道延伸的方向的长度为50μm的长边的长方形按照两个长方形的中心部重叠的方式配置而得的形状。
另一方面，从抑制对晶片11进行分割而得到的各个芯片的抗折强度降低的观点出发，优选激光加工槽25的尺寸小。例如，位于隔着特定的间隔道而相邻的一对区域23之间的激光加工槽25的一部分的在该间隔道延伸的方向上的长度(例如，图3所示的“L1”)优选为该方向上的区域23的长度(例如，图3所示的“L2”)的1/4以下，更优选为1/8以下，最优选为1/12以下。
本发明的实施方式中的功能层断开步骤如上述那样实施。
图4是示出在功能层断开步骤后进行的改质层形成步骤的一例的情况的纵剖视图。图4所示的改质层形成步骤使用具有卡盘工作台20和激光照射单元22的激光照射装置来进行。
卡盘工作台20具有对被加工物进行保持的大致水平的保持面。另外，卡盘工作台20在将被加工物保持于该保持面上的状态下能够通过未图示的移动机构而在图4所示的箭头X方向上移动。另外，该方向是与该保持面大致平行的方向。
激光照射单元22配置在卡盘工作台20的上方，并且能够向卡盘工作台20的保持面侧照射激光束。
在该改质层形成步骤中，首先，将晶片11的正面17粘贴在具有与晶片11大致相同的直径的圆盘状的粘接带26的上表面上。接着，将功能层断开步骤中粘贴在晶片11的背面13上的粘接带18取下(参照图2)。
接着，隔着粘接带26将晶片11的正面17侧设置于卡盘工作台20的保持面上。接着，进行设定以便使从激光照射单元22照射的透过基板15的波长(例如为1064nm)的脉冲激光束的聚光点位于基板15内。
接着，卡盘工作台20按照沿着多条间隔道21扫描从激光照射单元22照射的激光束的方式移动，并且从激光照射单元22照射透过晶片11的基板15的波长的脉冲激光束。
具体而言，首先，对呈格子状排列的多条间隔道21中的沿着第1方向平行排列的多条间隔道21依次进行激光束的照射。
接着，在使卡盘工作台20旋转90°之后，对呈格子状排列的多条间隔道21中的与已经被照射了激光束的多条间隔道21垂直地排列的多条间隔道21也依次进行激光束的照射。换言之，对沿着与该第1方向大致垂直的第2方向平行地排列的多条间隔道21也依次进行激光束的照射。
其结果是，如图4所示，在存在于多条间隔道21(具体而言，与相互分离的多条激光加工槽25重叠的区域以及与位于相邻的激光加工槽25之间的功能层19重叠的区域)的基板15内形成改质层27。
此外，作为激光照射单元22，能够应用各种激光照射单元。例如，作为激光照射单元22，能够应用具有YAG激光振荡器以及YVO4激光振荡器等的激光照射单元。另外，作为激光照射单元22，所照射的激光束的波长可以为1099nm～1400nm，平均输出可以为0.5W～3.0W，重复频率可以为80kHz～150kHz。
本发明的实施方式中的改质层形成步骤如上述那样实施。
图5是示出在改质层形成步骤后进行的分割步骤的一例的情况的立体图。图5所示的分割步骤使用具有卡盘工作台28和磨削单元30的磨削装置来进行。
卡盘工作台28具有对被加工物进行保持的大致水平的保持面。并且，卡盘工作台28能够在该保持面上保持有该被加工物的状态下通过未图示的旋转机构以轴心32为中心进行旋转。
磨削单元30配置在卡盘工作台28的上方，并且能够通过未图示的旋转机构以轴心34为中心进行旋转，从而通过磨削磨具36对设置于卡盘工作台28的保持面上的被加工物进行磨削。
在该分割步骤中，首先，隔着粘接带26将晶片11的正面侧设置于卡盘工作台28的保持面上。
接着，在使卡盘工作台28和磨削单元30一起旋转的状态下，一边使磨削单元30下降一边使晶片11的背面与磨削磨具36接触，由此对晶片11进行磨削。
由此，将晶片11薄化至与磨削单元30的下降量对应的规定的完工厚度，并且通过该磨削对晶片11施加外力。其结果是，晶片11的基板15内的改质层27成为分割起点，晶片11沿着多条间隔道21被分割成各个芯片。
本发明的实施方式中的分割步骤如上述那样实施。由此，形成多个芯片。
在上述的芯片的制造方法中，在利用将通过激光束而形成的改质层27作为分割起点的方法对晶片11进行分割而形成芯片之前，将存在于多条间隔道21上的功能层19的一部分断开。因此，以改质层27为分割起点的龟裂向多条间隔道21的功能层19已被分割的区域发展的概率升高。由此，能够降低晶片11在多条间隔道21以外被分割的可能性。
另外，在上述芯片的制造方法中，由于存在于多条间隔道21的功能层19的剩余部分未被断开，因此位于该剩余部分的下方的基板15不会损伤。由此，能够抑制所得到的芯片的抗折强度的降低。
上述芯片的制造方法是本发明的一个方式，本发明也包含使用与该方法不同的步骤的芯片的制造方法。例如，上述的芯片的制造方法中的步骤中的至少一个步骤也可以置换为后述的步骤。
首先，在上述芯片的制造方法中，示出了在功能层断开步骤之后进行改质层形成步骤的例子，但两个步骤的顺序没有特别限定，也可以在改质层形成步骤之后进行功能层断开步骤。
另外，在上述的芯片的制造方法中，作为本发明中的功能层断开步骤，示出了在晶片11粘贴在粘接带18上的状态下形成激光加工槽25的步骤，但本发明中的功能层断开步骤也可以在晶片11未粘贴在粘接带18上的状态下进行。
当在晶片11未粘贴在粘接带18上的状态下进行功能层断开步骤的情况下，在不需要耗费将粘接带18从晶片11取下的工夫这一点上是优选的。另一方面，当在晶片11粘贴在粘接带18上的状态下进行功能层断开步骤的情况下，在粘接带18上粘贴框架16从而能够提高在卡盘工作台10的保持面上设置和取下晶片11时的便利性(操作性)，在这一点上是优选的。
另外，在上述芯片的制造方法中，作为本发明中的功能层断开步骤，示出了对多条间隔道21照射激光束而形成比功能层19的厚度深的激光加工槽25的步骤(参照图2和图3)，但本发明中的功能层断开步骤并不限定于使用激光束的步骤。
例如，作为本发明中的功能层断开步骤，也可以采用对多条间隔道21实施划刻加工而形成比功能层19的厚度深的划刻加工槽的步骤。该划刻加工例如使用金刚石划刻器等来实施即可。
另外，在上述的芯片的制造方法中，作为本发明中的分割步骤，示出了通过磨削装置对晶片11的背面进行磨削而将晶片11分割成各个芯片的背面磨削步骤(参照图5)，但本发明中的分割步骤不限于使用磨削装置。
例如，也可以采用图6和图7所示的对扩展带38进行扩展而将晶片11分割的步骤作为本发明的分割步骤。具体而言，图6所示的步骤使用具有圆筒形的鼓40和支承单元42的扩展装置来进行。
支承单元42具有以围绕鼓40的上端部的方式设置的环状的支承台44。支承台44能够支承被扩展物的周边区域。
另外，支承单元42具有在支承台44上沿周向大致等间隔地配置的多个夹具46。多个夹具46能够与支承台44一起对被扩展物的周边区域进行把持从而进行固定。
另外，支承单元42具有在支承台44的下方沿着周向大致等间隔地配置的多个杆48。多个杆48对支承台44以及多个夹具46进行支承，并且能够通过未图示的升降机构而与支承台44以及多个夹具46一起进行升降。
在该分割步骤中，首先，将环状的框架50粘贴在圆盘状的扩展带38的上表面的周边区域，并且，在框架50的中央区域粘贴晶片11的背面13。接着，将在改质层形成步骤中粘贴在晶片11的正面17上的粘接带26取下(参照图4)。
接着，按照支承台44的上表面与鼓40的上端位于同一平面上的方式使多个杆48升降。接着，如图6所示，按照使晶片11的背面13朝下的方式通过夹具46对扩展带38的周边区域和框架50进行固定。接着，如图7所示，使多个杆48与支承台44和多个夹具46一起下降。
由此，扩展带38的中央区域沿晶片11的平面方向按照鼓40的上端与支承台44所分离的量而扩展。此时，对粘贴在扩展带38上的晶片11作用使晶片11沿该平面方向扩展的力。其结果是，晶片11的基板15内的改质层27成为分割起点，晶片11沿着多条间隔道21被分割成各个芯片。
[实施例]
以下，对本发明的实施例进行说明。首先，准备在由12英寸的硅形成的基板的正面侧形成有功能层的厚度约为700μm的晶片。该晶片按照最终得到的芯片的尺寸为12.73mm×12.44mm的方式被呈格子状的多条间隔道划分。
接着，准备对该晶片的正面侧照射平均输出为1.1W的激光束而形成了多个激光加工槽的样品1和照射平均输出为2.0W的激光束而形成了多个激光加工槽的样品2(功能层断开步骤)。
样品1和样品2中的多个激光加工槽分别仅形成于包含多条间隔道的交叉点位置在内的大致十字形的区域，并按照底面位于基板中的方式贯通功能层。
另外，样品1和样品2中的多个激光加工槽分别是如下的形状：在俯视时，将具有沿着大致垂直的2条间隔道中的一条间隔道延伸的方向的长度为1.5mm的长边的长方形和具有沿着该2条间隔道中的另一条间隔道延伸的方向的长度为1.5mm的长边的长方形按照两个长方形的中心部重叠的方式配置而得的形状。
另外，为了准备样品1和样品2而利用的激光束是波长为355nm、重复频率为600kHz的脉冲激光束。
并且，在该功能层断开步骤中，一边按照进给速度为250mm/s的方式使保持着晶片的卡盘工作台移动，一边对晶片照射激光束。
另外，在该功能层断开步骤中，首先，对呈格子状排列的多条间隔道中的平行排列的多条间隔道依次照射激光束，接着，在使卡盘工作台旋转90°之后，对与这些间隔道垂直排列的多条间隔道依次照射激光束。
接着，对样品1和样品2分别从背面侧向多条间隔道照射激光束，在基板中形成改质层(改质层形成步骤)。
另外，该改质层形成步骤中对样品1和样品2照射的激光束是波长为1099nm、重复频率为120kHz的脉冲激光束。该脉冲激光束的聚光点被设定在基板内的高度不同的2个部位。另外，以两个部位为聚光点的激光束的平均输出均为1.5W。
另外，在该改质层形成步骤中，一边按照进给速度为1000mm/s的方式使保持着各样品的卡盘工作台移动，一边对各样品照射激光束。
另外，在该改质层形成步骤中，首先，对呈格子状排列的多条间隔道中的平行排列的多条间隔道依次照射激光束，接着，在使卡盘工作台旋转90°之后，对与这些间隔道垂直排列的多条间隔道依次照射激光束。
最后，对各样品的背面进行磨削而薄化至规定的厚度，从而沿着多条间隔道进行分割而制造各个芯片(分割步骤)。此时，两样品均在多条间隔道被分割，不会产生裂纹以改质层为分割起点而在相对于垂直方向倾斜的方向上延伸的问题。
作为用于与由上述实施例的样品1和样品2得到的芯片进行比较的比较例，准备了后述的样品。首先，通过除了不进行上述的功能层断开步骤这一点以外与实施例相同的方法制造各个芯片(比较例1)。
另外，通过除了在上述的功能层断开步骤中在全部的多条间隔道中形成了比功能层的厚度深的多个激光加工槽这一点以外与实施例相同的方法制造各个芯片(比较例2)。
进行了实施例以及比较例1和比较例2中所制造的芯片的抗折强度试验。具体而言，在以支点间距离为3mm的方式对该芯片进行了支承的状态下，在该支点间使与该芯片接触的杆以1mm/min的进给速度移动，由此得到各芯片的抗折强度。
通过上述抗折强度试验而得到的各芯片的抗折强度如表1所记载。
[表1]
Figure BDA0003128199940000111
如表1中记载可知：通过实施例制造的芯片不会像在功能层断开步骤中在全部的多条间隔道中形成比功能层的厚度深的激光加工槽的比较例2那样造成折强度大幅降低，而是具有与不进行功能层断开步骤的比较例1同等的抗折强度。

Claims (4)

1.一种芯片的制造方法，将晶片沿着多条间隔道进行分割而形成芯片，该晶片在基板的正面上形成有功能层，并且在由呈格子状排列的所述多条间隔道划分的多个区域中分别形成有器件，其中，
该芯片的制造方法包含如下的步骤：
功能层断开步骤，仅将形成于该晶片的正面侧的该功能层中的包含该多条间隔道的交叉点位置在内的大致十字形的区域断开；
改质层形成步骤，从该晶片的背面侧沿着该多条间隔道照射透过该晶片的该基板的波长的激光束，在该基板中形成改质层；以及
分割步骤，在该功能层断开步骤和该改质层形成步骤之后，对该晶片施加外力，沿着该多条间隔道将该晶片分割成各个芯片。
2.根据权利要求1所述的芯片的制造方法，其中，
在该功能层断开步骤中，从该晶片的正面侧对形成于该晶片的该多条间隔道照射被该晶片吸收的波长的激光束，形成比该功能层的厚度深的激光加工槽。
3.根据权利要求1所述的芯片的制造方法，其中，
在该功能层断开步骤中，对形成于该晶片的该多条间隔道实施划刻加工，形成比该功能层的厚度深的划刻加工槽。
4.根据权利要求1至3中的任意一项所述的芯片的制造方法，其中，
该分割步骤是如下的背面磨削步骤：利用磨削单元从该晶片的背面侧对该晶片进行磨削而薄化至芯片的完工厚度，并且将该晶片分割成各个芯片。
CN202110696837.4A 2020-06-26 2021-06-23 芯片的制造方法 Pending CN113851423A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020110547A JP7433725B2 (ja) 2020-06-26 2020-06-26 チップの製造方法
JP2020-110547 2020-06-26

Publications (1)

Publication Number Publication Date
CN113851423A true CN113851423A (zh) 2021-12-28

Family

ID=78975082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110696837.4A Pending CN113851423A (zh) 2020-06-26 2021-06-23 芯片的制造方法

Country Status (4)

Country Link
JP (1) JP7433725B2 (zh)
KR (1) KR20220000812A (zh)
CN (1) CN113851423A (zh)
TW (1) TW202201510A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165227A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004111428A (ja) 2002-09-13 2004-04-08 Tokyo Seimitsu Co Ltd チップ製造方法
JP2004259846A (ja) 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2007149820A (ja) 2005-11-25 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5558128B2 (ja) 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
JP2012089709A (ja) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP6230422B2 (ja) 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法
JP2015146406A (ja) 2014-02-04 2015-08-13 住友電気工業株式会社 縦型電子デバイスの製造方法および縦型電子デバイス
JP6521695B2 (ja) 2015-03-27 2019-05-29 株式会社ディスコ ウエーハの加工方法
JP6713212B2 (ja) 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
JP7154860B2 (ja) 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
JP2022007520A (ja) 2022-01-13
TW202201510A (zh) 2022-01-01
KR20220000812A (ko) 2022-01-04
JP7433725B2 (ja) 2024-02-20

Similar Documents

Publication Publication Date Title
US7134943B2 (en) Wafer processing method
JP4694845B2 (ja) ウエーハの分割方法
US7134942B2 (en) Wafer processing method
US7611970B2 (en) Wafer processing method
TW201712747A (zh) 晶圓的加工方法
JP5090897B2 (ja) ウェーハの分割方法
US20090215245A1 (en) Wafer dividing method
KR102349663B1 (ko) 웨이퍼의 가공 방법
KR20150117607A (ko) 웨이퍼 가공 방법
TW201729269A (zh) 晶圓的加工方法
JP6012185B2 (ja) 半導体デバイスの製造方法
TW201721729A (zh) 晶圓之加工方法
US7696069B2 (en) Wafer dividing method
JP5453123B2 (ja) 切削方法
JP5969214B2 (ja) 半導体デバイスの製造方法
US9455149B2 (en) Plate-like object processing method
CN113851423A (zh) 芯片的制造方法
TWI831925B (zh) 晶圓之加工方法
JP2016076523A (ja) ウエーハの加工方法
JP2019034391A (ja) 加工方法
KR102294249B1 (ko) 웨이퍼의 가공 방법
US20220288722A1 (en) Manufacturing methods of wafer and chips and position adjustment method of laser beam
JP2024042769A (ja) チップの製造方法
KR20220108719A (ko) 칩의 제조 방법
JP2023069380A (ja) 加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination