KR20220000812A - 칩의 제조 방법 - Google Patents

칩의 제조 방법 Download PDF

Info

Publication number
KR20220000812A
KR20220000812A KR1020210073019A KR20210073019A KR20220000812A KR 20220000812 A KR20220000812 A KR 20220000812A KR 1020210073019 A KR1020210073019 A KR 1020210073019A KR 20210073019 A KR20210073019 A KR 20210073019A KR 20220000812 A KR20220000812 A KR 20220000812A
Authority
KR
South Korea
Prior art keywords
wafer
streets
chip
functional layer
laser beam
Prior art date
Application number
KR1020210073019A
Other languages
English (en)
Inventor
하지메 스즈키
유키 오가와
게이 다나카
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20220000812A publication Critical patent/KR20220000812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

(과제) 레이저 빔에 의해 형성되는 개질층을 분할 기점으로 하는 방법을 이용하여 웨이퍼를 분할할 때에 스트리트 이외에 있어서 그 웨이퍼가 분단되는 것을 억제함과 함께 얻어지는 칩의 항절 강도의 저하를 억제한다.
(해결 수단) 레이저 빔에 의해 형성되는 개질층을 분할 기점으로 하는 방법을 이용하여 웨이퍼를 분할하여 칩을 형성할 때에, 그 칩의 경계를 획정하는 복수의 스트리트에 존재하는 기능층 모두를 분단하는 것이 아니라, 그 기능층 중 그 복수의 스트리트의 교차점 위치를 포함하는 개략 열십자 (즉, 상면에서 보았을 때에 있어서, 특정한 방향으로 연장되는 장방형과, 그 특정한 방향과 직교하는 방향으로 연장되는 장방형을 양자의 중심부가 겹치도록 배치시킨 것과 같은 형상) 의 영역만을 분단한다.

Description

칩의 제조 방법{METHOD OF MANUFACTURING CHIP}
본 발명은, 웨이퍼를 분할하여 칩을 형성하는 칩의 제조 방법에 관한 것이다.
반도체 디바이스를 구비하는 칩은, 표면에 기능층을 갖는 웨이퍼를 교차하는 복수의 스트리트를 따라 분할함으로써 형성된다. 그 기능층은, 예를 들어, 실리콘 등의 반도체로 이루어지는 기판의 표면에 불순물이 도핑된 불순물 영역 그리고 그 불순물 영역 상에 성막되는 절연막 및 도전막 등에 의해 구성된다. 또한, 그 복수의 스트리트는, 평면 방향에 있어서의 칩의 경계를 획정하는 것으로, 격자상으로 배열되는 것이 일반적이다.
특허문헌 1 에는, SDBG (Stealth Dicing Before Grinding) 라고도 불리는 레이저 빔을 이용하여 웨이퍼를 분할하는 기술이 개시되어 있다.
구체적으로는, 특허문헌 1 에 기재된 발명에 있어서는, 레이저 빔을 웨이퍼 표면에 주사하여 기판에 개질층을 형성한 후에 그 웨이퍼를 이면으로부터 연삭함으로써, 그 개질층이 분할 기점이 되어 웨이퍼가 할단된다. 즉, 특허문헌 1 에 기재된 발명에 있어서는, 칩의 경계를 획정하는 스트리트에 개질층을 형성하기 위해서 레이저 빔이 이용되고 있다.
그런데, 칩에 포함되는 기능층의 막 두께는, 최근의 반도체 디바이스의 품질 (예를 들어, DRAM 및 NAND 형 플래쉬 메모리 등의 반도체 메모리의 대용량화) 에 대한 요구의 고조로부터 증대하는 경향이 있다. 그 때문에, 특허문헌 1 에 기재된 발명과 같이 기판에 개질층을 형성하는 경우에는, 그 개질층이 형성되지 않는 부분이 두꺼워지는 경향이 있다.
그 결과, 웨이퍼의 기능층이 스트리트를 따라 분할되지 않는 경우가 있다. 구체적으로는, 기판에 형성된 개질층을 분할 기점으로 하는 균열 선이 그 기능층에 있어서 수직 방향에 대하여 기울어진 방향으로 연장된다는 문제가 발생하는 경우가 있다.
특허문헌 2 에는, 이와 같은 문제를 해결하기 위한 방법이 개시되어 있다. 구체적으로는, 특허문헌 2 에 기재된 발명에 있어서는, 미리 스트리트에 레이저 광선을 조사하거나 또는 스크라이브 가공을 실시하여 기능층의 두께보다 깊은 홈을 형성함으로써, 개질층을 분할 기점으로 하는 균열 선을 수직 방향으로 연장시키는 것이 가능하다.
일본 공개특허공보 2004-111428호 일본 공개특허공보 2007-173475호
단, 특허문헌 2 에 기재된 발명에 있어서는, 스트리트에 형성되는 홈이 기능층을 관통하여 기판에까지 이르고 있다. 그 때문에, 기판이 손상되어 칩의 항절 강도가 저하하는 경우가 있다.
그래서, 본 발명은, 레이저 빔에 의해 형성되는 개질층을 분할 기점으로 하는 방법을 이용하여 웨이퍼를 분할할 때에 스트리트 이외에 있어서 그 웨이퍼가 분단되는 것을 억제함과 함께 얻어지는 칩의 항절 강도의 저하를 억제할 수 있는 칩의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 기판의 표면에 기능층이 형성되고, 격자상으로 배열된 복수의 스트리트에 의해 구획된 복수의 영역의 각각에 디바이스가 형성된 웨이퍼를, 그 복수의 스트리트를 따라 분할하여 칩을 형성하는 칩의 제조 방법으로서, 그 웨이퍼의 표면측에 형성된 그 기능층 중 그 복수의 스트리트의 교차점 위치를 포함하는 개략 열십자의 영역만을 분단하는 기능층 분단 스텝과, 그 웨이퍼의 그 기판을 투과하는 파장의 레이저 빔을 그 웨이퍼의 이면측으로부터 그 복수의 스트리트를 따라 조사하여, 그 기판에 개질층을 형성하는 개질층 형성 스텝과, 그 기능층 분단 스텝 및 그 개질층 형성 스텝 후, 그 웨이퍼에 대하여 외력을 부여하여, 그 웨이퍼를 그 복수의 스트리트를 따라 개개의 칩으로 분할하는 분할 스텝을 포함하는, 칩의 제조 방법이 제공된다.
바람직하게는, 그 기능층 분단 스텝은, 그 웨이퍼에 형성된 그 복수의 스트리트에 대하여 그 웨이퍼의 표면측으로부터 그 웨이퍼에 의해 흡수되는 파장의 레이저 빔을 조사하여, 그 기능층의 두께보다 깊은 레이저 가공 홈을 형성한다.
바람직하게는, 그 기능층 분단 스텝은, 그 웨이퍼에 형성된 그 복수의 스트리트에 대하여 스크라이브 가공을 실시하여, 그 기능층의 두께보다 깊은 스크라이브 가공 홈을 형성한다.
바람직하게는, 그 분할 스텝은, 그 웨이퍼의 이면측으로부터 연삭 유닛에 의해 그 웨이퍼를 연삭하여, 칩의 마무리 두께로 박화함과 함께, 그 웨이퍼를 개개의 칩으로 분할하는 이면 연삭 스텝이다.
본 발명에 있어서는, 레이저 빔에 의해 형성되는 개질층을 분할 기점으로 하는 방법을 이용하여 웨이퍼를 분할하여 칩을 형성하기 전에 복수의 스트리트에 존재하는 기능층의 일부가 분단되어 있다. 그 때문에, 개질층을 분할 기점으로 하는 균열이 복수의 스트리트의 기능층이 분단된 영역으로 진전될 개연성이 높아진다. 이로써, 복수의 스트리트 이외에 있어서 웨이퍼가 분할될 개연성을 저감시키는 것이 가능하다.
또한, 본 발명에 있어서는, 복수의 스트리트에 존재하는 기능층의 잔부가 분단되지 않기 때문에, 그 하방에 위치하는 기판이 손상되는 경우가 없다. 이로써, 얻어지는 칩의 항절 강도의 저하를 억제하는 것이 가능하다.
도 1 은, 웨이퍼의 일례를 나타내는 사시도이다.
도 2 는, 기능층 분단 스텝의 일례의 모습을 나타내는 사시도이다.
도 3 은, 기능층 분단 스텝 후의 웨이퍼의 일례의 일부를 확대하여 나타내는 상면도이다.
도 4 는, 개질층 형성 스텝의 일례의 모습을 나타내는 종단면도이다.
도 5 는, 분할 스텝의 일례의 모습을 나타내는 사시도이다.
도 6 은, 분할 스텝의 그 밖의 예의 모습을 나타내는 종단면도이다.
도 7 은, 분할 스텝의 그 밖의 예의 모습을 나타내는 종단면도이다.
본 발명에 있어서는, 레이저 빔에 의해 형성되는 개질층을 분할 기점으로 하는 방법을 이용하여 웨이퍼를 분할하여 칩을 형성할 때에, 그 칩의 경계를 획정하는 복수의 스트리트에 존재하는 기능층 모두를 분단하는 것이 아니라, 그 기능층 중 그 복수의 스트리트의 교차점 위치를 포함하는 개략 열십자 (즉, 상면에서 보았을 때에 있어서, 특정한 방향으로 연장되는 장방형과, 그 특정한 방향과 직교하는 방향으로 연장되는 장방형을 양자의 중심부가 겹치도록 배치시킨 것과 같은 형상) 의 영역만을 분단한다.
이하에서는, 이와 같은 발명의 일례를 도 1 ∼ 5 를 참조하여 상세히 서술한다. 또한, 후술하는 칩의 제조 방법은, 본 발명의 실시형태에 지나지 않고, 본 발명이 후술하는 발명으로 한정되지 않는 것은 말할 필요도 없다.
도 1 은, 칩의 제조에 사용되는 웨이퍼의 일례를 나타내는 도면이다. 도 1 에 나타내는 웨이퍼 (11) 는, 실리콘 등의 반도체로 이루어지는 원 기둥 형상의 잉곳으로부터 잘려나온 얇은 기판에 대하여 결정 방위를 나타내기 위한 노치 또는 오리엔테이션 플랫을 형성함으로써 얻어지는 개략 원반상의 기판 (15) 을 구비한다. 그리고, 기판 (15) 의 표면에는, 불순물이 도핑된 불순물 영역 그리고 그 불순물 영역 상에 성막되는 복수의 절연막 및 복수의 도전막을 포함하는 기능층 (19) 이 형성되어 있다.
또한, 본 명세서에서는, 편의상, 웨이퍼 (11) 에 있어서 기판 (15) 이 존재하는 측을 이면 (13) 측이라고 칭하고, 또한, 기능층 (19) 이 존재하는 측을 표면 (17) 측이라고 칭한다.
기능층 (19) 에 있어서는, 복수의 영역이 격자상으로 배열된 복수의 스트리트 (21) 에 의해 구획되어 있다. 복수의 영역 (23) 의 각각에 위치하는 기능층 (19) 은 독립적인 반도체 디바이스를 구성하고 있고, 웨이퍼 (11) 를 복수의 스트리트 (21) 를 따라 분할함으로써 반도체 디바이스를 구비하는 칩이 제조된다.
또한, 웨이퍼 (11) 로는, 여러 가지의 것을 적용하는 것이 가능하다. 예를 들어, 웨이퍼 (11) 로서, 그 사이즈가 8 ∼ 12 인치이고, 그 두께가 725 ∼ 775 ㎛ 인 웨이퍼를 적용하는 것이 가능하다.
또한, 본 명세서에 있어서는, 실리콘 등의 반도체로 이루어지는 원반상의 웨이퍼 (11) 를 가공하는 경우에 대하여 설명하지만, 가공의 대상이 되는 웨이퍼의 재질, 형상, 구조 및 크기 등에 제한은 없다. 예를 들어, 다른 반도체, 세라믹스, 수지 및 금속 등의 재료를 사용하여 형성되는 임의의 형상의 웨이퍼에 대하여 본 명세서에서 개시되는 가공을 실시해도 된다. 마찬가지로, 웨이퍼에 형성되는 디바이스의 종류, 수량, 형상, 구조, 크기 및 배치 등에도 제한은 없다.
도 2 는, 도 1 에 나타내는 복수의 스트리트 (21) 에 존재하는 기능층 (19) 의 일부를 분단하는 기능층 분단 스텝의 일례의 모습을 나타내는 사시도이다.
도 2 에 나타내는 기능층 분단 스텝은, 척 테이블 (10) 과, 레이저 가공 유닛 (12) 과, 촬상 유닛 (14) 을 구비하는 레이저 가공 장치를 사용하여 실시된다.
척 테이블 (10) 은, 피가공물을 유지하는 개략 수평의 유지면을 구비한다. 또한, 척 테이블 (10) 은, 그 유지면에 그 피가공물을 유지한 상태에서, 도시하지 않은 이동 기구에 의해 도 2 에 나타내는 X 의 화살표 방향 및 Y 의 화살표 방향으로 이동 가능하다. 또한, 양화살표 방향은 모두 그 유지면과 개략 평행한 방향이고, 또한, 양화살표 방향은 서로 개략 직교하는 방향이다.
레이저 가공 유닛 (12) 은, 척 테이블 (10) 의 상방에 배치되고, 또한, 척 테이블 (10) 의 유지면측에 웨이퍼 (11) 에 의해 흡수되는 파장 (예를 들어, 355 ㎚) 의 펄스 레이저 빔을 조사 가능하다. 그 펄스 레이저 빔은, 기판 (15) 및 기능층 (19) 의 적어도 하나에 흡수된다.
촬상 유닛 (14) 은, 레이저 가공 유닛 (12) 에 병설되도록 척 테이블 (10) 의 상방에 배치되고, 또한, 척 테이블 (10) 의 유지면측을 촬상 가능하다.
그 기능층 분단 스텝에 있어서는, 먼저, 원반상의 점착 테이프 (18) 의 상면의 주변 영역에 환상의 프레임 (16) 을 첩부하고, 또한, 그 중앙 영역에 웨이퍼 (11) 의 이면을 첩부한다. 이어서, 웨이퍼 (11) 의 이면측을 척 테이블 (10) 의 유지면에 설치한다.
이어서, 촬상 유닛 (14) 이 웨이퍼 (11) 에 형성되어 있는 복수의 스트리트 (21) 의 위치 정보를 검출한다. 이어서, 검출된 복수의 스트리트 (21) 의 위치 정보에 기초하여 레이저 가공 유닛 (12) 으로부터 조사되는 레이저 빔이 복수의 스트리트 (21) 를 따라 주사되도록 척 테이블 (10) 이 이동한다.
구체적으로는, 먼저, 격자상으로 배열된 복수의 스트리트 (21) 중 제 1 방향을 따라 평행하게 배열되어 있는 복수의 스트리트 (21) 의 어느 것을 따라 레이저 빔이 조사되도록 척 테이블 (10) 이 이동한다. 이 때, 레이저 가공 유닛 (12) 은, 그 제 1 방향을 따른 복수의 스트리트 (21) 의 교차점 위치의 근방에만 펄스상의 레이저 빔을 조사한다.
그 레이저 빔은, 웨이퍼 (11) 에 의해 흡수되는 파장의 레이저 빔이다. 그 때문에, 그 레이저 빔이 조사된 영역에서는 레이저 어블레이션이 발생하여 홈이 형성된다.
이와 같은 레이저 빔의 조사를 반복하는 것에 의해, 상면에서 보았을 때에 있어서, 서로 이격되고, 또한, 그 장변이 제 1 방향을 따른 장방 형상의 레이저 가공 홈이 그 스트리트의 교차점 위치에 형성된다. 또한, 그 스트리트 (21) 와 동일하게 그 제 1 방향을 따라 평행하게 배열되어 있는 나머지 스트리트 (21) 에 대해서도 순서대로 레이저 빔의 조사를 실시한다.
이어서, 척 테이블 (10) 을 90°회전시킨 후, 격자상으로 배열된 복수의 스트리트 (21) 중 이미 레이저 가공 홈이 형성된 복수의 스트리트 (21) 와 직교하여 배열되어 있는 복수의 스트리트 (21) 에 대해서도 순서대로 레이저 빔의 조사를 실시한다. 다시 말하면, 그 제 1 방향과 개략 직교하는 제 2 방향을 따라 평행하게 배열되어 있는 복수의 스트리트 (21) 에 대해서도 순서대로 레이저 빔의 조사를 실시한다.
그 결과, 도 3 에 나타내는 바와 같이, 복수의 영역 (23) 을 구획하는 복수의 스트리트 (21) 의 교차점 위치를 포함하는 개략 열십자의 영역에만 레이저 가공 홈 (25) 이 복수 형성된다. 또한, 레이저 가공 홈 (25) 은, 복수의 스트리트 (21) 에 존재하는 기능층 (19) 의 두께보다 깊다. 즉, 레이저 가공 홈 (25) 은, 그 저면이 기판 (15) 에 위치하도록 기능층 (19) 을 관통하고 있다.
그 때문에, 레이저 가공 홈 (25) 의 저면에 있어서는, 기판 (15) 이 노출된다. 또한, 복수의 스트리트 (21) 의 레이저 가공 홈 (25) 이 형성된 영역에 있어서는, 기능층 (19) 이 분단된다.
또한, 복수의 레이저 가공 홈 (25) 의 각각은, 서로 이격되고, 또한, 복수의 교차점 위치의 어느 것을 포함하고, 또한, 그 교차점 위치 이외의 교차점 위치를 포함하지 않는 영역에 위치한다.
또한, 레이저 가공 유닛 (12) 으로는, 여러 가지의 것을 적용하는 것이 가능하다. 예를 들어, 레이저 가공 유닛 (12) 으로서, YAG 레이저 발진기, YVO4 레이저 발진기 및 CO2 레이저 발진기 등을 구비하는 것을 적용하는 것이 가능하다. 또한, 레이저 가공 유닛 (12) 으로는, 조사되는 레이저 빔의 파장이 266 ∼ 10600 ㎚ 이고, 그 평균 출력이 0.1 ∼ 50.0 W 이고, 그 반복 주파수가 10 ㎑ ∼ 50 ㎒ 인 것을 적용하는 것이 가능하다.
또한, 반도체 디바이스의 성능을 평가하기 위한 TEG (Test Element Group) 는, 일반적으로, 웨이퍼 (11) 의 유효 활용의 관점에서 복수의 스트리트 (21) 에 형성된다. 다른 한편, 복수의 스트리트 (21) 에 TEG 가 잔존하고 있는 경우, 후술하는 분할 스텝에 있어서 웨이퍼 (11) 를 복수의 스트리트 (21) 를 따라 분할하는 것이 곤란해질 수 있다.
그 때문에, 이와 같은 TEG 는, 복수의 스트리트 (21) 의 교차점 위치를 포함하는 개략 열십자의 영역에 형성되고, 기능층 분단 스텝에 있어서의 레이저 가공 홈 (25) 의 형성에 의해 제거되는 것이 바람직하다.
다시 말하면, 레이저 가공 홈 (25) 은, 이와 같은 TEG 를 완전히 제거할 수 있는 사이즈의 크기를 구비하는 것이 바람직하다. 예를 들어, 레이저 가공 홈 (25) 은, 상면에서 보았을 때에 있어서, 개략 직교하는 2 개의 스트리트의 일방이 연장되는 방향을 따른 길이 50 ㎛ 의 장변을 구비하는 장방형과, 그 2 개의 스트리트의 타방이 연장되는 방향을 따른 길이 50 ㎛ 의 장변을 구비하는 장방형을 양자의 중심부가 겹치도록 배치시킨 것과 같은 형상보다 큰 사이즈인 것이 바람직하다.
다른 한편, 웨이퍼 (11) 를 분할하여 얻어지는 개개의 칩의 항절 강도의 저하를 억제한다는 관점에서는, 레이저 가공 홈 (25) 의 사이즈는 작은 것이 바람직하다. 예를 들어, 특정한 스트리트를 개재하여 인접하는 1 쌍의 영역 (23) 사이에 위치하는 레이저 가공 홈 (25) 의 일부에 있어서의 그 스트리트가 연장되는 방향에 있어서의 길이 (예를 들어, 도 3 에 나타내는 「L1」) 는, 그 방향에 있어서의 영역 (23) 의 길이 (예를 들어, 도 3 에 나타내는 「L2」) 의 1/4 인 것이 바람직하고, 1/8 이하인 것이 보다 바람직하고, 1/12 이하인 것이 가장 바람직하다.
본 발명의 실시형태에 있어서의 기능층 분단 스텝은, 상기 서술한 바와 같이 실시된다.
도 4 는, 기능층 분단 스텝 후에 이루어지는 개질층 형성 스텝의 일례의 모습을 나타내는 종단면도이다. 도 4 에 나타내는 개질층 형성 스텝은, 척 테이블 (20) 과, 레이저 조사 유닛 (22) 을 구비하는 레이저 조사 장치를 사용하여 실시된다.
척 테이블 (20) 은, 피가공물을 유지하는 개략 수평의 유지면을 구비한다. 또한, 척 테이블 (20) 은, 그 유지면에 피가공물을 유지한 상태에서, 도시하지 않은 이동 기구에 의해 도 4 에 나타내는 X 의 화살표 방향으로 이동 가능하다. 또한, 그 방향은, 그 유지면과 개략 평행한 방향이다.
레이저 조사 유닛 (22) 은, 척 테이블 (20) 의 상방에 배치되고, 또한, 척 테이블 (20) 의 유지면측에 레이저 빔을 조사 가능하다.
그 개질층 형성 스텝에 있어서는, 먼저, 웨이퍼 (11) 와 대체로 동일한 직경을 갖는 원반상의 점착 테이프 (26) 의 상면에 웨이퍼 (11) 의 표면 (17) 을 첩부한다. 이어서, 기능층 분단 스텝에 있어서 웨이퍼 (11) 의 이면 (13) 에 첩부된 점착 테이프 (18) 를 떼어낸다 (도 2 참조).
이어서, 점착 테이프 (26) 를 개재하여 웨이퍼 (11) 의 표면 (17) 측을 척 테이블 (20) 의 유지면에 설치한다. 이어서, 레이저 조사 유닛 (22) 으로부터 조사되는, 기판 (15) 을 투과하는 파장 (예를 들어, 1064 ㎚) 의 펄스 레이저 빔의 집광점이 기판 (15) 내에 위치하도록 설정한다.
이어서, 레이저 조사 유닛 (22) 으로부터 조사되는 레이저 빔이 복수의 스트리트 (21) 를 따라 주사되도록 척 테이블 (20) 이 이동하고, 또한, 레이저 조사 유닛 (22) 으로부터 웨이퍼 (11) 의 기판 (15) 을 투과하는 파장의 펄스 레이저 빔을 조사한다.
구체적으로는, 먼저, 격자상으로 배열된 복수의 스트리트 (21) 중 제 1 방향을 따라 평행하게 배열되어 있는 복수의 스트리트 (21) 에 대하여 순서대로 레이저 빔의 조사를 실시한다.
이어서, 척 테이블 (20) 을 90°회전시킨 후, 격자상으로 배열된 복수의 스트리트 (21) 중 이미 레이저 빔이 조사된 복수의 스트리트 (21) 와 직교하여 배열되어 있는 복수의 스트리트 (21) 에 대해서도 순서대로 레이저 빔의 조사를 실시한다. 다시 말하면, 그 제 1 방향과 개략 직교하는 제 2 방향을 따라 평행하게 배열되어 있는 복수의 스트리트 (21) 에 대해서도 순서대로 레이저 빔의 조사를 실시한다.
그 결과, 도 4 에 나타내는 바와 같이, 복수의 스트리트 (21) (구체적으로는, 서로 이격된 복수의 레이저 가공 홈 (25) 과 중첩하는 영역 및 인접하는 레이저 가공 홈 (25) 사이에 위치하는 기능층 (19) 과 중첩하는 영역) 에 존재하는 기판 (15) 내에 개질층 (27) 이 형성된다.
또한, 레이저 조사 유닛 (22) 으로는, 여러 가지의 것을 적용하는 것이 가능하다. 예를 들어, 레이저 조사 유닛 (22) 으로서, YAG 레이저 발진기 및 YVO4 레이저 발진기 등을 구비하는 것을 적용하는 것이 가능하다. 또한, 레이저 조사 유닛 (22) 으로는, 조사되는 레이저 빔의 파장이 1099 ∼ 1400 ㎚ 이고, 그 평균 출력이 0.5 ∼ 3.0 W 이고, 그 반복 주파수가 80 ∼ 150 ㎑ 인 것이 가능하다.
본 발명의 실시형태에 있어서의 개질층 형성 스텝은, 상기 서술한 바와 같이 실시된다.
도 5 는, 개질층 형성 스텝 후에 이루어지는 분할 스텝의 일례의 모습을 나타내는 사시도이다. 도 5 에 나타내는 분할 스텝은, 척 테이블 (28) 과, 연삭 유닛 (30) 을 구비하는 연삭 장치를 사용하여 실시된다.
척 테이블 (28) 은, 피가공물을 유지하는 개략 수평의 유지면을 구비한다. 또한, 척 테이블 (28) 은, 그 유지면에 그 피가공물이 유지된 상태에서, 도시하지 않은 회전 기구에 의해 축심 (32) 을 중심으로 하여 회전 가능하다.
연삭 유닛 (30) 은, 척 테이블 (28) 의 상방에 배치되고, 또한, 도시하지 않은 회전 기구에 의해 축심 (34) 을 중심으로 하여 회전하여 연삭 지석 (36) 에 의해 척 테이블 (28) 의 유지면에 설치된 피가공물을 연삭 가능하다.
그 분할 스텝에 있어서는, 먼저, 점착 테이프 (26) 를 개재하여 웨이퍼 (11) 의 표면측을 척 테이블 (28) 의 유지면에 설치한다.
이어서, 척 테이블 (28) 및 연삭 유닛 (30) 을 모두 회전시킨 상태에서, 연삭 유닛 (30) 을 하강시키면서 웨이퍼 (11) 의 이면과 연삭 지석 (36) 을 접촉시킴으로써 웨이퍼 (11) 를 연삭한다.
이로써, 웨이퍼 (11) 가 연삭 유닛 (30) 의 하강량에 따른 소정 마무리 두께로 박화됨과 함께, 당해 연삭에 의해 웨이퍼 (11) 에 외력이 가해진다. 그 결과, 웨이퍼 (11) 의 기판 (15) 에 내재하는 개질층 (27) 이 분할 기점이 되어, 웨이퍼 (11) 가 복수의 스트리트 (21) 를 따라 개개의 칩으로 분할된다.
본 발명의 실시형태에 있어서의 분할 스텝은, 상기 서술한 바와 같이 실시된다. 이로써, 복수의 칩이 형성된다.
상기 서술한 칩의 제조 방법에 있어서는, 레이저 빔에 의해 형성되는 개질층 (27) 을 분할 기점으로 하는 방법을 이용하여 웨이퍼 (11) 를 분할하여 칩을 형성하기 전에 복수의 스트리트 (21) 에 존재하는 기능층 (19) 의 일부가 분단되어 있다. 그 때문에, 개질층 (27) 을 분할 기점으로 하는 균열이 복수의 스트리트 (21) 의 기능층 (19) 이 분단된 영역으로 진전될 개연성이 높아진다. 이로써, 복수의 스트리트 (21) 이외에 있어서 웨이퍼 (11) 가 분할될 개연성을 저감시키는 것이 가능하다.
또한, 상기 서술한 칩의 제조 방법에 있어서는, 복수의 스트리트 (21) 에 존재하는 기능층 (19) 의 잔부가 분단되지 않기 때문에, 그 하방에 위치하는 기판 (15) 이 손상되는 경우가 없다. 이로써, 얻어지는 칩의 항절 강도의 저하를 억제하는 것이 가능하다.
상기 서술한 칩의 제조 방법은, 본 발명의 일 양태로서, 당해 방법과 상이한 스텝을 사용하는 칩의 제조 방법도 본 발명에는 포함된다. 예를 들어, 상기 서술한 칩의 제조 방법에 있어서의 스텝의 적어도 1 은, 후술하는 스텝으로 치환되어도 된다.
먼저, 상기 서술한 칩의 제조 방법에 있어서는, 기능층 분단 스텝 후에 개질층 형성 스텝을 실시하는 예를 나타냈지만, 양스텝의 순서는 특별히 한정되지 않고, 개질층 형성 스텝 후에 기능층 분단 스텝을 실시해도 된다.
또한, 상기 서술한 칩의 제조 방법에 있어서는, 본 발명에 있어서의 기능층 분단 스텝으로서, 웨이퍼 (11) 가 점착 테이프 (18) 에 첩부된 상태에서 레이저 가공 홈 (25) 을 형성하는 스텝을 나타냈지만, 본 발명에 있어서의 기능층 분단 스텝은, 웨이퍼 (11) 가 점착 테이프 (18) 에 첩부되어 있지 않은 상태에서 실시되어도 된다.
웨이퍼 (11) 가 점착 테이프 (18) 에 첩부되어 있지 않은 상태에서 기능층 분단 스텝이 실시되는 경우, 점착 테이프 (18) 를 웨이퍼 (11) 로부터 떼어내는 수고가 없어지는 점에서 바람직하다. 다른 한편, 웨이퍼 (11) 가 점착 테이프 (18) 에 첩부된 상태에서 기능층 분단 스텝이 실시되는 경우, 점착 테이프 (18) 에 프레임 (16) 을 첩부하여, 척 테이블 (10) 의 유지면에 웨이퍼 (11) 를 설치할 때 및 떼어낼 때의 편리성 (핸들링성) 을 향상시킬 수 있는 점에서 바람직하다.
또한, 상기 서술한 칩의 제조 방법에 있어서는, 본 발명에 있어서의 기능층 분단 스텝으로서, 복수의 스트리트 (21) 에 레이저 빔을 조사하여, 기능층 (19) 의 두께보다 깊은 레이저 가공 홈 (25) 을 형성하는 스텝을 나타냈지만 (도 2 및 3 참조), 본 발명에 있어서의 기능층 분단 스텝은, 레이저 빔을 사용한 것에 한정되지 않는다.
예를 들어, 본 발명에 있어서의 기능층 분단 스텝으로서, 복수의 스트리트 (21) 에 대하여 스크라이브 가공을 실시하여, 기능층 (19) 의 두께보다 깊은 스크라이브 가공 홈을 형성하는 스텝을 채용해도 된다. 그 스크라이브 가공은, 예를 들어, 다이아몬드 스크라이버 등을 사용하여 실시하면 된다.
또한, 상기 서술한 칩의 제조 방법에 있어서는, 본 발명에 있어서의 분할 스텝으로서, 연삭 장치에 의해 웨이퍼 (11) 의 이면을 연삭하여 웨이퍼 (11) 를 개개의 칩으로 분할하는 이면 연삭 스텝을 나타냈지만 (도 5 참조), 본 발명에 있어서의 분할 스텝은, 연삭 장치를 사용한 것에 한정되지 않는다.
예를 들어, 도 6 및 7 에 나타내는 익스팬드 테이프 (38) 를 확장하여 웨이퍼 (11) 를 분할하는 스텝을 본 발명의 분할 스텝으로서 채용해도 된다. 구체적으로는, 도 6 에 나타내는 스텝은, 원통형의 드럼 (40) 과, 지지 유닛 (42) 을 구비하는 확장 장치를 사용하여 실시된다.
지지 유닛 (42) 은, 드럼 (40) 의 상단부를 둘러싸도록 형성되어 있는 환상의 지지대 (44) 를 구비한다. 지지대 (44) 는, 피확장물의 주변 영역을 지지 가능하다.
또한, 지지 유닛 (42) 은, 지지대 (44) 상에 있어서 그 둘레 방향을 따라 대체로 등간격으로 배치된 복수의 클램프 (46) 를 구비한다. 복수의 클램프 (46) 는, 지지대 (44) 와 함께 피확장물의 주변 영역을 파지하여 고정 가능하다.
또한, 지지 유닛 (42) 은, 지지대 (44) 하에 있어서 그 둘레 방향을 따라 대체로 등간격으로 배치된 복수의 로드 (48) 를 구비한다. 복수의 로드 (48) 는, 지지대 (44) 및 복수의 클램프 (46) 를 지지하고, 또한, 도시하지 않은 승강 기구에 의해 지지대 (44) 및 복수의 클램프 (46) 와 함께 승강 가능하다.
그 분할 스텝에 있어서는, 먼저, 원반상의 익스팬드 테이프 (38) 의 상면의 주변 영역에 환상의 프레임 (50) 을 첩부하고, 또한, 그 중앙 영역에 웨이퍼 (11) 의 이면 (13) 을 첩부한다. 이어서, 개질층 형성 스텝에 있어서 웨이퍼 (11) 의 표면 (17) 에 첩부된 점착 테이프 (26) 를 떼어낸다 (도 4 참조).
이어서, 지지대 (44) 의 상면이 드럼 (40) 의 상단과 동일 평면 상에 위치하도록 복수의 로드 (48) 를 승강시킨다. 이어서, 도 6 에 나타내는 바와 같이 웨이퍼 (11) 의 이면 (13) 이 하향이 되도록 익스팬드 테이프 (38) 의 주변 영역 및 프레임 (50) 을 클램프 (46) 에 의해 고정시킨다. 이어서, 도 7 에 나타내는 바와 같이 복수의 로드 (48) 를 지지대 (44) 및 복수의 클램프 (46) 와 함께 강하시킨다.
이로써, 드럼 (40) 의 상단과 지지대 (44) 가 이격된 분만큼, 익스팬드 테이프 (38) 의 중앙 영역이 웨이퍼 (11) 의 평면 방향으로 확장된다. 이 때, 익스팬드 테이프 (38) 에 첩부되어 있는 웨이퍼 (11) 에 그 평면 방향으로 확장시키는 힘이 작용한다. 그 결과, 웨이퍼 (11) 의 기판 (15) 에 내재하는 개질층 (27) 이 분할 기점이 되어, 웨이퍼 (11) 가 복수의 스트리트 (21) 를 따라 개개의 칩으로 분할된다.
실시예
이하에서는, 본 발명의 실시예에 대하여 설명한다. 먼저, 12 인치의 실리콘으로 이루어지는 기판의 표면측에 기능층이 형성된 두께가 약 700 ㎛ 인 웨이퍼를 준비하였다. 그 웨이퍼는, 최종적으로 얻어지는 칩의 사이즈가 12.73 ㎜ × 12.44 ㎜ 가 되도록 격자상으로 배열된 복수의 스트리트에 의해 구획되어 있었다.
이어서, 그 웨이퍼의 표면측에 대하여, 평균 출력이 1.1 W 가 되는 레이저 빔을 조사하여 복수의 레이저 가공 홈을 형성한 샘플 1 과, 평균 출력이 2.0 W 가 되는 레이저 빔을 조사하여 복수의 레이저 가공 홈을 형성한 샘플 2 를 준비하였다 (기능층 분단 스텝).
샘플 1 및 2 에 있어서의 복수의 레이저 가공 홈의 각각은, 복수의 스트리트의 교차점 위치를 포함하는 개략 열십자의 영역에만 형성되고, 그 저면이 기판에 위치하도록 기능층을 관통하고 있었다.
또한, 샘플 1 및 2 에 있어서의 복수의 레이저 가공 홈의 각각은, 상면에서 보았을 때에 있어서, 개략 직교하는 2 개의 스트리트의 일방이 연장되는 방향을 따른 길이 1.5 ㎜ 의 장변을 구비하는 장방형과, 그 2 개의 스트리트의 타방이 연장되는 방향을 따른 길이 1.5 ㎜ 의 장변을 구비하는 장방형을 양자의 중심부가 겹치도록 배치시킨 것과 같은 형상이었다.
또한, 샘플 1 및 2 를 준비하기 위해서 이용된 레이저 빔은, 그 파장이 355 ㎚ 이고, 그 반복 주파수가 600 ㎑ 인 펄스 레이저 빔이었다.
또한, 그 기능층 분단 스텝에 있어서는, 이송 속도가 250 ㎜/s 가 되도록 웨이퍼를 유지하는 척 테이블을 이동시키면서 웨이퍼에 대한 레이저 빔의 조사를 실시하였다.
또한, 그 기능층 분단 스텝에 있어서는, 먼저, 격자상으로 배열된 복수의 스트리트 중 평행하게 배열되어 있는 복수의 스트리트에 대하여 순서대로 레이저 빔을 조사하고, 이어서, 척 테이블을 90°회전시킨 후, 이들 스트리트와 직교하여 배열되어 있는 복수의 스트리트에 대하여 순서대로 레이저 빔을 조사하였다.
이어서, 샘플 1 및 2 의 각각에 대하여 이면측으로부터 복수의 스트리트에 레이저 빔을 조사하여, 기판에 개질층을 형성하였다 (개질층 형성 스텝).
또한, 그 개질층 형성 스텝에 있어서 샘플 1 및 2 에 조사된 레이저 빔은, 그 파장이 1099 ㎚ 이고, 그 반복 주파수가 120 ㎑ 인 펄스 레이저 빔이었다. 그 펄스 레이저 빔의 집광점은, 기판 내의 높이가 상이한 2 개의 지점에 설정되었다. 또한, 양 지점을 집광점으로 하는 레이저 빔의 평균 출력은, 모두 1.5 W 였다.
또한, 그 개질층 형성 스텝에 있어서는, 이송 속도가 1000 ㎜/s 가 되도록 각 샘플을 유지하는 척 테이블을 이동시키면서 각 샘플에 대한 레이저 빔의 조사를 실시하였다.
또한, 그 개질층 형성 스텝에 있어서는, 먼저, 격자상으로 배열된 복수의 스트리트 중 평행하게 배열되어 있는 복수의 스트리트에 대하여 순서대로 레이저 빔을 조사하고, 이어서, 척 테이블을 90°회전시킨 후, 이들 스트리트와 직교하여 배열되어 있는 복수의 스트리트에 대하여 순서대로 레이저 빔을 조사하였다.
마지막으로, 각 샘플의 이면을 연삭하여 소정 두께로 박화함으로써 복수의 스트리트를 따라 분할하여 개개의 칩을 제조하였다 (분할 스텝). 이 때, 양샘플은, 모두 복수의 스트리트에 있어서 분할되어, 균열 선이 개질층을 분할 기점으로 하여 수직 방향에 대하여 기울어진 방향으로 연장된다는 문제는 발생하지 않았다.
상기 서술한 실시예의 샘플 1 및 2 로부터 얻어진 칩과 비교하기 위한 비교예로서, 후술하는 샘플을 준비하였다. 먼저, 상기 서술한 기능층 분단 스텝을 실시하지 않은 점을 제외하고, 실시예와 동일한 방법에 의해 개개의 칩을 제조하였다 (비교예 1).
또한, 상기 서술한 기능층 분단 스텝에 있어서 복수의 스트리트의 전체에 기능층의 두께보다 깊은 복수의 레이저 가공 홈을 형성한 점을 제외하고, 실시예와 동일한 방법에 의해 개개의 칩을 제조하였다 (비교예 2).
실시예 그리고 비교예 1 및 2 에 있어서 제조된 칩의 항절 강도 시험을 실시하였다. 구체적으로는, 지점간 거리가 3 ㎜ 가 되도록 그 칩을 지지한 상태에서, 그 지점간에 있어서 그 칩과 접촉하는 로드를 이송 속도 1 ㎜/min 로 이동시킴으로써 각 칩의 항절 강도를 얻었다.
상기 서술한 항절 강도 시험에 의해 얻어진 각 칩의 항절 강도는, 표 1 에 기재된 바와 같다.
Figure pat00001
표 1 에 기재된 바와 같이, 실시예에 의해 제조된 칩은, 기능층 분단 스텝에 있어서 기능층의 두께보다 깊은 레이저 가공 홈이 복수의 스트리트의 전체에 형성되는 비교예 2 와 같이 대폭으로 항절 강도가 저하하지 않고, 기능층 분단 스텝을 실시하지 않은 비교예 1 과 동등한 항절 강도를 구비하는 것을 알 수 있었다.
11 : 웨이퍼
13 : 이면
15 : 기판
17 : 표면
19 : 기능층
21 : 스트리트
23 : 영역 (반도체 디바이스)
25 : 레이저 가공 홈
27 : 개질층
10 : 척 테이블
12 : 레이저 가공 유닛
14 : 촬상 유닛
16 : 프레임
18 : 점착 테이프
20 : 척 테이블
22 : 레이저 조사 유닛
26 : 점착 테이프
28 : 척 테이블
30 : 연삭 유닛
32 : 축심
34 : 축심
36 : 연삭 지석
38 : 익스팬드 테이프
40 : 드럼
42 : 지지 유닛
44 : 지지대
46 : 클램프
48 : 로드
50 : 프레임

Claims (4)

  1. 기판의 표면에 기능층이 형성되고, 격자상으로 배열된 복수의 스트리트에 의해 구획된 복수의 영역의 각각에 디바이스가 형성된 웨이퍼를, 그 복수의 스트리트를 따라 분할하여 칩을 형성하는 칩의 제조 방법으로서,
    그 웨이퍼의 표면측에 형성된 그 기능층 중 그 복수의 스트리트의 교차점 위치를 포함하는 개략 열십자의 영역만을 분단하는 기능층 분단 스텝과,
    그 웨이퍼의 그 기판을 투과하는 파장의 레이저 빔을 그 웨이퍼의 이면측으로부터 그 복수의 스트리트를 따라 조사하여, 그 기판에 개질층을 형성하는 개질층 형성 스텝과,
    그 기능층 분단 스텝 및 그 개질층 형성 스텝 후, 그 웨이퍼에 대하여 외력을 부여하여, 그 웨이퍼를 그 복수의 스트리트를 따라 개개의 칩으로 분할하는 분할 스텝,
    을 포함하는, 칩의 제조 방법.
  2. 제 1 항에 있어서,
    그 기능층 분단 스텝은, 그 웨이퍼에 형성된 그 복수의 스트리트에 대하여 그 웨이퍼의 표면측으로부터 그 웨이퍼에 의해 흡수되는 파장의 레이저 빔을 조사하여, 그 기능층의 두께보다 깊은 레이저 가공 홈을 형성하는, 칩의 제조 방법.
  3. 제 1 항에 있어서,
    그 기능층 분단 스텝은, 그 웨이퍼에 형성된 그 복수의 스트리트에 대하여 스크라이브 가공을 실시하여, 그 기능층의 두께보다 깊은 스크라이브 가공 홈을 형성하는, 칩의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    그 분할 스텝은,
    그 웨이퍼의 이면측으로부터 연삭 유닛에 의해 그 웨이퍼를 연삭하여, 칩의 마무리 두께로 박화함과 함께, 그 웨이퍼를 개개의 칩으로 분할하는 이면 연삭 스텝인, 칩의 제조 방법.
KR1020210073019A 2020-06-26 2021-06-04 칩의 제조 방법 KR20220000812A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-110547 2020-06-26
JP2020110547A JP7433725B2 (ja) 2020-06-26 2020-06-26 チップの製造方法

Publications (1)

Publication Number Publication Date
KR20220000812A true KR20220000812A (ko) 2022-01-04

Family

ID=78975082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210073019A KR20220000812A (ko) 2020-06-26 2021-06-04 칩의 제조 방법

Country Status (4)

Country Link
JP (1) JP7433725B2 (ko)
KR (1) KR20220000812A (ko)
CN (1) CN113851423A (ko)
TW (1) TW202201510A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111428A (ja) 2002-09-13 2004-04-08 Tokyo Seimitsu Co Ltd チップ製造方法
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165227A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004259846A (ja) 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP2007149820A (ja) 2005-11-25 2007-06-14 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP5558128B2 (ja) 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
JP2012089709A (ja) 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP6230422B2 (ja) 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法
JP2015146406A (ja) 2014-02-04 2015-08-13 住友電気工業株式会社 縦型電子デバイスの製造方法および縦型電子デバイス
JP6521695B2 (ja) 2015-03-27 2019-05-29 株式会社ディスコ ウエーハの加工方法
JP6713212B2 (ja) 2016-07-06 2020-06-24 株式会社ディスコ 半導体デバイスチップの製造方法
JP7154860B2 (ja) 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111428A (ja) 2002-09-13 2004-04-08 Tokyo Seimitsu Co Ltd チップ製造方法
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法

Also Published As

Publication number Publication date
JP2022007520A (ja) 2022-01-13
TW202201510A (zh) 2022-01-01
JP7433725B2 (ja) 2024-02-20
CN113851423A (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
US7134943B2 (en) Wafer processing method
JP4694845B2 (ja) ウエーハの分割方法
JP4110219B2 (ja) レーザーダイシング装置
TW201712747A (zh) 晶圓的加工方法
TW201709310A (zh) 晶圓的加工方法
JP6180120B2 (ja) 拡張装置および拡張方法
KR20160143529A (ko) 웨이퍼의 생성 방법
US20050059325A1 (en) Wafer processing method
JP5090897B2 (ja) ウェーハの分割方法
KR102349663B1 (ko) 웨이퍼의 가공 방법
CN107634032B (zh) 晶片及晶片制造方法
JP6636384B2 (ja) ウェーハの加工方法
US7696069B2 (en) Wafer dividing method
KR102629098B1 (ko) 웨이퍼의 가공 방법
TWI778184B (zh) 晶圓的加工方法
KR20220000812A (ko) 칩의 제조 방법
KR102272439B1 (ko) 웨이퍼 가공 방법
JP4675559B2 (ja) 積層ウェーハの加工方法
CN111571043B (zh) 晶片的加工方法
JP2014103340A (ja) 板状被加工物の分割方法
US20230219256A1 (en) Substrate manufacturing method
JP2024042769A (ja) チップの製造方法
JP2023069380A (ja) 加工方法
KR20220108719A (ko) 칩의 제조 방법
KR20220126635A (ko) 웨이퍼의 제조 방법, 칩의 제조 방법, 웨이퍼 및 레이저 빔의 위치 맞춤 방법

Legal Events

Date Code Title Description
A201 Request for examination