JP2015146406A - 縦型電子デバイスの製造方法および縦型電子デバイス - Google Patents

Abstract

【課題】基板の有効面積（素子形成領域の面積）を増大させ、かつ、デバイス構造の端部に欠けやクラック等の異常が発生することを防止することができる縦型電子デバイスの製造方法および縦型電子デバイスを提供する。
【解決手段】第１の主面（１３Ａ）と、第１の主面（１３Ａ）と反対側に位置する第２の主面（１３Ｂ）とを有し、複数の縦型電子デバイスが形成されている基板（エピタキシャル基板１３）を準備する工程（Ｓ１０）と、第１の主面（１３Ａ）側から基板（１３）に対してレーザスクライブ加工を行う工程（Ｓ２０）と、基板（１３）をへき開する工程（Ｓ３０）とを備える。
【選択図】図１

Description

本発明は、縦型電子デバイスの製造方法および縦型電子デバイスに関する。

ショットキーバリアダイオード（ＳＢＤ）、ＰＮダイオード、電界効果トランジスタ（ＦＥＴ）などの縦型電子デバイスは、一般にブレードダイシング法やステルスダイシング法により個片化されている。

ブレードダイシング法では、縦型電子デバイスが高硬度の半導体材料（たとえば窒化ガリウムなど）を用いて作製されている場合、チッピングやクラックの発生抑制のためブレードには刃幅が１００μｍ以上のものが用いられている（たとえば、特開２００８−２７７６１０号公報参照）。

ステルスダイシング法では、透過性波長のレーザ光をウエハ内部で焦点を結ぶように集光させてレーザ加工し、当該内部から割断することにより、縦型電子デバイスを個片化することができる（たとえば、特開２００２−１９２３７０号公報参照）。

特開２００８−２７７６１０号公報 特開２００２−１９２３７０号公報

しかしながら、ブレードダイシング法を用いる場合には、基板上に形成されている縦型電子デバイスの周囲に、少なくともブレードの刃幅分の素子が形成されていない領域（切り代）を設ける必要がある。その結果、上述のように高硬度の半導体材料を用いて縦型電子デバイスを作製する場合には、切り代を１００μｍ以上設ける必要があり、実際にはデバイス形成工程におけるアライメント誤差などを考慮して２００μｍ程度の切り代を確保する必要がある。この結果、基板の有効面積（素子形成領域）が減少し、１基板当たりのデバイスの採れ数が目減りする。

また、ステルスダイシング法を用いる場合には、基板の結晶軸とレーザの走査軸とのずれが生じると、レーザ照射により基板の内部に形成された改質部を起点として基板が割断される際に、デバイスの端面にばらつきが生じて、デバイス構造の少なくとも一部の欠損や変形等の異常が発生する可能性がある。

本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、基板の有効面積（素子形成領域の面積）を増大させ、かつ、デバイス構造の端部に欠けやクラック等の異常が発生することを防止することができる縦型電子デバイスの製造方法および縦型電子デバイスを提供することにある。

本発明に係る縦型電子デバイスの製造方法は、第１の主面と、第１の主面と反対側に位置する第２の主面とを有し、複数の縦型電子デバイスが形成されている基板を準備する工程と、第１の主面側から基板に対してレーザスクライブ加工を行う工程と、基板をへき開する工程とを備える。

本発明に係る縦型電子デバイスは、第１の主面と、第１の主面と反対側に位置する第２の主面と、第１の主面および第２の主面と交差する端面とを含む化合物半導体層と、第１の主面上に形成されている第１の電極と、第２の主面上に形成されている第２の電極とを備え、端面は第１の主面に連なるレーザ加工面と、レーザ加工面に連なるへき開面とを有する。

基板の有効面積（素子形成領域の面積）を増大させ、かつ、デバイス構造の端部に欠けやクラック等の異常が発生することを防止することができる縦型電子デバイスの製造方法および縦型電子デバイスを提供することができる。

実施の形態１に係る縦型電子デバイスの製造方法のフローチャートである。 実施の形態１に係る縦型電子デバイスの製造方法を説明するための上面図である。 実施の形態１に係る縦型電子デバイスの製造方法を説明するための断面図である。 実施の形態１に係る縦型電子デバイスの製造方法を説明するための上面図である。 実施の形態１に係る縦型電子デバイスの製造方法を説明するための断面図である。 実施の形態１に係る縦型電子デバイスの製造方法を説明するための断面図である。 実施の形態１に係る縦型電子デバイスの製造方法を説明するための模式図である。 実施の形態２に係る縦型電子デバイスの製造方法を説明するための上面図である。 実施の形態１および実施の形態に係る縦型電子デバイスの変形例を説明するための断面図である。 実施の形態１および実施の形態に係る縦型電子デバイスの他の変形例を説明するための断面図である。 実施例の縦型電子デバイスの上面の顕微鏡像である。 実施例の縦型電子デバイスの断面の顕微鏡像である。 実施例の縦型電子デバイスのＩ−Ｖ特性のグラフである。 実施例の縦型電子デバイスのＩ−Ｖ特性のグラフである。

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

［本願発明の実施形態の説明］
はじめに、本発明の実施の形態の概要を列挙する。

（１）本実施の形態に係る縦型電子デバイスの製造方法は、第１の主面（１３Ａ）と、第１の主面（１３Ａ）と反対側に位置する第２の主面（１３Ｂ）とを有し、複数の縦型電子デバイスが形成されている基板（エピタキシャル基板１３）を準備する工程（Ｓ１０）と、第１の主面（１３Ａ）側から基板（１３）に対してレーザスクライブ加工を行う工程（Ｓ２０）と、基板（１３）をへき開する工程（Ｓ３０）とを備える。

ここで、レーザスクライブ加工とは、レーザスクライバ装置を用いて所定の波長を有するレーザを基板（１３）の第１の主面（１３Ａ）に照射して、第１の主面（１３Ａ）から所定の深さの溝を形成することをいう。

これにより、工程（Ｓ２０）では、主面１３Ａに対して照射されるレーザの照射条件に応じて、主面１３Ａから主面１３Ｂ側に延びるスクライブ溝１７を所定の寸法で形成することができる。たとえば、レーザの走査軸とエピタキシャル基板（１３）の結晶軸とのアライメントを所定の精度で制御することにより、スクライブ溝１７内に形成されるレーザ加工面１３Ｄを基板（１３）の結晶軸と略平行に形成することができる。また、レーザの走査領域に応じて、基板（１３）の主面１３Ａ上の所定の領域（たとえば非素子形成領域Ｓ２）内にスクライブ溝１７を形成することができる。

そのため、たとえばスクライブ溝１７を素子形成領域Ｓ１の外周の全周に渡って形成する場合には、その後の工程（Ｓ３０）においてスクライブ溝１７を起点として基板（１３）がへき開されることによりスクライブ溝１７の内部から主面１３Ｂまで伸びるへき開面１３Ｅが形成されるが、主面１３Ａに連なるへき開面１３Ｅは形成されない。その結果、主面１３Ａ上に形成されているデバイス構造の少なくとも一部がへき開面１３Ｅによって欠けやクラック等の損傷を受けることを防止することができる。また、たとえばスクライブ溝１７を素子形成領域Ｓ１の周囲に部分的に複数形成する場合であっても、各スクライブ溝１７の寸法および各スクライブ溝１７同士の間隔、スクライブ溝１７と素子形成領域Ｓ１との距離等を適宜設定することができる。この場合、工程（Ｓ３０）において基板（１３）をへき開したときには主面１３Ａに連なるようにへき開面１３Ｅが形成されるが、へき開面１３Ｅが素子形成領域Ｓ１内に延びて素子形成領域Ｓ１に欠けやクラック等が発生することを防止することができる。

さらに、レーザの照射条件を適宜設定することにより該スクライブ溝１７の幅を狭くすることができ、本実施の形態に係る縦型電子デバイスの製造方法において個片化の際に切り代として必要な領域（非素子形成領域Ｓ２）を狭小化することができる。そのため、エピタキシャル基板（１３）の素子形成領域Ｓ１を増大させることができる。

また、へき開面１３Ｅを主面１３Ｂに連なるように形成することができるため、端面１３Ｃ上において加工変質層が占める領域を低減することができる。その結果、リーク電流の増大を抑制することができ、デバイス特性や信頼性等を向上させることができる。

また、ブレードダイシングのようにエピタキシャル基板（１３）をその厚み全体に渡って機械的に加工する必要が無いため、個片化に要する作業時間を低減することができる。

（２）本実施の形態に係る縦型電子デバイスの製造方法において、基板（１３）を構成する材料は化合物半導体であってもよい。

これにより、化合物半導体からなる基板（１３）の有効面積（素子形成領域）を増大させることができ、縦型電子デバイスの採れ数を増大させることができる。

（３）本実施の形態に係る縦型電子デバイスの製造方法において、基板（１３）を構成する材料は窒化物半導体であってもよい。

窒化物半導体は、一般に高硬度であるが、本実施の形態に係る縦型電子デバイスの製造方法によれば、窒化物半導体からなる基板（１３）の有効面積（素子形成領域）を増大させることができ、縦型電子デバイスの採れ数を増大させることができる。

（４）本実施の形態に係る縦型電子デバイスの製造方法において、基板（１３）を構成する材料は窒化ガリウム（ＧａＮ）であってもよい。

これにより、ＧａＮからなる基板（１３）の有効面積（素子形成領域）を増大することができ、縦型電子デバイスの採れ数を増大させることができる。

（５）本実施の形態に係る縦型電子デバイスの製造方法において、基板（１３）は高転位密度領域１０ａと低転位密度領域とを含み、基板（１３）の第１の主面（１３Ａ）において、高転位密度領域１０ａと低転位密度領域とは周期的に配列されており、レーザスクライブ加工を行う工程では、高転位密度領域１０ａの少なくとも一部を含む領域に対してレーザスクライブ加工を行ってもよい。

ここで、高転位密度領域１０ａとは、その基板（１３）の結晶中の転位を意図的に集中させた転位密度が相対的に高い領域をいう。また、低転位密度領域とは、高転位密度領域１０ａ以外の領域であって、転位密度が相対的に低い領域をいう。通常、高転位密度領域１０ａはダイシングライン等と重なるように配置され、デバイス構造は低転位密度領域上に形成される。

本実施の形態に係る縦型電子デバイスの製造方法によれば、高転位密度領域１０ａの少なくとも一部を含む領域に対してレーザスクライブ加工を行うことにより、低転位密度領域に掛かる切り代を狭くすることができる。言い換えれば、低転位密度領域上において有効面積（素子形成領域の面積）をより大きく採ることができる。この結果、ＧａＮからなる基板（１３）の有効面積（素子形成領域の面積）を増大させることができ、１枚の基板（１３）からの縦型電子デバイスの採れ数を増大させることができる。

（６）本実施の形態に係る縦型電子デバイスの製造方法において、基板（１３）を構成する材料は炭化珪素であってもよい。

これにより、ＳｉＣからなる基板（１３）の有効面積（素子形成領域の面積）を増大することができ、縦型電子デバイス２の採れ数を増大させることができる。

（７）本実施の形態に係る縦型電子デバイス２は、第１の主面（１３Ａ）と、第１の主面（１３Ａ）と反対側に位置する第２の主面（１３Ｂ）と、第１の主面（１３Ａ）および第２の主面（１３Ｂ）と交差する端面１３Ｃとを含む化合物半導体層と、第１の主面（１３Ａ）上に形成されている第１の電極と、第２の主面（１３Ｂ）上に形成されている第２の電極とを備え、端面１３Ｃは第１の主面（１３Ａ）に連なるレーザ加工面１３Ｄと、レーザ加工面１３Ｄに連なるへき開面１３Ｅとを有する。

これにより、縦型電子デバイス２の主面１３Ａに連なる端面１３Ｃは、レーザ加工面１３Ｄにより規定されているため、主面１３Ａに形成されているデバイスパターンでは欠損や変形の発生が防止されている。

また、端面１３Ｃには主面１３Ｂに連なるへき開面１３Ｅが形成されているため、端面１３Ｃに生じている転位等に起因したリーク電流を低減することができる。

（８）本実施の形態に係る縦型電子デバイス２は、第１の電極１５はアノードとして、第２の電極１６はカソードとして構成され、ダイオードとして動作するように設けられていてもよい。

このようなダイオードは、デバイスパターンの欠損等が防止され、かつ、リーク電流が低減されていることにより、高いデバイス特性を有することができる。

（９）本実施の形態に係る縦型電子デバイス２は、第１の電極はソースとして、第２の電極はドレインとして構成され、電界効果トランジスタ（ＦＥＴ）として動作するように設けられていてもよい。

このようなＦＥＴは、デバイスパターンの欠損等が防止され、かつ、リーク電流が低減されていることにより、高いデバイス特性を有することができる。

［本願発明の実施形態の詳細］
（実施の形態１）
次に、本発明の実施の形態の詳細について説明する。

まず、図１〜図４を参照して、実施の形態１に係る縦型電子デバイス１の製造方法について説明する。実施の形態１に係る縦型電子デバイスの製造方法は、第１の主面１３Ａと、第１の主面１３Ａと反対側に位置する第２の主面１３Ｂとを有し、複数の縦型電子デバイス１が形成されているエピタキシャル基板１３を準備する工程（Ｓ１０）と、第１の主面１３Ａ側からエピタキシャル基板１３に対してレーザスクライブ加工を行う工程（Ｓ２０）と、エピタキシャル基板１３をへき開する工程（Ｓ３０）とを備える。以下、具体的に説明する。

まず、複数の縦型電子デバイス１が形成されているエピタキシャル基板１３を準備する（工程（Ｓ１０））。

縦型電子デバイス１は縦型ショットキーバリアダイオード（ＳＢＤ）として構成されている。エピタキシャル基板１３は、ＧａＮ基板１０、ｎ＋ＧａＮ層１１、およびｎ−ＧａＮ層１２とを含んでいる。さらにエピタキシャル基板１３は、主面１３Ａ上にアノード電極１５を含む所定の素子パターンが複数形成され、かつ１３Ｂ上にカソード電極１６が形成されていることにより、ＳＢＤとしての縦型電子デバイス１を構成している。

ｎ型ＧａＮ基板１０は、ＧａＮで構成されており、主面１０Ａを有している。主面１０Ａの面方位は、Ｇａ（ガリウム）極性の面である（０００１）に対するオフ角の絶対値が０度以上１度以下である。主面１０Ａ上には、ｎ＋型ＧａＮ層１１およびｎ−型ＧａＮ層１２が積層されている。ｎ型ＧａＮ基板１０の不純物濃度は、たとえば１×１０^１７／ｃｍ^３以上１×１０^１９／ｃｍ^３以下である。ｎ＋型ＧａＮ層１１の不純物濃度は、たとえば１×１０^１７／ｃｍ^３以上１×１０^１９／ｃｍ^３以下である。ｎ−型ＧａＮ層１２の不純物濃度は、たとえば１×１０^１４／ｃｍ^３以上１×１０^１７／ｃｍ^３以下である。ｎ−型ＧａＮ層１２は、主面１３Ａを有している。ｎ−型ＧａＮ層１２の主面１３Ａの面方位は、（０００１）に対するオフ角の絶対値が０度以上１度以下である。ｎ＋型ＧａＮ層１１の膜厚は、０．３μｍ以上３．０μｍ以下であり、たとえば１μｍである。ｎ−型ＧａＮ層１２の膜厚は、１μｍ以上２５μｍ以下であり、たとえば７μｍである。

ｎ型ＧａＮ基板１０は、高転位密度領域１０ａと、低転位密度領域１０ｂとを含んでいる。高転位密度領域１０ａは、エピタキシャル基板１３の［１−１００］方向および［１１−２０］方向に延びるように複数形成されている。言い換えれば、高転位密度領域１０ａは、主面１３Ａと垂直な方向において、ｎ型ＧａＮ基板１０からｎ−型ＧａＮ層１２まで、延びるように形成されている。つまり、ｎ型ＧａＮ基板１０における高転位密度領域１０ａは、ｎ＋型ＧａＮ層１１およびｎ−型ＧａＮ層１２における高転位密度領域１０ａと連なっている。

一方、エピタキシャル基板１３において、高転位密度領域１０ａ以外の領域は、低転位密度領域１０ｂ，１１，１２として形成されている。言い換えれば、ｎ型ＧａＮ基板の低転位密度領域１０ｂ上には、転位密度が低く抑えられているｎ＋ＧａＮ層１１およびｎ−ＧａＮ層１２が連なるように形成されている。

高転位密度領域１０ａと低転位密度領域１０ｂ，１１，１２とは、主面１３Ａ，１３Ｂ上において任意のパターンで周期的に配列されている。たとえば、高転位密度領域１０ａは主面１３Ａ上において格子状に設けられている。高転位密度領域１０ａの幅Ｗ２は、たとえば１００μｍ以下であり、好ましくは４０μｍ程度である。隣接する高転位密度領域１０ａの間隔（低転位密度領域１０ｂの一辺の長さ）Ｌ２は、たとえば１．４６ｍｍである。

この場合、低転位密度領域１０ｂ、１１，１２は高転位密度領域１０ａに周囲を囲まれるように正方形状に複数設けられている。また、主面１３Ａ上には、複数の素子形成領域Ｓ１と、該素子形成領域Ｓ１を囲うように設けられている非素子形成領域Ｓ２とが周期的に形成されている。１つの素子形成領域Ｓ１は、１つの低転位密度領域１０ｂ、１１，１２上に重なるように形成されている。なお、実施の形態１において、素子形成領域Ｓ１は、絶縁膜１４の開口部１４Ｃの内部領域（アノード電極１５が形成される領域）を含んでいる。

素子形成領域Ｓ１はたとえば一辺の長さＬ１の正方形である。長さＬ１は任意の長さとすることができるが、たとえば１．４４ｍｍ。である。実施の形態１において、長さＬ１は低転位密度領域１０ｂ、１１，１２の一辺の長さＬ２と比べて０．０２ｍｍ短い。言い換えると、実施の形態１において、隣接する素子形成領域Ｓ１間の間隔（非素子形成領域Ｓ２の幅）Ｗ１は、高転位密度領域１０ａの幅Ｗ２（図４参照）と同等またはわずかに広い程度である。つまり、非素子形成領域Ｓ２は、高転位密度領域１０ａを含み、低転位密度領域１０ｂをほとんど含んでいない。

絶縁膜１４を構成する材料は、比誘電率が低い任意の材料で構成されていればよく、たとえば二酸化珪素（ＳｉＯ_２）または窒化珪素（Ｓｉ_３Ｎ_４）で構成されていてもよい。絶縁膜１４は、主面１３Ａ上において、アノード電極１５が形成される領域に開口部１４Ｃを有している。開口部１４Ｃは、たとえば一辺の長さが１．４ｍｍの矩形状に設けられている。絶縁膜１４の膜厚は、たとえば０．５μｍである。

アノード電極１５は、ｎ−型ＧａＮ層１２とショットキー接合可能な任意の材料で構成されていればよく、たとえばＮｉ／Ａｕ（ニッケル（Ｎｉ）と金（Ａｕ）との積層膜）として構成されていてもよい。

カソード電極１６は、ＧａＮ基板１０とオーミック接合可能な任意の材料で構成されていればよく、たとえばＧａＮ基板１０側からＴｉ（チタン）／Ａｌ（アルミニウム）／Ｔｉ／Ａｕ（金）という順番で積層された積層膜として構成されていてもよい。

縦型電子デバイス１が形成されているエピタキシャル基板１３は、任意の方法により準備されていればよいが、たとえば以下の手順により準備される。

まず、ＧａＮ基板１０を準備する。ＧａＮ基板１０は、たとえばＨＶＰＥ法により成長させた（０００１）ＧａＮインゴットから切り出すことにより得られる。ＧａＮ基板１０には、高転位密度領域１０ａが［１−１００］方向および［１１−２０］方向に延びるように形成されている。また、上述のように、高転位密度領域１０ａおよびそれ以外の領域に形成されている低転位密度領域１０ｂは、主面１０Ａ上において周期的に配列されている。

次に、ＧａＮ基板１０の主面１０Ａ上に有機金属気相成長法（ＭＯＣＶＤ法）によりｎ＋ＧａＮ層１１およびｎ−ＧａＮ層１２をエピタキシャル成長させる。これにより、エピタキシャル基板１３が得られる。

次に、ｎ−ＧａＮ層１２上にＣＶＤ法により絶縁膜１４を成膜する。絶縁膜１４は、上述のように、たとえばＳｉ_３Ｎ_４である。次に、絶縁膜１４上に、フォトリソグラフィ法によりアノード電極１５が形成される領域に開口部を有するマスクパターンを形成する。次に、マスクパターンをマスクとして絶縁膜１４を部分的に除去することにより、開口部１４Ｃを形成する。その後、マスクパターンを除去する。次に、主面１３Ａ上に蒸着法などによりアノード電極１５を成膜する。

次に、ダイヤモンドスラリー等を用いて主面１３Ｂを研磨する。これにより、エピタキシャル基板１３は、主面１３Ａに垂直な方向において所定の厚みにまで薄肉化される。この結果、エピタキシャル基板１３の厚みはたとえば４００μｍ程度とすることができるとともに、主面１３Ｂは鏡面となる。次に、主面１３Ｂ上に蒸着法などによりカソード電極１６を成膜する。このようにして、複数の縦型電子デバイス１が形成されているエピタキシャル基板１３が準備される。

次に、先の工程（Ｓ１０）において準備されたエピタキシャル基板１３に対して主面１３Ａ側からレーザスクライブ加工を行う（工程（Ｓ２０））。具体的には、たとえば主面１３Ａ上に形成されている非素子形成領域Ｓ２（異なる観点から言えば、高転位密度領域１０ａ）に対して所定の条件のレーザを照射および走査してスクライブ溝を形成する。レーザには、たとえば波長が３５５ｎｍのＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザを用いる。レーザの照射条件は、任意に設定することができるが、たとえば、走査速度を１ｍｍ／ｓ、レーザパワーは３００ｍＷである。

実施の形態１においては、レーザ照射は、主面１３Ａ上において高転位密度領域１０ａをなぞって格子状に１．５ｍｍ間隔で実施すればよい。これにより、スクライブ溝１７（図４参照）は、所定の幅、所定の深さとして形成される。たとえば、スクライブ溝１７の主面１３Ａに対する深さは１００μｍであり、スクライブ溝の主面１３Ａにおける幅は４０μｍである。

図５を参照して、スクライブ溝１７の内部には、主面１３と連なるレーザ加工面１３Ｄが形成されている。レーザ加工面１３Ｄには、高転位密度領域１０ａが表出している。なお、レーザ照射領域は、格子状に配列されている高転位密度領域１０ａからさらにエピタキシャル基板１３の外周端部まで延びるように形成されているのが好ましい。つまり、レーザは、主面１３Ａ上においてエピタキシャル基板１３の一方の外周端部から他方の外周端部まで走査されることにより、互いに平行な複数のスクライブ溝を形成する。さらに、主面１３Ａにおいてこれらのスクライブ溝が延びる方向と直交する方向においてエピタキシャル基板１３の一方の外周端部から他方の外周端部までレーザを走査することにより、主面１３Ａ全体に格子状のスクライブ溝１７を形成することができる。つまり、個々の素子形成領域Ｓ１は主面１３Ａにおける全周をスクライブ溝１７で囲まれている。

次に、エピタキシャル基板１３をへき開する工程（Ｓ３０）を実施する。具体的には、スクライブ溝１７を起点として、エピタキシャル基板１３をへき開する。へき開は、たとえばへき開機を用いて実施され得る。へき開機のブレードによってエピタキシャル基板１３の主面１３Ｂをエピタキシャル基板１３の厚み方向に押圧することにより、へき開が実施され得る。ブレードの押し込み量は、たとえば２００μｍである。これにより、スクライブ溝１７より主面１３Ｂ側に位置するＧａＮ基板１０はへき開され、図６および図７に示すように、レーザ加工面１３Ｄに連なりかつ主面１３Ｂに達するへき開面１３Ｅが形成される。この結果、レーザ加工面１３Ｄおよびへき開面１３Ｅを含む端面１３Ｃによって外形が規定されている、個片化された縦型電子デバイス２を得ることができる。へき開面１３Ｅは、ＧａＮの（１−１００）面（ｍ面）および（１１−２０）面（ａ面）に沿って形成されている。

次に、図５および図６を参照して、実施の形態１に係る縦型電子デバイス２について説明する。縦型電子デバイス２は、個片化されているデバイス（チップ）であって、縦型ショットキーバリアダイオード（ＳＢＤ）として構成されている。縦型電子デバイス２は、ＧａＮ基板１０、ｎ＋ＧａＮ層１１、およびｎ−ＧａＮ層１２を含む半導体層（基板）１３と、主面１３Ａ上に形成されているアノード電極１５と、主面１３Ｂ上に形成されているカソード電極１６とを備える。

半導体層１３は、主面１３Ａと、主面１３Ｂと、主面１３Ａおよび主面１３Ｂと交差する端面１３Ｃを含んでいる。半導体層１３の主面１３Ａ上には、素子形成領域Ｓ１が設けられている。素子形成領域Ｓ１には、たとえば絶縁膜１４およびアノード電極１５によってデバイスパターンが形成されている。主面１３Ａ上において、素子形成領域Ｓ１の周囲には非素子形成領域Ｓ２が配置されている。実施の形態１において、非素子形成領域Ｓ２は低転位密度領域１０ｂを含んでいる。

縦型電子デバイス２の主面１３Ａの外形は４つの端面１３Ｃで規定されている。端面１３Ｃは非素子形成領域Ｓ２上に形成されている。素子形成領域Ｓ１の最外周部と端面１３Ｃとの間の距離（非素子形成領域Ｓ２の幅Ｗ１）は、Ｌ１と比べて十分に小さい。

４つの端面１３Ｃは、いずれもレーザ加工面１３Ｄとへき開面１３Ｅとを有している。レーザ加工面１３Ｄは、主面１３Ａに連なるように形成されている。レーザ加工面１３Ｄは、主面１３ＡからＧａＮ基板１０にまで達するように形成されている。つまり、レーザ加工面１３Ｄは、主面１３Ａから主面１３Ｂ側に１００μｍ程度の深さまで形成されている。レーザ加工面１３Ｄは、光学顕微鏡により観察することにより、サブミクロンもしくはミクロンのオーダーを持つディンプル面として検出することができる。

レーザ加工面１３Ｄは、後述する実施の形態１に係る縦型電子デバイスの製造方法において、主面１３Ａに沿って高転位密度領域１０ａに対してレーザを走査することにより形成されているため、レーザ加工面１３Ｄは縦型電子デバイス１の素子形成領域Ｓ１を囲うように形成されている。言い換えれば、レーザ加工面１３Ｄは、素子形成領域Ｓ１の外形に沿って形成されている。そのため、縦型電子デバイス２において、レーザ加工面１３Ｄは素子形成領域Ｓ１の外形から一定の間隔を隔てているように形成することができる。なお、実施の形態１において、レーザ加工面１３Ｄには高転位密度領域１０ａが表出している。

へき開面１３Ｅは、レーザ加工面１３Ｄおよび主面１３Ｂと連なるように形成されている。へき開面１３ＥにはＧａＮ基板１０が表出している。へき開面１３Ｅは、高転位密度領域１０ａを含むように形成されていてもよい。へき開面１３Ｅはたとえば（１−１００）面や（１１−２０）面である。

次に、実施の形態１に係る縦型電子デバイスの製造方法および縦型電子デバイス２の作用効果について説明する。

実施の形態１に係る縦型電子デバイスの製造方法は、工程（Ｓ２０）において複数の素子形成領域Ｓ１が設けられているエピタキシャル基板１３の主面１３Ａ上にスクライブ溝１７を形成した後、工程（Ｓ３０）において該スクライブ溝１７を起点にへき開することにより、縦型電子デバイス２に個片化する。このとき、工程（Ｓ２０）において、主面１３Ａに対して照射されるレーザの条件を制御することにより、第１の主面から第２の主面側に延びる溝を所定の寸法で形成することができる。その後、工程（Ｓ３０）において基板を押圧してへき開する際には、スクライブ溝１７が形成されていることにより、主面１３Ａに対してスクライブ溝１７が形成されている深さと同等の深さに位置する領域には応力が印加されない。そのため、工程（Ｓ３０）ではスクライブ溝１７の内部から第２の主面まで伸びるへき開面１３Ｅが形成されるが、主面１３Ａ側にへき開面１３Ｅは形成されない。

そのため、へき開後の縦型電子デバイス２の端面１３Ｃは、主面１３Ａ側においては工程（Ｓ２０）で形成したレーザ加工面１３Ｄにより構成されている。その結果、工程（Ｓ２０）におけるレーザ照射条件を制御して、素子形成領域Ｓ１に掛からないようにレーザ加工面１３Ｄ（スクライブ溝１７）を形成することにより、主面１３Ａ上に形成されている素子形成領域Ｓ１の少なくとも一部にへき開による欠けやクラック等の異常発生を防止することができる。

また、該スクライブ溝１７の幅を狭くするように工程（Ｓ２０）におけるレーザの照射条件を適宜設定することにより、個片化に必要とされる切り代を狭くすることができる。つまり、非素子形成領域Ｓ２を狭小化することができる。実施の形態１に係る縦型電子デバイス２では、高転位密度領域１０ａ内にスクライブ溝１７を形成することができるため、低転位密度領域１０ｂの大部分を素子形成領域Ｓ１として利用することができる。その結果、従来の縦型電子デバイスの製造方法（特にＧａＮを用いたＳＢＤの製造方法）と比べて、素子形成領域Ｓ１を広く設けることができる。これにより、本実施の形態に係るＳＢＤとしての縦型電子デバイス２では、たとえば素子形成領域Ｓ１内に形成されているショットキー電極としてのアノード電極１５の形成領域を広くとることができる。

また、へき開面１３Ｅを主面１３Ｂに連なるように形成することができるため、ブレードダイシングやステルスダイシングを用いた場合のように加工変質層が端面に表出している場合と比べて、端面１３Ｃ上の特に主面１３Ｂ側の部分での転位密度が低減されている。その結果、端面１３Ｃを介したリーク電流等の発生を抑制することができ、デバイス特性や信頼性等を向上させることができる。つまり、実施の形態１に係る縦型電子デバイスの製造方法および縦型電子デバイスは、高耐圧が要求される縦型電子デバイスに好適である。

また、ブレードダイシングのようにエピタキシャル基板１３をその厚み全体に渡って機械的に加工する必要が無いため、個片化に要する作業時間を低減することができる。

（実施の形態２）
次に、実施の形態２に係る縦型電子デバイスの製造方法および縦型電子デバイスについて説明する。実施の形態２に係る縦型電子デバイスの製造方法および縦型電子デバイスは、基本的には実施の形態１に係る縦型電子デバイスの製造方法および縦型電子デバイスと同様の構成を備えるが、スクライブ溝１７が非素子形成領域Ｓ２上に格子状に形成されているのではなく、非素子形成領域Ｓ２上に独立した十字状として複数形成されている点で異なる。つまり、レーザ加工面１３Ｄは、縦型電子デバイス２の外形を規定する４つの端面１３Ｃにおいて素子形成領域Ｓ１の全周を囲うように設けられておらず、縦型電子デバイス２の角部にのみ形成されている点で異なる。

具体的には、工程（Ｓ２０）において、レーザを断続的に照射することにより、図８に示すように、非素子形成領域Ｓ２上にエピタキシャル基板１３の一方の外周端部から他方の外周端部までスクライブ溝１７を破線状に形成することができる。このとき、破線の長さＬ３および破線の間隔Ｌ４を制御することにより、素子形成領域Ｓ１の角部に位置する非素子形成領域Ｓ２上においてスクライブ溝１７を十字に交差させることができる。この場合、レーザ加工面１３Ｄは縦型電子デバイス２の角部のみ形成される。工程（Ｓ２０）において、レーザの走査軸とエピタキシャル基板１３の結晶軸とのアライメントは、２°以内の精度で行われているのが好ましい。

一方、工程（Ｓ３０）において、エピタキシャル基板１３の主面１３Ｂを特定の破線に沿って押圧することにより、同一破線状において隣り合うスクライブ溝１７の端部間にへき開面１３Ｅが形成される。つまり、実施の形態２に係る縦型電子デバイス２において、四方の端部以外の領域では主面１３Ａに連なるようにへき開面１３Ｅが形成されている。

実施の形態２に係る縦型電子デバイスの製造方法および縦型電子デバイスでは、破線上に設けられているスクライブ溝１７の長さＬ３、間隔Ｌ４、および幅は、へき開面１３Ｅが素子形成領域Ｓ１に掛からないように制御可能なように設定される。このとき、レーザの走査軸とエピタキシャル基板１３の結晶軸とのアライメントは上述のように２°以内の精度で設定される。これにより、実施の形態１と同様に非素子形成領域Ｓ２を狭小化して素子形成領域Ｓ１を広く設けながら、工程（Ｓ３０）においてエピタキシャル基板１３をへき開した際に該素子形成領域Ｓ１に欠けやクラック等が発生することを抑制することができる。

さらに、実施の形態２に係る縦型電子デバイス２は、実施の形態１に係る縦型電子デバイス２と比べて、その端面１３Ｃにおいてへき開面１３Ｅが占める割合が大きい。そのため、端面１３Ｃにおける転位密度をより低減することができ、デバイス特性等の向上を実現することができる。

好ましくは、図８を参照して、絶縁膜１４の開口部１４Ｃの外形は角ばった角部がなく所定の曲率半径Ｒを有する円弧状の角部を有するように形成されている。この場合には、アノード電極１５とカソード電極１６との間に電圧を印加した際に、開口部１４Ｃにおいて電界集中が起こることを抑制することができる。また、この場合、スクライブ溝１７はショットキー接合部（絶縁膜１４の開口部）から離れた領域に形成されるため、スクライブ加工によるダメージがショットキー電極１５に及ぶことを抑制することができる。

実施の形態１および実施の形態２において、縦型電子デバイス２はＳＢＤとして構成されているが、これに限られるものではない。たとえば、図９および図１０を参照して、ＰＮダイオードや、電界効果トランジスタ（ＦＥＴ）として構成されていてもよい。

図９を参照して、基板１３は、たとえばＧａＮ基板１０と、ｎ＋ＧａＮ層１１と、ｎ−ＧａＮ層１２と、ｐ−ＧａＮ層１８と、ｐ＋ＧａＮ層１９とを備える。レーザ加工面は、たとえばｐ＋ＧａＮ層１９からＧａＮ基板１０まで達するように形成されていればよい。この場合、アノード電極１５はｐ＋ＧａＮ層１９とオーミック接合している。図１０を参照して、基板１３は、ＧａＮ基板１０と、ｎ＋ＧａＮ層１１と、ｎ−ＧａＮ層１２と、ｐ−ＧａＮ領域２０と、ｎ＋ＧａＮ領域２１と、ｐ＋ＧａＮ領域２２とを備える。絶縁膜１４は、ゲート絶縁膜として構成されており、主面１３Ａ上において一方のｎ＋ＧａＮ領域２１の上部表面から他方のｎ＋ＧａＮ領域２１にまで延在するようにｎ−ＧａＮ層１２に接して形成されている。絶縁膜１４はたとえば二酸化珪素（ＳｉＯ_２）からなっている。ゲート電極２３は、一方のｎ＋ＧａＮ領域２１上から他方のｎ＋ＧａＮ領域２１上にまで延在するように、ゲート絶縁膜上に接触して配置されている。ゲート電極２３は、たとえばポリシリコン、Ａｌなどの導電体からなっている。ソース電極１５は、主面１３Ａにおいてｎ＋ＧａＮ領域２１およびｐ＋ＧａＮ領域２２と接触して配置されている。ドレイン電極１６は、主面１３Ｂ上に形成されている。

レーザ加工面は、たとえばｎ−ＧａＮ層１２からＧａＮ基板１０まで達するように形成されていればよい。このようにしても、実施の形態１および実施の形態２に係る縦型電子デバイスの製造方法および縦型電子デバイスと同様の効果を奏することができる。なお、端面１３Ｃにおいてへき開面１３Ｅを形成する領域は、縦型電子デバイス２の構造に応じて決めればよい。具体的には、電界集中等が起こりやすい領域にへき開面１３Ｅを形成すればよい。たとえば、縦型電子デバイス２がｐｎダイオードである場合には、ｐ型半導体側からｎ型半導体側に向かうに従って電流広がりが大きくなるので、ｎ型半導体側に転位等が存在すると端面を介したリーク電流が増大してしまう。そのためｐｎダイオードでは、ｎ型半導体側の端面１３Ｃにへき開面１３Ｅを形成することにより、端面１３Ｃを介したリーク電流を抑制でき、デバイス特性を向上させることができる。

また、実施の形態１および実施の形態２において、縦型電子デバイスは半導体材料としてＧａＮを用いて構成されているが、これに限られるものではない。縦型電子デバイスは任意の化合物半導体で構成されていてもよく、たとえば、上述のように高硬度であるためにブレードダイシングにおいて非素子形成領域Ｓ２の狭小化が困難である窒化物半導体を用いる縦型電子デバイスに好適である。また、縦型電子デバイスは、炭化珪素（ＳｉＣ）で構成されていてもよい。

次に、実施の形態１に係る縦型電子デバイスの実施例として、ＧａＮ基板を用いてＳＢＤを作製した。

まず基板として、ＨＶＰＥ法で成長させた（０００１）面を主面とするＧａＮインゴットから切り出した（０００１）面ＧａＮ基板を準備した。このＧａＮ基板は、１００μｍ以下の幅の高欠陥密度領域が、＜１−１００＞軸方向、＜１１−２０＞軸方向ともに１５００μｍピッチで周期的に存在するものであった。

次に、当該ＧａＮ基板を反応炉内のサセプタ上に配置し、有機金属気相成長法によりＧａＮ基板上にＧａＮをエピタキシャル成長させた。まず、厚さ１μｍのｎ型ＧａＮバッファ層を成長させた。次に、厚さ７μｍのｎ型ＧａＮドリフト層を成長させた。これにより、エピタキシャル基板を得た。ＧａＮバッファ層のキャリア濃度は、１×１０^１８ｃｍ^−３であり、ＧａＮドリフト層のキャリア濃度は６×１０^１５ｃｍ^−３であった。

次に、ＣＶＤ法によりＧａＮドリフト層上に絶縁膜として厚さ０．５μｍのＳｉＮを成膜した。次に、フォトリソグラフィ法およびウェットエッチング法を用いて、ＳｉＮに開口部を形成した。開口部の寸法は、縦１．４ｍｍ、横１．４ｍｍとし、開口部の角部は曲率半径Ｒを０．２ｍｍとした。開口部は［１−１００］方向、［１１−２０］方向ともに１．５ｍｍピッチでエピタキシャル基板全面に形成した。つまり、素子分離のための切り代を１００μｍとした。

次に、ＳｉＮ上にＮｉ／Ａｕからなるアノード（ショットキー）電極を形成した。次に、エピタキシャル基板の厚さが４００μｍになるまで、ダイヤモンドスラリーを用いてエピタキシャル基板の裏面を研磨した。これにより、当該裏面を鏡面とした。エピタキシャル基板の裏面（研磨面）にはＡｌ／Ｔｉ／Ａｕから成るｎ側電極を蒸着により形成した。このようにして、エピタキシャル基板上に複数のＳＢＤを形成した。

次に、波長３５５ｎｍのＹＡＧレーザを照射可能なレーザスクライバ、およびへき開機を使用して、個々のＳＢＤに個片化した。まず、ＧａＮドリフト層にレーザ光を照射・走査することによって、格子状のスクライブ溝を形成した。隣り合うスクライブ溝の間隔は、１．５ｍｍとした。レーザスクライバのレーザビームの走査速度は１ｍｍ／ｓ、レーザパワーは３００ｍＷとした。このレーザ照射条件では、スクライブ溝の深さはおよそ１００μｍ、幅はおよそ４０μｍとなる。この場合、スクライブ溝の幅はダイシングブレードの刃幅に比べて半分以下の値となっている。また、エピタキシャル基板の全長よりも長い距離に渡ってレーザビームを走査することにより、エピタキシャル基板を横断するようにスクライブ溝を形成した。次にエピタキシャル基板の裏面へのへき開機の押圧により、エピタキシャル基板をへき開して素子分離を行った。へき開機のブレード押込み量は、２００μｍとした。ＳＢＤの上面および断面を光学顕微鏡で観察した結果をそれぞれ図１１および図１２に示す。図１１に示すように、ＳＢＤの端面（レーザ加工面）は、素子形成領域内に形成されているショットキー電極と十分に距離を隔てて形成されていることが確認できた。ＳＢＤの端面はＳＢＤの素子形成領域に対して略平行に形成されており、欠けやクラック等が発生していないことを確認した。また、図１２を参照して、レーザ加工面の下にへき開面が形成されていることが確認できた。

このようにして得られたＳＢＤのＩ−Ｖ特性の評価結果を図１３および図１４に示す。図１３および図１４の横軸は、ショットキー電極とカソード電極間に印加した電圧（単位：Ｖ）を示し、縦軸は電流密度（単位：Ａ/ｃｍ²）を示す。なお、図１３は順方向バイアス時のＩ−Ｖ特性を示し、図１４は逆方向バイアス時のＩ−Ｖ特性を示す。測定の結果、オン抵抗が１．１ｍΩｃｍ^２、逆バイアス６００Ｖ印加時の逆方向電流Ｉｒが２μＡであり、当該ＳＢＤは良好なデバイス特性を有することが確認できた。このことから、ＳＢＤの端面において特に電流広がりが起こる裏面側にへき開面を有していることにより、当該領域の転位密度を低減することができ、転位を介したリーク電流の増大を抑制することができていると考えられる。

また、本実施例のＳＢＤを素子分離するための切り代は、従来のブレードダイシングによる場合では２００μｍ程度必要であったが、本実施例では１００μｍであり、半減させることができた。これにより、素子形成領域の最大面積を（１．４／１．３）^２＝１．１６倍まで増加させることができた。

次に、実施の形態２に係る縦型電子デバイスの実施例として、ＧａＮ基板を用いてＳＢＤを作製した。具体的には、基本的には実施例１と同様の手順でエピタキシャル基板上に複数のＳＢＤを形成した。

次に、波長３５５ｎｍのＹＡＧレーザを照射可能なレーザスクライバ、およびへき開機を使用して、個々のＳＢＤに個片化した。この際、実施の形態２に係る縦型電子デバイスの製造方法に従ってスクライブ溝を破線状に形成した。具体的には、各スクライブ溝の長さを０．５ｍｍ、同一破線状の隣り合うスクライブ溝間の間隔を１．０ｍｍとして形成した。次に、へき開機を用いてエピタキシャル基板の裏面を押圧し、エピタキシャル基板をへき開してＳＢＤを個片化した。その結果、素子形成領域の欠けやクラック等の異常は確認されなかった。

以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。

本発明は、高耐圧が要求される縦型電子デバイスおよびその製造方法に特に有利に適用される。

１，２ 縦型電子デバイス
１０ ＧａＮ基板
１０Ａ，１３Ａ，１３Ｂ 主面
１０ａ 高転位密度領域
１０ｂ，１１，１２ 低転位密度領域
１１ ｎ＋ＧａＮ層
１２ ｎ−ＧａＮ層
１３ エピタキシャル基板（半導体層）
１３Ａ 第１の主面
１３Ｂ 第２の主面
１３Ｃ 端面
１３Ｄ レーザ加工面
１３Ｅ へき開面
１４ 絶縁膜
１４Ｃ 開口部
１５ ショットキー電極
１５ 第１の電極
１６ 第２の電極
１７ スクライブ溝
Ｓ１ 素子形成領域
Ｓ２ 非素子形成領域

Claims (9)

1. 第１の主面と、前記第１の主面と反対側に位置する第２の主面とを有し、複数の縦型電子デバイスが形成されている基板を準備する工程と、
   前記第１の主面側から前記基板に対してレーザスクライブ加工を行う工程と、
   前記基板をへき開する工程とを備える、縦型電子デバイスの製造方法。
2. 前記基板を構成する材料は化合物半導体である、請求項１に記載の縦型電子デバイスの製造方法。
3. 前記基板を構成する材料は窒化物半導体である、請求項２に記載の縦型電子デバイスの製造方法。
4. 前記基板を構成する材料は窒化ガリウムである、請求項３に記載の縦型電子デバイスの製造方法。
5. 前記基板は高転位密度領域と低転位密度領域とを含み、
   前記基板の前記第１の主面において、前記高転位密度領域と前記低転位密度領域とは周期的に配列されており、
   前記レーザスクライブ加工を行う工程では、前記高転位密度領域の少なくとも一部を含む領域に対してレーザスクライブ加工を行う、請求項４に記載の縦型電子デバイスの製造方法。
6. 前記基板を構成する材料は炭化珪素である、請求項２に記載の縦型電子デバイスの製造方法。
7. 第１の主面と、前記第１の主面と反対側に位置する第２の主面と、前記第１の主面および前記第２の主面と交差する端面とを含む半導体層と、
   前記第１の主面上に形成されている第１の電極と、
   前記第２の主面上に形成されている第２の電極とを備え、
   前記端面は、前記第１の主面に連なるレーザ加工面と、前記レーザ加工面に連なるへき開面とを有する、縦型電子デバイス。
8. 前記第１の電極はアノードとして、第２の電極はカソードとして構成され、ダイオードとして動作する、請求項７に記載の縦型電子デバイス。
9. 前記第１の電極はソースとして、第２の電極はドレインとして構成され、電界効果トランジスタとして動作する、請求項７に記載の縦型電子デバイス。