TW202241677A - 氧化鎵基板之分割方法 - Google Patents
氧化鎵基板之分割方法 Download PDFInfo
- Publication number
- TW202241677A TW202241677A TW111108936A TW111108936A TW202241677A TW 202241677 A TW202241677 A TW 202241677A TW 111108936 A TW111108936 A TW 111108936A TW 111108936 A TW111108936 A TW 111108936A TW 202241677 A TW202241677 A TW 202241677A
- Authority
- TW
- Taiwan
- Prior art keywords
- gallium oxide
- oxide substrate
- type gallium
- dividing
- plane
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000005520 cutting process Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 4
- 238000003776 cleavage reaction Methods 0.000 abstract description 17
- 230000007017 scission Effects 0.000 abstract description 17
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
本發明係可將以(001)面為主面的β型氧化鎵基板良好地分割。
本發明的β型氧化鎵基板之分割方法，係具備有：沿著以(001)面為主面的β型氧化鎵基板10之(100)面之延伸方向，形成複數分割溝13的步驟；藉由在分割溝13之延伸方向的垂直方向切斷，而將β型氧化鎵基板10加工成細方塊狀的步驟；藉由將細方塊狀之β型氧化鎵基板10沿著分割溝13劈開而個片化的步驟。依此，沿著劈開面形成複數分割溝13，因而藉由沿著分割溝13劈開，便可在劈開面不會出現薄片狀剝離的情況下，良好地進行分割。
Description
本發明係關於氧化鎵基板之分割方法，特別係關於β型氧化鎵基板之分割方法。
化合物半導體之分割方法已知有專利文獻1及2所記載的方法。專利文獻1揭示有：使用劃線器在基板主面上形成長度150μm~200μm的割痕後，藉由將基板切割而加工成細方塊狀，再藉由沿著割痕將細方塊狀之基板劈開而個片化的方法。又，專利文獻2揭示有：在基板之雙面形成切斷溝與切割道(scribe line)，沿著切斷溝與切割道將基板劈開而個片化的方法。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平7-201783號公報
[專利文獻2]日本專利特公平6-11071號公報
(發明所欲解決之問題)
然而，β型氧化鎵基板之(100)面的劈開性較強，因而專利文獻1所記載方法，在沒有形成割痕的部分處會有在劈開面發生薄片狀剝離的問題。又，以(001)面為主面的β型氧化鎵基板，屬於劈開面的(100)面並非垂直於主面，而是具有既定傾斜度，因而專利文獻2所記載方法，無法正確地劈開β型氧化鎵基板。
再者，亦有考慮單純地將β型氧化鎵基板切割成矩陣狀的方法，但如上所述，屬於劈開面的(100)面並非垂直，因而若沿著劈開面之延伸方向切割，便會因部分性劈開導致晶片出現缺損。
緣是，本發明之目的在於提供：將以(001)面為主面的β型氧化鎵基板良好地分割之方法。
(解決問題之技術手段)
本發明的β型氧化鎵基板之分割方法，其特徵在於，具備有：沿著以(001)面為主面的β型氧化鎵基板之(100)面之延伸方向，形成複數第1分割溝的步驟；藉由在第1分割溝之延伸方向的垂直方向切斷，而將β型氧化鎵基板加工成細方塊狀的步驟；將細方塊狀之β型氧化鎵基板沿著第1分割溝劈開而個片化的步驟。
根據本發明，由於沿著劈開面形成複數第1分割溝，因而藉由沿著第1分割溝劈開，在劈開面便不會發生薄片狀剝離，可良好地分割。
本發明中，第1分割溝亦可利用蝕刻形成。藉此，在第1分割溝形成時基板不會發生龜裂或缺損。
本發明中，第1分割溝亦可形成在位於元件形成面之相反側的背面。藉此，便不需要對元件形成面施行加工。
再者，本發明的β型氧化鎵基板之分割方法，係更進一步具備有：沿著(100)面之延伸方向在元件形成面上形成複數第2分割溝的步驟；連結第1分割溝與第2分割溝的直線亦可對元件形成面具有約76°之角度。藉此，第1分割溝與第2分割溝位於相同的劈開面，因而可更確實地進行藉由劈開施行的個片化。
(對照先前技術之功效)
依此，根據本發明，可將以(001)面為主面的β型氧化鎵基板良好地分割。
以下，參照所附圖式，針對本發明較佳之實施形態詳細地說明。
圖1~圖3係用於說明本發明第1實施形態的β型氧化鎵基板之分割方法的示意圖。此處，圖1(a)、圖2及圖3係平面圖，圖1(b)係沿著圖1(a)所示A-A線的概略剖面圖。
首先，如圖1所示，準備已在屬於主面的元件形成面11上形成複數元件20的β型氧化鎵(Ga
2O
3)基板10。雖無特別的限定，但元件20係可舉例如肖特基能障二極體。使用β型氧化鎵基板的肖特基能障二極體，係在基板之厚度方向流動電流的元件，已形成飄移層及與其肖特基接觸的陽極電極側係屬於元件形成面。由於氧化鎵的能隙非常大為4.8~4.9eV，且絕緣崩潰電場亦較大為約8MV/cm，因而使用氧化鎵的肖特基能障二極體非常有希望作為電源裝置用的開關元件。
元件形成面11及位於其相反側的背面12係構成(001)面(c面)。圖1中，(001)面係構成xy平面，複數元件20係在xy方向上形成呈矩陣狀。對此種β型氧化鎵基板10的背面12，依通過鄰接於y方向的元件20間之方式，形成在x方向延伸的複數分割溝13。所謂「x方向」係指屬於劈開面的(100)面(a面)之延伸方向。分割溝13的形成方法較佳係使用蝕刻。若分割溝13係利用蝕刻形成，在分割溝13形成時不會在β型氧化鎵基板10出現龜裂或缺損。分割溝13的深度係若β型氧化鎵基板10的厚度為250μm左右的話，則最好設為25μm左右。分割溝13並非部分性形成，而是沿著β型氧化鎵基板10的x方向橫跨全寬度形成。
其次，如圖2所示，藉由將β型氧化鎵基板10沿著在y方向延伸的切割線14切斷，而將β型氧化鎵基板10加工成細方塊狀。亦即，切斷方向係分割溝13之延伸方向的垂直方向。切斷位置係鄰接於x方向的元件20間。藉此，被切取成細方塊狀的β型氧化鎵基板10，分別成為在y方向上排列複數元件20，且在鄰接於y方向的元件20間於背面12上設有分割溝13的狀態。
然後，如圖3所示，藉由將細方塊狀之β型氧化鎵基板10沿著分割溝13劈開，而將元件20個片化。圖4係經個片化之元件20的yz剖面，沿著分割溝13劈開的劈開面15係相對於元件形成面11與背面12具有約76°(正確為76.3°)與約104°(正確為103.7°)的角度。
依此，根據本實施形態的β型氧化鎵基板之分割方法，沿著屬於劈開面的(100)面之延伸方向形成複數分割溝13，因而藉由沿著分割溝13劈開，便可在不會發生薄片狀剝離等的情況下，獲得幾乎平坦的劈開面15。又，如將β型氧化鎵基板10單純地切割成矩陣狀的情況般，不會發生晶片缺損，且可削減切割所伴隨的切削餘量，所以亦能增加晶片獲取個數。又，分割溝13係形成於元件形成面11之相反側的背面12，因而不需要對元件形成面11施行加工。但，本發明亦可不需要在背面12形成分割溝13，而在元件形成面11側形成分割溝13。
圖5係用於說明本發明第2實施形態的β型氧化鎵基板之分割方法的示意圖。此處，圖5(a)係平面圖，圖5(b)係沿著圖5(a)所示A-A線的概略剖面圖。
第2實施形態中，就在元件形成面11上更進一步形成分割溝16之方面而言，不同於第1實施形態。分割溝16係與分割溝13平行地延伸。但，分割溝13,16係在厚度方向(z方向)上未重疊，在y方向上僅偏移距離D。距離D係將β型氧化鎵基板10之厚度設為T時，為T×tanθ(θ=13.7°)。此處，連結分割溝13與分割溝16的直線L係相對於元件形成面11與背面12具有約76°與約104°的角度。亦即，分割溝13,16係位於相同的劈開面。
依此，藉由切斷β型氧化鎵基板10而加工成細方塊狀後，若沿著分割溝13,16劈開，便可更確實地進行藉由劈開施行的個片化。
形成有元件的飄移層係在β型氧化鎵基板上面，利用反應性濺鍍、PLD法、MBE法、MOCVD法、HVPE法等，使氧化鎵磊晶成長的薄膜。當在β型氧化鎵基板上面使用HVPE法磊晶成長薄膜的情況，一般在(001)面上成長。但，當將表面設為(001)面的β型氧化鎵基板的情況，製造上的變動範疇會有相對於x軸或y軸出現±1°左右之偏移角的情況。又，若考慮磊晶成長容易度、以及沉積性，亦會有成長於具數度左右之偏移角的β型氧化鎵基板上的情況。
此種情況，如圖6所示，若將(001)面相對於y軸的偏移角設為θ2，則距離D便成為T×tan(θ+θ2)。
以上，針對本發明之較佳實施形態進行了說明，惟，本發明並不侷限於上述實施形態，在不脫逸本發明主旨的範圍內可進行各種變更，當然該等亦涵蓋於本發明之範圍內。
10:β型氧化鎵基板
11:元件形成面
12:背面
13,16:分割溝
14:切割線
15:劈開面
20:元件
圖1係用於說明本發明第1實施形態的β型氧化鎵基板之分割方法的示意圖，圖1(a)係平面圖，圖1(b)係沿著圖1(a)所示A-A線的概略剖面圖。
圖2係用於說明本發明第1實施形態的β型氧化鎵基板之分割方法的示意平面圖。
圖3係用於說明本發明第1實施形態的β型氧化鎵基板之分割方法的示意平面圖。
圖4係經個片化之元件20的yz剖面。
圖5係用於說明本發明第2實施形態的β型氧化鎵基板之分割方法的示意圖，圖5(a)係平面圖，圖5(b)係沿圖5(a)所示A-A線的概略剖面圖。
圖6係表示β型氧化鎵基板的元件形成面11相對於(001)面呈偏移之例的概略立體圖。
10:β型氧化鎵基板
13:分割溝
14:切割線
20:元件
Claims (4)
- 一種β型氧化鎵基板之分割方法，其特徵在於，具備有： 沿著以(001)面為主面的β型氧化鎵基板之(100)面之延伸方向，形成複數第1分割溝的步驟； 藉由在上述第1分割溝之延伸方向的垂直方向切斷，而將上述β型氧化鎵基板加工成細方塊狀的步驟；以及 將上述細方塊狀之β型氧化鎵基板沿著上述第1分割溝劈開而個片化的步驟。
- 如請求項1之β型氧化鎵基板之分割方法，其中，上述第1分割溝係利用蝕刻形成。
- 如請求項1或2之β型氧化鎵基板之分割方法，其中，上述第1分割溝係形成在位於元件形成面之相反側的背面。
- 如請求項3之β型氧化鎵基板之分割方法，其中，更進一步具備有：沿著(100)面之延伸方向在上述元件形成面上形成複數第2分割溝的步驟； 連結上述第1分割溝與上述第2分割溝的直線係相對於上述元件形成面具有約76°之角度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021050286A JP2022148550A (ja) | 2021-03-24 | 2021-03-24 | 酸化ガリウム基板の分割方法 |
| JP2021-050286 | 2021-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202241677A true TW202241677A (zh) | 2022-11-01 |
| TWI812057B TWI812057B (zh) | 2023-08-11 |
Family
ID=83397027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111108936A TWI812057B (zh) | 2021-03-24 | 2022-03-11 | 氧化鎵基板之分割方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP4318552A1 (zh) |
| JP (1) | JP2022148550A (zh) |
| CN (1) | CN117043911A (zh) |
| TW (1) | TWI812057B (zh) |
| WO (1) | WO2022202074A1 (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0611071B2 (ja) | 1983-09-07 | 1994-02-09 | 三洋電機株式会社 | 化合物半導体基板の分割方法 |
| JPH07201783A (ja) | 1993-12-28 | 1995-08-04 | Victor Co Of Japan Ltd | 化合物半導体の分割方法 |
| JP2008016694A (ja) * | 2006-07-07 | 2008-01-24 | Toyoda Gosei Co Ltd | 半導体素子の製造方法 |
| JP4680762B2 (ja) * | 2005-12-14 | 2011-05-11 | 株式会社光波 | 発光素子及びその製造方法 |
| JP2007234902A (ja) * | 2006-03-01 | 2007-09-13 | Toyoda Gosei Co Ltd | 発光素子およびその製造方法 |
| US9142623B2 (en) * | 2011-09-08 | 2015-09-22 | Tamura Corporation | Substrate for epitaxial growth, and crystal laminate structure |
| JP6744523B2 (ja) * | 2015-12-16 | 2020-08-19 | 株式会社タムラ製作所 | 半導体基板、並びにエピタキシャルウエハ及びその製造方法 |
| JP6794896B2 (ja) * | 2017-03-29 | 2020-12-02 | Tdk株式会社 | 酸化ガリウム半導体装置の製造方法 |
| US11171055B2 (en) * | 2019-01-31 | 2021-11-09 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | UV laser slicing of β-Ga2O3 by micro-crack generation and propagation |
-
2021
- 2021-03-24 JP JP2021050286A patent/JP2022148550A/ja active Pending
-
2022
- 2022-02-24 EP EP22774872.0A patent/EP4318552A1/en active Pending
- 2022-02-24 CN CN202280023312.7A patent/CN117043911A/zh active Pending
- 2022-02-24 WO PCT/JP2022/007590 patent/WO2022202074A1/ja active Application Filing
- 2022-03-11 TW TW111108936A patent/TWI812057B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP4318552A1 (en) | 2024-02-07 |
| TWI812057B (zh) | 2023-08-11 |
| WO2022202074A1 (ja) | 2022-09-29 |
| CN117043911A (zh) | 2023-11-10 |
| JP2022148550A (ja) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5179068B2 (ja) | 化合物半導体素子の製造方法 | |
| US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
| US8835988B2 (en) | Hybrid monolithic integration | |
| EP1738419B1 (en) | Production method of compound semiconductor light-emitting device wafer | |
| US8691602B2 (en) | Method for producing semiconductor light-emitting chip | |
| JP5233936B2 (ja) | 窒化物半導体基板 | |
| US20050263854A1 (en) | Thick laser-scribed GaN-on-sapphire optoelectronic devices | |
| US20080296626A1 (en) | Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same | |
| JP2011129765A (ja) | 半導体発光素子の製造方法 | |
| TW201025681A (en) | Method for manufacturing semiconductor light emitting element | |
| US9583577B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001168388A (ja) | 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー | |
| JP2015146406A (ja) | 縦型電子デバイスの製造方法および縦型電子デバイス | |
| JP2748355B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JP4710148B2 (ja) | 窒化物半導体チップの製造方法 | |
| WO2018179768A1 (ja) | 半導体装置 | |
| US8471366B2 (en) | Nitride semiconductor substrate | |
| EP2020691A2 (en) | III-Nitride semiconductor light emitting device | |
| JP5141809B2 (ja) | 半導体レーザ | |
| JP6794896B2 (ja) | 酸化ガリウム半導体装置の製造方法 | |
| US7297989B2 (en) | Diboride single crystal substrate, semiconductor device using this and its manufacturing method | |
| TWI812057B (zh) | 氧化鎵基板之分割方法 | |
| JP4594707B2 (ja) | 半導体チップ製造方法 | |
| KR20160001619A (ko) | 질화물 반도체 층, 질화물 반도체 장치 및 질화물 반도체 층의 제조 방법 | |
| JP2005252245A (ja) | 窒化ガリウム系化合物半導体ウェハー |