JP4594707B2 - 半導体チップ製造方法 - Google Patents

Description

本発明は、青色発光ダイオード、青色レーザーダイオード等の発光デバイスに使用される窒化ガリウム系化合物半導体チップを製造する半導体チップ製造方法に関するものである。

従来、半導体材料が積層されたウェハーから、発光デバイス用のチップを切り出す場合、スクライバーやダイサーが使用されている。

ところで、半導体材料が窒化物のとき、その窒化物半導体は一般にサファイア基板からなるウェハーに積層されるため、そのウェハーは六方晶系というサファイア結晶の性質上へき開性を有しておらず、スクライバーで切断することは困難であった。

また、ダイサーで切断する場合は、サファイア、窒化物半導体両方とも非常に硬い物質であるため、切断面にクラック、チッピングが発生しやすくなるし、サファイア基板と窒化物半導体とのヘテロエピタキシャル構造による格子定数不整合大や熱膨張率差に起因して、ダイサーで切断すると、窒化物半導体層がサファイア基板から剥れやすくなるという問題があった。

そこで、上記従来の技術的課題を解決するために、ウェハーから発光デバイス用の窒化物半導体チップを切り出す他の手法として、下記の特許文献１に記載された手法が提案されている。この手法は、図４に示すように、サファイア基板１００上に窒化ガリウム系化合物半導体層２００を形成してなるウェハーを切断する際に、窒化ガリウム系化合物半導体層２００側に第一の割り溝１１０を形成し、サファイア基板１００側に第一の割り溝１１０の中央線と合致する位置で、第一の割り溝１１０の線幅（Ｗ１０）よりも細い線幅（Ｗ２０）を有する第二の割り溝２２０を形成することにより、所望の形状、サイズに切断できるようにしたものである。
特許公報第２７８０６１８号

しかし、上記特許文献１の手法を実際に実施した場合、チップ分割の際に、チップ断面は第一の割り溝１１０の中央の線ｆに沿って割れることは少なく、大部分が破線ｄ、ｅに沿って斜めに割れる。このため、その破断面はチップ側の窒化ガリウム系化合物半導体層２００に入り込んで不良品となり、チップの歩留まりが低下してしまうことが分かった。
また、チップ断面が斜めになるため、チップサイズを小さくすることが困難で、一枚のウェハーから取り出せるチップ数が制約され、生産性が悪化するという問題点も有していた。

この発明は上記に鑑み提案されたもので、窒化ガリウム系化合物半導体チップを製造する際に、極めて高い歩留まりで正確に切断することができ、また一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる半導体チップ製造方法を提供することを目的とする。

１）上記目的を達成するために、第１の発明は、サファイアからなる基板の主面上に窒化ガリウム系化合物半導体のｎ型層およびｐ型層を順に積層したウェハーから窒化ガリウム系化合物半導体チップを製造する半導体チップ製造方法において、前記ウェハーの窒化ガリウム系化合物半導体層側に、第一の割り溝を所望のチップ形状で線状に、エッチングにより窒化ガリウム系化合物半導体層のｎ型層が露出するように形成する工程と、前記ウェハーの基板側に第一の割り溝の中央線と合致しない位置で、第一の割り溝の線幅（Ｗ１）より細い線幅（Ｗ２）を有する第二の割り溝を形成する工程と、前記第一の割り溝および前記第二の割り溝に沿って、前記ウェハーをチップ状に分離し、前記サファイア基板の面に対して６０〜８５°をなす破断面を有し、かつ、その破断線が第一の割り溝１１の線幅（Ｗ１）以内に収まる半導体チップを製造する工程と、を有することを特徴としている。

２）第２の発明は、上記した１）項に記載の発明の構成に加えて、前記サファイア基板のＣ面を主面としたときに、前記第一および第二の割り溝は、オリフラ（１１‐２０）と平行な第一の方向と、当該第一の方向と直交する第二の方向とに沿って形成され、その第一および第二の割り溝に沿ってウェハーを分離する、ことを特徴としている。

３）第３の発明は、上記した１）項または２）項に記載の発明の構成に加えて、前記第一の割り溝の線と合致しない位置は、基板を平面視した場合に、第一の割り溝の中央線に対してその第一の割り溝の線幅（Ｗ１）の２０〜１００％だけ離れた位置である、ことを特徴としている。

なお、本発明では、上述のように、チップの斜め割れする角度が６０〜８５°の切断面を有するように、第二の割り溝を形成するものである。

４）第４の発明は、上記した１）項から３）項の何れかに記載の発明の構成に加えて、前記第二の割り溝を形成する前に、基板側を研磨して基板の厚さを６０〜１００μｍに調整する工程を具備する、ことを特徴としている。

５）第５の発明は、上記した１）項から４）項の何れかに記載の発明の構成に加えて、前記第一の割り溝に、窒化ガリウム系化合物半導体チップの電極を形成する電極形成面を臨ませる、ことを特徴としている。

６）第６の発明は、上記した１）項から５）項の何れかに記載の発明の構成に加えて、前記第二の割り溝をエッチング、ダイシング、パルスレーザー、およびスクライブから選ばれた少なくとも一つの方法により形成する、ことを特徴としている。

なお、前記サファイア基板は、サファイア以外の材料、例えば、六方晶のＳｉＣで形成するようにしてもよい。

また、前記サファイア基板は、サファイア以外の材料、例えば、六方晶の窒化物半導体で形成するようにしてもよい。

また、前記サファイア基板は、サファイア以外の材料、例えば、六方晶のＧａＮで形成するようにしてもよい。

そして、上述した半導体チップ製造方法により、半導体チップを得るようにすればよい。

この発明では、窒化ガリウム系化合物半導体層側の第一の割り溝と、基板側の第二の割り溝とを互いに合致しない位置に形成し、例えば基板を平面視した場合に、第一の割り溝の中央線に対してその第一の割り溝の線幅（Ｗ１）の２０〜１００％だけ離れた位置に第二の割溝を形成し、第一および第二の割溝に沿ってウェハーが割れる際に切断面が斜めに割れる傾向を利用して半導体チップを製造するようにしたので、へき開性のない基板に、へき開性のない窒化ガリウム系化合物半導体を積層したウェハーであっても、極めて高い歩留まりで正確に切断することができ、また小さなチップに分離することができるので、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる。

以下にこの発明の実施の形態を図面に基づいて詳細に説明する。

図１および図２は本発明の半導体チップ製造方法を説明するためのウェハーの模式断面図である。ここでは、サファイア基板１の上にｎ型窒化ガリウム系化合物半導体層（ｎ型層）２と、ｐ型窒化ガリウム系化合物半導体層（ｐ型層）３とを積層して形成したウェハーをチップ状に分離（分割）する場合について説明する。

本発明の製造方法では、先ず窒化ガリウム系化合物半導体層２，３側に第一の割り溝１１を所望のチップ形状で線状にエッチングにより形成する。この第一の割り溝１１は、線幅はＷ１であり、ｐ型層３をエッチングして、ｎ型層２を露出するように形成している。

次に、基板１側に、基板１を平面視した場合に、第一の割り溝１１の中央線と合致しない位置、例えば第一の割り溝１１の中央線に対してその第一の割り溝１１の線幅（Ｗ１）の２０〜１００％、好ましくは２０〜８０％だけ離れた位置に、第二の割り溝２２を形成する。この第二の割り溝２２は、第一の割り溝１１の線幅（Ｗ１）とほぼ同等もしくはより細い線幅（Ｗ２）を有するように形成する。第二の割り溝２２を第一の割り溝１１の中央線に対し、どちら側に形成するかは、予め試し割りを行って決めることができる。

そして、第一の割り溝１１および第二の割り溝２２に沿って、ウェハーをチップ状に分離する。このとき、ウェハーは、図１の破線ｂや図２の破線ｃに沿って斜めに割れ、その破断面の角度（チップの斜め割れする角度）は、基板１の面に対して６０〜８５°をなしている。この発明では、第一の割り溝１１の中央線に対して第二の割り溝２２を離れた位置に形成しているので、その切断は第一の割り溝１１以内に収まり、切断面がそれ以外のチップ側領域に入り込むようなことはない。

すなわち、この発明では、第一および第二の割溝１１，２２に沿ってウェハーが割れる際に切断面が斜めに割れる傾向を利用して半導体チップを製造するようにしたので、へき開性のない基板１に、へき開性のない窒化ガリウム系化合物半導体２，３を積層したウェハーであっても、極めて高い歩留まりで正確に切断することができ、また小さなチップに分離することができるので、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる。

上記の半導体チップ製造方法において、第一の割り溝１１を形成するには、最も好ましくはウェットエッチング、ドライエッチングなどのエッチング方法を用いる。なぜならエッチングが最も窒化物半導体表面、側面を傷めにくいからである。ドライエッチングであれば、例えば反応性イオンエッチング、イオンミリング、集束ビームエッチング、ＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、窒化物半導体表面に、所望のチップ形状となるように、所定のマスクを形成することはいうまでもない。

次に、第二の割り溝２２を基板１側に形成するには、エッチング、ダイシング、パルスレーザー、スクライブなどの手法を用いることができる。第二の割り溝２２は基板１側に形成し、直接窒化物半導体層２，３にダイサー、スクライバー等の刃先が触れることはないので、この工程では第二の割り溝２２を形成する手法は特に問わないが、その中でも特に好ましくはスクライブを用いる。なぜなら、スクライブは第二の割り溝２２の線幅Ｗ２を、第一の割り溝１１の線幅Ｗ１よりも狭くしやすく、また、エッチングに比べて迅速に割り溝を形成できるからである。さらに、ダイシングに比べて、ウェハー切断時に基板１を削り取る面積が少なくて済むので、単一ウェハーから多くのチップが得られるという利点がある。

また、第二の割り溝２２を形成する前に、基板１側を研磨して薄くすることが好ましい。研磨後の基板厚さは１５０μｍ以下、さらに好ましくは６０〜１００μｍに調整することが好ましい。基板厚さを抑えることで、切断距離を短縮でき、それによって切断が第一の割り溝１１以内に収まるのがより一層確実となるからである。

次に、図３を併用して第１実施例について説明する。

図３は第１実施例において窒化物半導体層側に形成した第一の割り溝を示す図である。この第１実施例では、厚さ４００μｍ、大きさ２インチφのサファイア基板の上に順にｎ型ＧａＮ層２ａを５μｍと、ｐ型ＧａＮ層３ａとを１μｍ積層したウェハーを用意する。そして、このサファイア基板のＣ面を主面とし、第一および第二の割り溝を、オリフラ（１１‐２０）と平行な第一の方向と、当該第一の方向と直交する第二の方向とに沿って形成する。尚、「オリフラ」とはＯｒｉｅｎｔａｌｉｏｎ ｆｌａｔを意味する。

次にｐ型ＧａＮ層２ａの上に、フォトリソグラフィー技術によりＳｉＯ₂よりなるマスクをかけた後、エッチングを行い、図３に示す形状で第一の割り溝１１ａを形成する。但し、第一の割り溝１１ａの深さはおよそ２μｍとし、線幅Ｗ１を２０μｍ、ピッチを３５０μｍとする。

また、第一の割り溝１１ａに臨む位置で、ｐ型ＧａＮ層３ａを略半円状にエッチングし、ｎ型ＧａＮ層２ａを露出させ、電極形成面としている。

以上のようにして、第一の割り溝１１ａを形成した後、ウェハーのサファイア基板側を研磨器により研磨して、基板を８０μｍの厚さにラッピング及びポリッシングする。ポリッシングで基板表面を鏡面均一とし、容易にサファイア基板から第一の割り溝１１ａが確認できるようにする。

次にｐ型ＧａＮ層側に粘着テープを貼りつけ、スクライバーのテーブル上にウェハーを貼りつけ、真空チャックで固定する。テーブルはＸ軸（左右）、Ｙ軸（前後）方向に移動することができ、回転可能な構造となっている。固定後、スクライバーのダイヤモンド針で、サファイア基板をＸ軸方向に３５０μｍピッチ、深さ５μｍ、線幅５μｍで一回スクライブする。テーブルを９０°回転させて今後はＹ軸方向に同様にしてスクライブする。
このようにして３５０μｍ角のチップになるようにスクライブラインを入れ、第二の割り溝を形成する。但し、第二の割り溝を形成する位置は、第一の割り溝１１ａの線の中央線１１ｂと合致しない位置とする。

スクライブ後、真空チャックを解放し、ウェハーをテーブルから剥ぎ取り、サファイア基板側から押し割って分離することにより、２インチφのウェハーから３５０μｍ角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは９０％以上であった。

（比較例） 第１実施例において、第二の割り溝を形成する工程において、第一の割り溝の中央線と合致する位置で、基板側に第二の割り溝を形成し、３５０μｍ角のチップを得たところ、歩留まりは６０％であった。

なお、上記の説明では、基板１をサファイアで形成するようにしたが、サファイア以外の材料、例えば六方晶のＳｉＣ、六方晶の窒化物半導体、また六方晶のＧａＮで形成するようにしてもよい。

本発明の半導体チップ製造方法を説明するためのウェハーの模式断面図である。 本発明の半導体チップ製造方法を説明するためのウェハーの模式断面図である。 本発明の第１実施例において窒化物半導体層側に形成した第一の割り溝を示す図である。 従来方法を説明するためのウェハーの模式断面図である。

符号の説明

１ 基板
２ ｎ型層
２ａ ｎ型ＧａＮ層
３ ｐ型層
３ａ ｐ型ＧａＮ層
１１ 第一の割り溝
１１ａ 第一の割り溝
１１ｂ 第一の割り溝の中央線
２２ 第二の割溝
Ｗ１ 第一の割り溝の線幅
Ｗ２ 第二の割り溝の線幅

Claims (6)

1. サファイアからなる基板の主面上に窒化ガリウム系化合物半導体のｎ型層およびｐ型層を順に積層したウェハーから窒化ガリウム系化合物半導体チップを製造する半導体チップ製造方法において、
   前記ウェハーの窒化ガリウム系化合物半導体層側に、第一の割り溝を所望のチップ形状で線状に、エッチングにより窒化ガリウム系化合物半導体層のｎ型層が露出するように形成する工程と、
   前記ウェハーの基板側に第一の割り溝の中央線と合致しない位置で、第一の割り溝の線幅（Ｗ１）より細い線幅（Ｗ２）を有する第二の割り溝を形成する工程と、
   前記第一の割り溝および前記第二の割り溝に沿って、前記ウェハーをチップ状に分離し、前記サファイア基板の面に対して６０〜８５°をなす破断面を有し、かつ、その破断線が第一の割り溝１１の線幅（Ｗ１）以内に収まる半導体チップを製造する工程と、
   を有することを特徴とする半導体チップ製造方法。
2. 前記サファイア基板のＣ面を主面としたときに、前記第一および第二の割り溝は、オリフラ（１１‐２０）と平行な第一の方向と、当該第一の方向と直交する第二の方向とに沿って形成され、その第一および第二の割り溝に沿ってウェハーを分離する、請求項１に記載の半導体チップ製造方法。
3. 前記第一の割り溝の線と合致しない位置は、基板を平面視した場合に、第一の割り溝の中央線に対してその第一の割り溝の線幅（Ｗ１）の２０〜１００％だけ離れた位置である、請求項１または２に記載の半導体チップ製造方法。
4. 前記第二の割り溝を形成する前に、基板側を研磨して基板の厚さを６０〜１００μｍに調整する工程を具備する、請求項１から３の何れか１項に記載の半導体チップ製造方法。
5. 前記第一の割り溝に、窒化ガリウム系化合物半導体チップの電極を形成する電極形成面を臨ませる、請求項１から４の何れか１項に記載の半導体チップ製造方法。
6. 前記第二の割り溝をエッチング、ダイシング、パルスレーザー、およびスクライブから選ばれた少なくとも一つの方法により形成する、請求項１から５の何れか１項に記載の半導体チップ製造方法。

Images