KR20100020521A - 반도체 발광 장치 및 그 제조 방법 - Google Patents

반도체 발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100020521A
KR20100020521A KR1020107000757A KR20107000757A KR20100020521A KR 20100020521 A KR20100020521 A KR 20100020521A KR 1020107000757 A KR1020107000757 A KR 1020107000757A KR 20107000757 A KR20107000757 A KR 20107000757A KR 20100020521 A KR20100020521 A KR 20100020521A
Authority
KR
South Korea
Prior art keywords
main surface
wafer
semiconductor light
cutting
light emitting
Prior art date
Application number
KR1020107000757A
Other languages
English (en)
Inventor
가즈아키 츠츠미
요헤이 이토
야스오 나카니시
šœ지 나카타
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20100020521A publication Critical patent/KR20100020521A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

제 1 주면과 그 제 1 주면에 대향하는 제 2 주면을 갖고, 제 1 주면과 제 2 주면 사이의 측면이 조면(粗面)인 투명 기판과, 투명 기판의 제 1 주면 상에 배치되고, 질화물 반도체를 적층해서 이루어지는 질화물 반도체층을 갖는 반도체 발광 소자를 구비한다.

Description

반도체 발광 장치 및 그 제조 방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 발광 장치에 관한 것으로, 특히 질화물 반도체의 웨이퍼 상에 형성된 반도체 발광 소자를 갖는 반도체 발광 장치 및 그 제조 방법에 관한 것이다.
발광 다이오드(LED) 등에, Ⅲ족 질화물 반도체로 이루어지는 반도체 발광 장치가 사용되고 있다. Ⅲ족 질화물 반도체의 예로서는, 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN) 등이 있다. 대표적인 Ⅲ족 질화물 반도체는, AlxInyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표시된다. Ⅲ족 질화물 반도체를 이용한 반 도체 발광 장치로는, 예컨대, n형 도펀트를 도핑한 Ⅲ족 질화물 반도체층(n형 반도체층), 발광층(활성층) 및 p형 도펀트를 도핑한 Ⅲ족 질화물 반도체층(p형 반도체층)을 이러한 순서로 적층한 구조를 갖는 반도체 발광 소자 등이 있다.
투명 기판인 사파이어 등의 웨이퍼 상에 질화물 반도체를 적층하여, 웨이퍼 상에 복수의 반도체 발광 장치가 형성된다. 웨이퍼 상태에서의 제조 공정이 종료한 후, 웨이퍼는 복수의 칩으로 분할되어, 투명 기판 상에 질화물 반도체가 적층된 반도체 발광 장치가 제조된다.
종래, 웨이퍼를 복수의 칩으로 분할하는 경우는, 웨이퍼의 이면(裏面)을 연마하여 웨이퍼의 두께를 350㎛로부터 100㎛ 정도로 얇게 한 후, 질화물 반도체가 형성된 웨이퍼의 표면에 다이아몬드 커터 등으로 스크라이브 라인(scribe-line)을 형성한다. 그리고, 이면으로부터 스크라이브 라인에 충격을 가하여, 브레이크에 의해 웨이퍼를 칩으로 분할하고 있었다(예컨대, 특허 문헌 1 참조). 여기서, 「브레이크」란, 균열(파단), 절단 등의, 웨이퍼를 복수의 칩으로 분할하는 것을 말한다.
특허 문헌 1: 일본 특허 제3449201호 공보
그러나, 사파이어 등의 웨이퍼의 표면에 스크라이브 라인을 형성한 후, 웨이퍼로부터 투명 기판 상에 형성된 질화물 반도체를 포함하는 칩에 브레이크하는 경우, 투명 기판의 측면(절단면)은 경면(鏡面)으로 된다. 그 때문에, 투명 기판 상에 형성된 반도체 발광 소자의 활성층에서 생성되어 투명 기판에 입사한 광이, 투명 기판의 측면에서 반사되어 투명 기판으로부터 외부로 출력되기 어렵다고 하는 문제가 있었다.
또한, 사파이어와 같은 딱딱한 웨이퍼의 한쪽 면에만 스크라이브 라인을 형성하여 웨이퍼로부터 각 칩에 브레이크하는 경우, 충격이 가해지는 도구에 의해 깨어지는 방향이 일정하지 않아, 스크라이브 라인을 형성하지 않은 면의 절단 개소 부근에 크랙이 발생하는 경우도 있다. 그 때문에, 칩 표면에 균열이나 빠짐(치핑(chipping)이 생겨 칩의 형상이 고르지 못하여, 반도체 발광 장치의 수율이 저하된다고 하는 문제가 생기고 있었다.
상기 문제점을 감안하여, 본 발명은, 투명 기판 상의 반도체 발광 소자로부터 투명 기판에 입사한 광을 투명 기판의 외부로 효율적으로 출력할 수 있고, 웨이퍼를 칩으로 분할하는 경우에 있어서의 절단 개소에서의 크랙의 발생을 억제가능한 반도체 발광 장치 및 그 제조 방법을 제공한다.
본 발명의 하나의 형태에 의하면, 제 1 주면과 그 제 1 주면에 대향하는 제 2 주면을 갖고, 제 1 주면과 제 2 주면 사이의 측면이 조면(粗面)인 투명 기판과, 투명 기판의 제 1 주면 상에 배치되고, 질화물 반도체를 적층하여 이루어지는 반도체 발광 소자를 구비하는 반도체 발광 장치가 제공된다.
본 발명의 다른 형태에 의하면, 질화물 반도체층이 형성된 제 1 주면과 그 제 1 주면에 대향하는 제 2 주면을 갖고, 사파이어로 이루어지는 웨이퍼를 복수의 칩으로 분할하는 반도체 발광 장치의 제조 방법으로서, 절단 장치를 준비하는 단계와, 웨이퍼를 접착 테이프에 부착하는 단계와, 웨이퍼가 복수의 칩으로 분할될 때까지, 절단 장치에 의해서 제 1 주면 및 제 2 주면의 한쪽으로부터 다른 쪽까지 웨이퍼를 절단하는 단계를 포함하는 반도체 발광 장치의 제조 방법이 제공된다.
본 발명에 의하면, 투명 기판 상의 반도체 발광 소자로부터 투명 기판에 입사한 광을 투명 기판의 외부로 효율적으로 출력할 수 있고, 웨이퍼를 칩으로 분할하는 경우에 있어서의 절단 개소에서의 크랙의 발생을 억제가능한 반도체 발광 장치 및 그 제조 방법을 제공할 수 있다.
도 1은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 구성예를 나타내는 모식도,
도 2는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 구성예를 나타내는 모식도,
도 3은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 예를 나타내는 사시도,
도 4는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 활성층의 결정 성장에 있어서의 가스 흐름 패턴도,
도 5는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법의 예를 설명하기 위한 공정 단면도,
도 6은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법의 다른 예를 설명하기 위한 공정 단면도,
도 7은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법의 다른 예를 설명하기 위한 공정 단면도,
도 8은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 구성예를 나타내는 모식도,
도 9는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 구성예를 나타내는 모식도,
도 10은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 구성예를 나타내는 모식도,
도 11은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 구성예를 나타내는 모식도,
도 12는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법과 관련 기술에 의해 제조되는 반도체 발광 장치의 특성을 나타내는 표,
도 13은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법과 관련 기술의 제조 방법에 의해 제조되는 반도체 발광 장치의 특성을 나타내는 그래프,
도 14는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법에 의한 기판의 절단면의 화상 데이터,
도 15는 관련 기술의 제조 방법에 의한 기판의 절단면의 화상 데이터,
도 16은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법에 의한 기판의 절단면의 화상 데이터,
도 17은 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법에 의한 기판의 절단면의 화상 데이터,
도 18은 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법의 예를 설명하기 위한 공정 단면도,
도 19는 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법에서 사용하는 레이저의 빔폭을 설명하기 위한 모식도,
도 20은 디포커스량과 커프폭의 관계를 나타내는 표,
도 21은 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법에 의한 칩의 절단면의 화상 데이터,
도 22는 관련 기술의 제조 방법에 의한 칩의 절단면의 화상 데이터,
도 23은 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법의 다른 예를 설명하기 위한 공정 단면도.
다음에, 도면을 참조하여 본 발명의 제 1 및 제 2 실시형태를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사의 부분에는 동일 또는 유사의 부호를 붙이고 있다. 단, 도면은 모식적인 것이며, 두께와 평면 치수의 관계, 각 층의 두께의 비율 등은 현실의 것과는 상이한 것에 유의해야 한다. 따라서, 구체적인 두께나 치수는 이하의 설명을 참작해서 판단해야 할 것이다. 또, 도면 상호간에 있어서도 상호 치수의 관계나 비율이 상이한 부분이 포함되어 있는 것은 물론이다.
또, 이하에 나타내는 제 1 및 제 2 실시형태는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것이며, 본 발명의 기술적 사상은 구성 부품의 재질, 형상, 구조, 배치 등을 하기의 것에 특정하는 것은 아니다. 본 발명의 기술적 사상은, 특허청구의 범위에 있어서 여러 가지의 변경을 가할 수 있다.
(제 1 실시형태)
본 발명의 제 1 실시형태에 따른 반도체 발광 장치는, 도 1에 나타내는 바와 같이, 제 1 주면(111)과 그 제 1 주면(111)에 대향하는 제 2 주면(112)을 갖고, 제 1 주면(111)과 제 2 주면(112) 사이의 측면이 조면인 투명 기판(1)과, 투명 기판(1)의 제 1 주면(111) 상에 배치되고, 질화물 반도체를 적층하여 이루어지는 질화물 반도체층(30)을 갖는 반도체 발광 소자를 구비한다. 도 2(a)~도 2(b)에 나타내는 바와 같이, 투명 기판(1)의 측면(101)은, 후술하는 바와 같이, 웨이퍼를 절단해서 칩화하기 위한 다이싱 공정에 의해 생긴 요철에 의해 조면으로 되어 있다. 도 2(a)는 도 1에 나타낸 반도체 발광 장치의 사시도이고, 도 2(b)는 투명 기판(1)의 측면(101)을 확대한 SEM 사진이다(배율은 약 6000배).
도 1에 나타낸 질화물 반도체층(30)은, n형 도펀트가 도핑된 n형 반도체층(2)과, n형 반도체층 상에 배치된 활성층(3)과, 활성층(3) 상에 배치된 p형 반도체층(4)을 구비하는 반도체 발광 소자이다.
투명 기판(1)에는, 예컨대 질화물 반도체로 이루어지는 기판 등이 채용가능하다. 구체적으로는, 사파이어 투명을 투명 기판(1)에 사용할 수 있다. 투명 기판(1)의 두께는 40㎛~700㎛ 정도이고, 바람직하게는 350㎛ 정도이다.
n형 반도체층(2), 활성층(3) 및 p형 반도체층(4)에는 각각 Ⅲ족 질화물 반도체가 채용가능하다. n형 반도체층(2)은 전자를 활성층(3)에 공급하고, p형 반도체층(4)은 정공을 활성층(3)에 공급한다. 공급된 전자 및 정공이 활성층(3)에서 재결합함으로써, 광이 발생한다.
n형 반도체층(2)은, n형 도펀트인 실리콘(Si) 등을 도핑한 막두께 0.2~5㎛ 정도의 Ⅲ족 질화물 반도체, 예컨대 GaN층 등이 채용가능하다. p형 반도체층(4)은, p형 도펀트를 도핑한 막두께 0.05~1㎛ 정도의 Ⅲ족 질화물 반도체, 예컨대 GaN층 등이 채용가능하다. p형 도펀트로서는, 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 칼슘(Ca), 베릴륨(Be), 탄소(C) 등이 사용가능하다.
활성층(3)은, 우물층(32)을 우물층(32)보다 밴드갭이 큰 배리어층(31)에 의해 샌드위치 형상으로 사이에 유지된 양자 우물 구조를 갖는다. 또한, 활성층(3)은, 우물층을 배리어층에 의해 샌드위치 형상으로 사이에 유지된 양자 우물 구조를 단위 구조로 하고, 이 단위 구조를 n회 적층한 다중 양자 우물(MQW) 구조로 해도 좋다(n: 2 이상의 정수). MQW 구조로 한 경우, 활성층(3)은, 예컨대 도 3에 나타내는 바와 같이, 제 1 배리어층(311)~제 n 배리어층(31n) 및 최종 배리어층(310)에 의해 각각 사이에 유지된 제 1 우물층(321)~제 n 우물층(32n)을 갖는다. 구체적으로는, 제 1 우물층(321)은 제 1 배리어층(311)과 제 2 배리어층(312) 사이에 배치되고, 도시되지 않은 제 2 우물층은 제 2 배리어층(312)과 제 3 배리어층(도시되지 않음) 사이에 배치된다. 그리고, 제 n 우물층(32n)은 제 n 배리어층(31n)과 최종 배리어층(310) 사이에 배치된다. 활성층(3)의 제 1 배리어층(311)은 n형 반도체층(2) 상에 배치되고, 활성층(3)의 최종 배리어층(310) 상에 p형 반도체층(4)이 배치된다.
이하에서, MQW 구조의 경우에 활성층(3)이 갖는 제 1 배리어층(311)~제 n 배리어층(31n) 및 최종 배리어층(310)을 총칭해서 「배리어층(31)」이라고 한다. 또한, 활성층(3)에 포함되는 모든 우물층을 총칭해서 「우물층(32)」이라고 한다. 배리어층(31)은, 예컨대 GaN막으로 이루어지고, 우물층(32)은, 예컨대 질화 인듐 갈륨(InGaN)막으로 이루어진다. 또한, 우물층(32)에서의 인듐(In)의 조성 비율은, 발생시키고자 하는 광의 파장에 따라서 적절히 설정된다. 또한, 배리어층(31)으로서, 우물층(32)보다 In의 조성비가 작은 InGaN막을 채용해도 좋다.
도 1에 나타내는 반도체 발광 장치는, n형 반도체층(2)에 전압을 인가하는 n측 전극(50)과, p형 반도체층(4)에 전압을 인가하는 p측 전극(40)을 더 구비한다. 도 1에 나타내는 바와 같이, p형 반도체층(4), 활성층(3) 및 n형 반도체층(2)의 일부 영역을 메사(Mesa) 에칭하여 노출시킨 n형 반도체층(2)의 표면에, n측 전극(50)이 배치된다. p측 전극(40)은 p형 반도체층(4) 상에 배치된다. n측 전극(50)은, 예컨대 알루미늄(Al)막으로 이루어지고, p측 전극(40)은, 예컨대 타이타늄(Ti)막이나 니켈(Ni)막, 또는 인듐 주석 산화물(ITO)막, 산화 아연(ZnO)막 등의 투명 전극, 혹은 팔라듐(Pd)-금(Au) 합금막으로 이루어진다. 그리고, n측 전극(50)은 n형 반도체층(2)에, p측 전극(40)은 p형 반도체층(4)에, 각각 오믹(ohmic) 접속된다.
이하에, 도 1에 나타낸 반도체 발광 장치의 제조 방법의 예를 설명한다. 한편, 이하에 설명하는 반도체 발광 장치의 제조 방법은 일례이며, 이 변형예를 포함해서, 이외의 여러 가지의 제조 방법에 의해 실현가능한 것은 물론이다.
제조 방법으로서는, 잘 알려진 유기 금속 기상 성장(MOCVD)법 등에 의해 투명 기판(1) 상에 GaN을 성장시킨다. 예컨대, 사파이어 기판 등의 투명 기판(1)을 써멀 클리닝(thermal cleaning)한 후, 예컨대 GaN막 혹은 AlN막으로 이루어지는 버퍼층을 사이에 두고서, 기판 온도를 1000℃ 정도로 설정하고, 투명 기판(1) 상에 n형 반도체층(2)으로서, Si를 3×1018원자/㎤ 정도의 농도로 도핑한 GaN막을 1~5㎛ 정도 성장시킨다. 이때, 트리메틸갈륨(TMG), 암모니아(NH3) 및 실란(SH4)을 원료 가스로서 공급하여, n형 반도체층(2)을 형성한다.
다음에, 예컨대 GaN막으로 이루어지는 배리어층(31)과 InGaN막으로 이루어지는 우물층(32)을 교대로 적층하여, n형 반도체층(2) 상에 활성층(3)을 형성한다. 구체적으로는, 활성층(3)을 형성할 때의 기판 온도 및 원료 가스의 유량을 조정하면서, 배리어층(31)과 우물층(32)을 교대로 연속해서 성장시켜, 배리어층(31)과 우물층(32)이 적층하여 이루어지는 활성층(3)이 형성된다. 활성층(3)이 MQW 구조인 경우는, 기판 온도 및 원료 가스의 유량을 조절함으로써 우물층(32) 및 우물층(32)보다 밴드갭이 큰 배리어층(31)을 적층하는 공정을 단위 공정으로 하고, 이 단위 공정을 n회, 예컨대 8회 정도 반복하여, 배리어층(31)과 우물층(32)이 교대로 적층된 적층 구조를 얻는다.
도 4에, 배리어층(31)과 우물층(32)을 적층하는 예를 나타낸다. 도 4에 나타내는 기판 온도 Ta에서 배리어층(31)이 형성되고, 기판 온도 Tb에서 우물층(32)이 형성된다. 즉, 기판 온도가 Ta로 설정된 시각 t10~t11에 있어서 제 1 배리어층(311)이 형성된다. 이어서, 시각 t11~t12에 있어서 기판 온도 Tb가 될 때까지 기판 온도가 내려간다. 그리고 시각 t12~시각 t13에 있어서, 기판 온도 Tb에서 제 1 우물층(321)이 형성된다. 그 후, 시각 t13~t20에 있어서 기판 온도 Ta가 될 때까지 기판 온도가 올라가고, 제 2 배리어층(312)이 형성된다. 그 후도 마찬가지로 하여, 배리어층(31)과 우물층(32)이 각각 기판 온도 Ta와 기판 온도 Tb에서 교대로 형성된다. 그리고, 시각 tn0~tn1에 있어서 제 n 배리어층(31n)이 형성되고, 시각 tn1~tn2에 있어서 기판 온도 Tb가 될 때까지 기판 온도가 내려가고, 시각 tn2~시각 tn3에 있어서 제 n 우물층(32n)이 형성된다. 그리고, 시각 tn3~te0에 있어서 기판 온도 Ta가 될 때까지 기판 온도가 올라가고, 시각 te0~te1에 있어서 최종 배리어층(310)이 형성되어 활성층(3)이 완성된다. 또한, 기판 온도의 온도 상승시나 온도 하강시에서는, 배리어층(31) 혹은 우물층(32)을 성장시킬 수도, 성장을 중단할 수도 있다.
배리어층(31)을 형성하는 경우는, 원료 가스로서, 예컨대 TMG 가스 및 NH3 가스를 성막용 처리 장치에 공급한다. 한편, 우물층(32)을 형성하는 경우는, 원료 가스로서, 예컨대 TMG 가스, 트리메틸인듐(TMI) 가스, 및 NH3 가스를 처리 장치에 공급한다. 또한, TMG 가스는 Ga 원자의 원료 가스, TMI 가스는 In 원자의 원료 가스, NH3 가스는 질소 원자의 원료 가스로서 공급된다.
이어서, 기판 온도를 800℃~1000℃ 정도로 하고, 활성층(3) 상에, p형 도펀트를 도핑한 p형 반도체층(4)을 0.05~1㎛ 정도 형성한다. p형 반도체층(4)은, 예컨대 p형 도펀트로서 Mg를 3×1019원자/㎤ 정도의 농도로 도핑한 GaN층 등이 채용가능하다. Mg를 도핑하는 경우는, TMG 가스, NH3 가스 및 비스시클로펜타디엔일마그네슘(Cp2Mg) 가스를 원료 가스로서 공급하여, p형 반도체층(4)을 형성한다.
그리고, p형 반도체층(4)~n형 반도체층(2)의 도중까지를 반응성 이온 에칭 등에 의해 메사 에칭하여 제거하고, n형 반도체층(2)의 표면을 노출시킨다. 그 후, 노출한 n형 반도체층(2)의 표면에 n측 전극(50)을 증착에 의해 형성하고, p형 반도체층(4) 상에 p측 전극(40)을 증착에 의해 형성하여, 도 1에 나타낸 반도체 발광 장치의 반도체 발광 소자가 완성된다.
다음에, 도 5(a)~도 5(c)를 참조하여, 상기의 반도체 발광 소자가 복수 형성된 웨이퍼(20)를, 절단 장치를 이용하여 칩으로 분할하여 도 1에 나타낸 반도체 발광 장치를 제조하는 방법을 설명한다. 이하에 설명하는 본 발명의 제 1 실시형태에 따른 반도체 발광 장치의 제조 방법은, 질화물 반도체층(30)이 형성된 제 1 주면과 그 제 1 주면에 대향하는 제 2 주면을 갖고, 사파이어로 이루어지는 웨이퍼(20)를 복수의 칩으로 분할하는 반도체 발광 장치의 제조 방법으로서, 절단 장치를 준비하는 단계와, 웨이퍼(20)를 접착 테이프(10)에 부착하는 단계와, 웨이퍼(20)가 칩(201)과 칩(202)으로 분할될 때까지, 절단 장치에 의해서 제 1 주면 및 제 2 주면의 한쪽으로부터 다른 쪽까지 웨이퍼(20)를 절단하는 단계를 포함한다. 도 5(a)~도 5(c)에 나타낸 제조 방법은, 칼날을 구비하는 다이서(dicer)를 절단 장치로서 이용하여, 웨이퍼(20)가 복수의 칩으로 분할될 때까지, 웨이퍼가 대향하는 제 1 주면과 제 2 주면의 한쪽으로부터 다른 쪽까지 절단하는 다이싱 공정이다.
웨이퍼(20)의 제 1 주면 상에는 도 1에 나타낸 질화물 반도체층(30)이 적층되어, 반도체 발광 소자가 형성되어 있다. 여기서는, 다이서에 의해서 제 1 주면으로부터 제 2 주면을 향해서 웨이퍼를 절단하는 경우를 예시적으로 설명한다. 즉, 제 1 주면을 절단 개시면으로 하고, 제 2 주면을 절단 종료면으로 하여, 웨이퍼(20)가 칩(201)과 칩(202)으로 분할될 때까지 다이싱 공정을 실시함으로써, 웨이퍼(20)가 복수의 도 1에 나타낸 반도체 발광 장치로 절단된다. 칩(201) 및 칩(202)은, 각각이 도 1에 나타낸 반도체 발광 장치이다.
먼저, 도 5(a)에 나타내는 바와 같이, 웨이퍼(20)의 제 2 주면을, 테이프 기재(11)와 접착제(12)를 적층하여 이루어지는 접착 테이프(10)의 접착제(12)측에 부착한다.
다음에, 도 5(b)에 나타내는 바와 같이, 다이서가 갖는 제 1 칼날(100)에 의해, 제 1 주면으로부터 제 2 주면까지, 칩(201)과 칩(202)으로 분할될 때까지 웨이퍼(20)가 절단된다. 즉, 웨이퍼(20)는 풀 컷트(full cut)되어, 제 1 칼날(100)의 선단은 접착 테이프(10)에 도달한다.
이어서, 도 5(c)에 나타내는 바와 같이, 접착 테이프(10)가 확장(엑스밴드)되어, 도 1에 나타낸 반도체 발광 장치로서 칩(201)과 칩(202)을 취득할 수 있다.
제 1 칼날(100)의 칼날 두께는, 예컨대 50~200㎛ 정도이고, 제 1 칼날(100)에는, 수지 및 메탈 내에 복수의 다이아몬드를 배치한 수지 및 메탈 칼날 등이 채용가능하다. 수지 및 메탈 칼날은 투명 기판(1)에 채용가능한 사파이어 기판보다 경도가 낮지만, 다이아몬드의 입자 직경, 집중도(배치)를 설정함으로써 사파이어 기판을 절단할 수 있다. 메탈 칼날의 본드재는 메탈이며, 수지 칼날의 본드재는 열경화성 수지(페놀 수지 등)이다.
접착 테이프(10)의 테이프 기재(11)는, 예컨대 경질 폴리 염화 비닐(PVC), 폴리올레핀(PO), 폴리에틸렌테레프탈레이트(PET) 등이 채용가능하다. 또한, 접착제(12)의 두께는 5~10㎛ 정도가 바람직하다. 접착제(12)가 지나치게 두꺼우면, 부착한 웨이퍼(20)가 움직이기 쉽기 때문이다.
상기에서는, 웨이퍼(20)의 제 1 주면으로부터 제 2 주면까지를 제 1 칼날(100)에 의해서 풀 컷트하는 예를 설명했지만, 제 2 주면으로부터 제 1 주면까지를 제 1 칼날(100)에 의해서 풀 컷트로 해도 좋은 것은 물론이다.
또한, 웨이퍼로부터 각 칩을 브레이크하는 방법에서는 웨이퍼의 두께를 100㎛ 정도, 예컨대 80㎛로 할 필요가 있지만, 도 5(a)~도 5(c)를 참조해서 설명한 웨이퍼의 분할 방법에 의하면, 두께가 350㎛ 정도이더라도 웨이퍼(20)를 풀 컷트할 수 있다. 그 때문에, 웨이퍼(20)를 얇게 하는 공정을 생략할 수 있다. 또한, 웨이퍼로부터 칩으로 브레이크하기 위한 충격을 가할 필요가 없기 때문에, 제조 공정을 단축할 수 있다.
다음에, 제 1 칼날 및 그 제 1 칼날보다 칼날 두께가 얇은 제 2 칼날을 구비하는 다이서를 절단 장치로서 이용하여, 웨이퍼(20)를 칩으로 분할하는 다이싱 공정의 예를 설명한다. 구체적으로는, 웨이퍼(20)의 제 1 주면 또는 제 2 주면의 한쪽을 절단 개시면, 다른 쪽을 절단 종료면으로 하여, 제 1 칼날에 의해서 절단 개시면으로부터 웨이퍼(20) 중의 중간 지점까지 홈을 형성한다. 그리고, 웨이퍼(20)가 복수의 칩(반도체 발광 장치)으로 분할될 때까지, 제 2 칼날에 의해서 중간 지점으로부터 절단 종료면까지 홈을 형성하여 웨이퍼(20)를 절단한다.
도 6(a)~도 6(d)를 참조하여, 제 1 칼날 및 제 2 칼날을 구비하는 다이서를 이용한 웨이퍼 절단 방법의 상세를 설명한다. 여기서는, 제 1 주면으로부터 제 2 주면을 향해서 웨이퍼(20)를 절단하는 예를 설명한다. 즉, 제 1 주면을 절단 개시면으로 하고, 제 2 주면을 절단 종료면으로 하여, 웨이퍼(20)가 복수의 칩으로 절단된다.
먼저, 도 6(a)에 나타내는 바와 같이, 제 1 주면 상에 질화물 반도체층(30)이 형성된 분할 대상의 웨이퍼(20)의 제 2 주면을, 테이프 기재(11)와 접착제(12)를 적층해서 이루어지는 접착 테이프(10)의 접착제(12)측에 부착한다.
다음에, 도 6(b)에 나타내는 바와 같이, 제 1 칼날(100)에 의해, 제 1 주면으로부터 웨이퍼(20)의 두께 방향의 도중까지 홈을 형성한다.
이어서, 도 6(c)에 나타내는 바와 같이, 제 1 칼날(100)보다 칼날 두께가 얇은 제 2 칼날(110)에 의해, 칩(201)과 칩(202)으로 분할될 때까지, 웨이퍼(20)의 제 1 칼날(100)에 의해 형성된 홈의 바닥부로부터 제 2 주면까지 홈을 형성한다. 즉, 웨이퍼(20)는 풀 컷트되고, 제 2 칼날(110)의 선단은 접착 테이프(10)에 도달한다.
이어서, 도 6(d)에 나타내는 바와 같이, 접착 테이프(10)가 확장(엑스밴드)되어, 도 1에 나타낸 반도체 발광 장치로서 칩(201)과 칩(202)을 취득할 수 있다.
제 1 칼날(100)의 칼날 두께는, 예컨대 50~200㎛ 정도이다. 제 2 칼날(110)의 칼날 두께는, 예컨대 20~100㎛ 정도로서, 제 1 칼날(100)보다 얇은 칼날 두께가 선택된다. 제 1 칼날(100), 제 2 칼날(110)에는, 예컨대 수지 및 메탈 내에 복수의 다이아몬드를 배치한 수지 및 메탈 칼날 등이 채용가능하다.
제 2 칼날(110)에 의해서 웨이퍼(20)의 풀 컷트의 최종 단계를 행하기 때문에, 도 6(c)에 나타내는 바와 같이, 제 2 칼날(110)이 제 2 주면에 도달하는 시점에서는 웨이퍼(20)에 형성되는 홈의 측면이 제 2 칼날(110)에 접촉하지 않는다. 그 때문에, 치핑이 적은, 양호한 형상의 칩이 취득가능하다. 웨이퍼(20)의 두께가 350㎛ 정도인 경우는, 예컨대 300㎛ 정도의 깊이의 홈을 제 1 칼날(100)에 의해 형성하고, 나머지 50㎛ 정도를 제 2 칼날(110)에 의해 깍아서 웨이퍼(20)를 절단하는 것이 바람직하다.
도 6(d)에 나타내는 바와 같이, 칩(201) 및 칩(202)의 투명 기판(1)의 제 1 주면에 수직 방향의 절단면은 테이퍼 형상으로 되지만, 이 테이퍼 형상은 제 1 칼날(100)의 선단부의 형상에 의존한다. 예컨대 테이퍼 형상의 경사를 심하게 하고자 하는 경우는, 제 1 칼날(100)의 선단부의 단면 형상을 작은 반경 혹은 V자형 형상으로 하고, 테이퍼 형상의 경사를 완만하게 하고자 하는 경우는, 제 1 칼날(100)의 선단부의 단면 형상을 큰 반경으로 한다.
상기에서는, 웨이퍼(20)의 제 1 주면으로부터 제 2 주면까지를 제 1 칼날(100) 및 제 2 칼날(110)에 의해서 풀 컷트하는 예를 설명했지만, 제 2 주면으로부터 제 1 주면까지를 풀 컷트해도 좋은 것은 물론이다. 도 7(a)~도 7(d)에, 제 2 주면을 절단 개시면으로 하고, 제 1 주면을 절단 종료면으로 하여, 제 2 주면으로부터 제 1 주면을 향해서 웨이퍼(20)를 절단하는 예를 나타낸다.
먼저, 도 7(a)에 나타내는 바와 같이, 질화물 반도체층(30)이 형성된 제 1 주면을, 테이프 기재(11)와 접착제(12)를 적층해서 이루어지는 접착 테이프(10)의 접착제(12)측에 부착한다.
다음에, 도 7(b)에 나타내는 바와 같이, 제 1 칼날(100)에 의해, 제 2 주면으로부터 웨이퍼(20)의 두께 방향의 도중까지 홈을 형성한다.
이어서, 도 7(c)에 나타내는 바와 같이, 제 1 칼날(100)보다 칼날 두께가 얇은 제 2 칼날(110)에 의해, 칩(201)과 칩(202)으로 분할될 때까지, 웨이퍼(20)의 제 1 칼날(100)에 의해 형성된 홈의 바닥부로부터 제 1 주면까지 홈을 형성한다.
이어서, 도 7(d)에 나타내는 바와 같이, 접착 테이프(10)가 확장(엑스밴드)되어, 반도체 발광 장치로서 칩(201)과 칩(202)을 취득할 수 있다.
이상에서 설명한 웨이퍼 절단 방법에 의하면, 풀 컷트에 의해 웨이퍼(20)를 분할할 수 있다. 그 때문에, 스크라이브 라인을 형성한 후에 웨이퍼로부터 각 칩을 브레이크하는 방법과 달리, 절단 개소 부근에서의 크랙의 발생을 억제할 수 있고, 칩 표면의 형상이 고르지 않기 때문에, 반도체 발광 장치의 수율을 향상시킬 수 있다. 또한, 칼날 두께가 상이한 2개의 칼날을 사용함으로써, 치핑이 억제된 양호한 형상의 칩을 취득할 수 있다.
도 6(a)~도 6(d) 혹은 도 7(a)~도 7(d)를 참조해서 설명한 방법에 의해서도, 웨이퍼가 다이서에 의해서 풀 컷트되기 때문에, 투명 기판(1)의 측면은, 다이싱 공정에 있어서 절단하는 것에 의해 생긴 요철에 의해 도 2(b)에 나타내는 바와 같은 조면으로 된다. 그 때문에, 반도체 발광 소자의 활성층(3)으로부터 투명 기판(1)으로 입사한 광은 투명 기판(1)의 측면에서 반사되지 않고서 투명 기판으로부터 외부로 출력되기 쉽게 되어, 반도체 발광 장치의 출력 효율을 개선할 수 있다.
이미 설명한 바와 같이, 제 1 칼날(100)의 선단부의 형상 등에 의존하여, 반도체 발광 장치의 측면은 테이퍼 형상으로 된다. 도 8에, 도 6(a)~도 6(d)를 참조해서 설명한 방법, 즉 웨이퍼(20)의 제 1 주면을 절단 개시면, 제 2 주면의 절단 종료면으로 하여 제조된 반도체 발광 장치의 예를 나타낸다. 도 8에 나타내는 바와 같이, 반도체 발광 장치의 제 1 주면측의 면적이 제 2 주면측보다 작게 되어, 제 1 주면에 수직 방향인 반도체 발광 장치의 측면(절단면)이 테이퍼 형상으로 된다.
또, 도 9에, 도 7(a)~도 7(d)를 참조해서 설명한 방법, 즉 웨이퍼(20)의 제 2 주면을 절단 개시면, 제 1 주면의 절단 종료면으로서 제조된 반도체 발광 장치의 예를 나타낸다. 도 9에 나타내는 바와 같이, 반도체 발광 장치의 제 1 주면측의 면적이 제 2 주면측보다 커져, 제 1 주면에 수직 방향인 측면(절단면)이 테이퍼 형상으로 된다.
또한, 도 8 및 도 9에 나타낸 예에서는, 측면의 테이퍼 형상이 곡선이지만, 직선으로 되도록 테이퍼 형상을 형성해도 좋다. 도 10에, 웨이퍼(20)의 제 1 주면을 절단 개시면, 제 2 주면을 절단 종료면으로 하여, 측면의 테이퍼 형상이 직선으로 되도록 제조된 반도체 발광 장치의 예를 나타낸다. 또, 도 11에, 웨이퍼(20)의 제 2 주면을 절단 개시면, 제 1 주면을 절단 종료면으로 하여, 측면의 테이퍼 형상이 직선으로 되도록 제조된 반도체 발광 장치의 예를 나타낸다.
<실시예>
도 5(a)~도 5(c)를 참조해서 설명한 웨이퍼 절단 방법, 즉 하나의 칼날을 이용한 다이서에 의해서 웨이퍼를 절단하는 방법(이하에서 「풀 컷트 절단」이라고 함), 도 6(a)~도 6(d)를 참조해서 설명한 웨이퍼 절단 방법, 즉 칼날 두께가 상이한 2개의 칼날을 이용한 다이서에 의해 제 1 주면으로부터 제 2 주면까지 웨이퍼를 절단하는 방법(이하에서 「제 1 테이퍼형 절단」이라고 함), 도 7(a)~도 7(d)를 참조해서 설명한 웨이퍼 절단 방법, 즉 칼날 두께가 상이한 2개의 칼날을 이용한 다이서에 의해 제 2 주면으로부터 제 1 주면까지 웨이퍼를 절단하는 방법(이하에서 「제 2 테이퍼형 절단」이라고 함), 및 웨이퍼로부터 각 칩을 브레이크하는 방법(이하에서 「스크라이버(scriber) 절단」이라고 함)의 각 방법에 의해 웨이퍼를 절단하여 제조된 반도체 발광 장치의 특성, 및 형상의 비교를 이하에 나타낸다.
도 12에, 「풀 컷트 절단」, 「제 1 테이퍼형 절단」,「제 2 테이퍼형 절단」 및 「스크라이버 절단」의 각 방법으로 제조된 반도체 발광 소자의 칩 두께와 발광되는 광의 출력을 비교한 표를 나타낸다. 도 12의 「사파이어 두께」의 란은 사파이어로 이루어지는 투명 기판의 두께를 나타내고, 「출력비」의 란은 사파이어 두께가 40㎛인 웨이퍼를 스크라이버로 절단한 경우의 반도체 발광 소자의 출력을 1로서 나타내고 있다.
도 13에, 도 12에 나타낸 특성을 그래프화한 결과를 나타낸다. 도 13에서, 검은색의 원형 표시는 「풀 컷트 절단」, 검은색의 삼각형 표시는 「제 1 테이퍼형 절단」, 검은색의 사각형 표시는 「제 2 테이퍼형 절단」, 마름모형 표시는 「스크라이버 절단」의 데이터이다.
도 12, 도 13에 나타낸 바와 같이, 어느 쪽의 절단 방법에 의해서도, 사파이어 두께를 두껍게 하면 출력이 증대한다. 사파이어 두께는 60㎛ 이상이 바람직하고, 큰 출력을 얻기 위해서는 350㎛ 정도이면 보다 바람직하다. 「스크라이버 절단」으로 절단할 수 있는 사파이어 두께는 80㎛ 정도가 한계이기 때문에, 도 5~도 7을 참조해서 설명한 칼날에 의해 웨이퍼를 풀 컷트하는 방법이, 웨이퍼로부터 각 칩을 브레이크하는 방법에 비해서 유리하다.
또한, 도 12, 도 13으로부터, 사파이어 두께가 동등한 경우는, 칼날에 의해 웨이퍼를 풀 컷트하는 방법이, 웨이퍼로부터 각 칩을 브레이크하는 방법에 비해서 큰 출력이 얻어지는 것을 알 수 있다. 이는, 칼날에 의해 웨이퍼를 풀 컷트해서 얻어지는 반도체 발광 장치의 측면이 조면이고, 웨이퍼로부터 각 칩을 브레이크하는 방법으로 얻어지는 반도체 발광 장치의 측면이 경면(鏡面)인 것에 의한다. 즉, 웨이퍼를 다이서에 의해서 풀 컷트함으로써, 투명 기판(1)의 측면에, 다이싱 공정에 있어서 절단하는 것에 따른 요철이 생겨, 도 2(b)에 나타내는 바와 같이 조면으로 된다. 그 때문에, 반도체 발광 소자의 활성층(3)에서 생성되어 투명 기판(1)에 입사한 광이 투명 기판(1)의 측면으로 반사되지 않고서, 측면으로부터 외부로 출력되기 쉬워, 출력이 향상된다.
도 14(a)에, 「풀 컷트 절단」에 의해 사파이어 두께 350㎛의 웨이퍼를 절단한 경우의 칩의 절단면을 나타낸다. 도 14(b)는 도 11(a)의 일부를 확대(약 6000배)한 SEM 사진이다.
도 15(a)에, 「스크라이버 절단」에 의해 사파이어 두께 80㎛의 웨이퍼를 절단한 경우의 칩의 절단면을 나타낸다. 도 15에 나타내는 바와 같이, 스크라이브 라인로서 표면에 형성된 홈의 절단면에는 요철이 있지만, 그 홈보다 깊은 부분의 절단면에서는 요철이 작고, 경면으로 되어 있다. 도 15(b)는 도 15(a)의 경면의 일부를 확대(약 6000배)한 SEM 사진이다.
도 14(b) 및 도 15(b)에 나타내는 바와 같이, 「스크라이버 절단」에 의한 칩의 절단면은 미끄러운 경면이 대부분인 데 반하여, 「풀 컷트 절단」에 의한 칩의 절단면은 전체가 조면이다. 그 때문에, 「스크라이버 절단」에 의한 경우는, 반도체 발광 소자의 활성층에서 생성되어 사파이어 기판에 입사한 광이 칩의 절단면에서 반사되어 사파이어 기판으로부터 출력되기 어려운 데 반하여, 「풀 컷트 절단」에 의한 경우는, 칩의 절단면이 조면이기 때문에, 사파이어 기판에 입사한 광이 칩의 측면(절단면)으로부터 외부로 출력되어, 출력이 커진다. 칼날 표면에 배치된 다이아몬드의 입경을 조정함으로써, 칩 절단면의 거칠기를 조정할 수 있다.
도 16에, 「제 1 테이퍼형 절단」에 의해 사파이어 두께 350㎛의 웨이퍼를 절단한 경우의 칩의 절단면을 나타낸다. 도 16에 나타내는 바와 같이, 「제 1 테이퍼형 절단」에 의하면, 제 2 주면측이 제 1 주면측보다 칩 폭이 넓게 된다.
도 17은, 「제 2 테이퍼형 절단」에 의해 사파이어 두께 350㎛의 웨이퍼를 절단한 경우의 칩의 절단면을 나타낸다. 도 17에 나타내는 바와 같이, 「제 2 테이퍼형 절단」에 의하면, 제 1 주면측이 제 2 주면측보다 칩 폭이 넓게 된다.
이상에서 설명한 바와 같이, 본 발명의 제 1 실시형태에 따른 반도체 발광 장치는, 웨이퍼를 다이서에 의해서 풀 컷트함으로써, 도 2(b)에 나타내는 바와 같이 투명 기판(1)의 측면이, 다이싱 공정에 있어서 절단하는 것에 의해 생긴 요철에 의해 조면으로 되어 있다. 그 때문에, 도 1에 나타낸 반도체 발광 장치에서는, 투명 기판(1) 상에 형성된 질화물 반도체층(30)의 활성층(3)에서 생성되어 투명 기판(1)에 입사한 광이, 투명 기판(1)의 측면으로 반사되지 않고서 외부로 출력되기 쉬워, 효율적으로 광을 출력할 수 있다. 또한, 본 발명의 제 1 실시형태에 따른 제조 방법에 의하면, 웨이퍼(20)를 칩으로 분할해서 반도체 발광 장치를 제조하는 경우에, 절단 개소에서의 크랙의 발생을 억제할 수 있다.
(제 2 실시형태)
도 18(a)~도 18(c)를 참조해, 절단 장치로서 레이저를 사용하여, 제 1 주면으로부터 제 2 주면을 향해서 웨이퍼(20)를 절단하는 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법을 설명한다. 즉, 절단 장치로서 레이저를 사용하는 점이, 절단 장치로서 칼날을 구비하는 다이서를 사용하는 제 1 실시형태에 따른 제조 방법과 상이하다. 여기서는, 제 1 주면을 절단 개시면으로 하고, 제 2 주면을 절단 종료면으로 하여, 웨이퍼(20)가 복수의 칩으로 절단되는 예를 설명한다. 또한, 후술하는 바와 같이 제 2 주면을 절단 개시면으로 하고, 제 1 주면을 절단 종료면으로 하여, 웨이퍼(20)를 절단할 수도 있다.
먼저, 도 18(a)에 나타내는 바와 같이, 제 1 주면 상에 질화물 반도체층(30)이 형성된 분할 대상의 웨이퍼(20)의 제 2 주면을, 테이프 기재(11)와 접착제(12)를 적층해서 이루어지는 접착 테이프(10)의 접착제(12)측에 부착한다.
다음에, 도 18(b)에 나타내는 바와 같이, 제 1 주면과 제 2 주면 중 레이저에 가까운 면, 즉 절단을 개시하는 제 1 주면과 레이저와의 중간 지점 P에 레이저의 초점을 설정한다. 이하에서, 중간 지점 P와 제 1 주면과의 거리의 값을 「디포커스량」이라고 한다. 디포커스량과, 레이저의 빔에 의해서 웨이퍼(20)가 에칭되어 형성되는 홈의 폭(커프폭(kerf width)) 사이에는 상관이 있어, 커프폭이 소망하는 값으로 되도록 디포커스량이 설정된다. 디포커스량의 설정값에 대해서는 후술한다.
이어서, 도 18(c)에 나타내는 바와 같이, 도 18(b)에서 설명한 바와 같이 초점이 설정된 레이저로부터 출력되는 빔에 의해서 제 1 주면으로부터 제 2 주면까지 웨이퍼(20)가 풀 컷트되어, 각각 질화물 반도체층(30)이 형성된 칩(201) 및 칩(202)을 얻는다.
도 19에 나타내는 바와 같이, 레이저의 초점에 있어서의 빔폭 D0, 입사빔 직경 Din, 초점 거리 F로 하는 경우, 빔폭 D0는 이하의 식(1)에 의해서 표현된다:
Figure pct00001
식(1)에서 λ는 레이저 파장이다. 레이저로서, 레이저 파장 λ=532㎚의 YAG(yttrium-aluminum-garnet) 레이저 등이 채용가능하지만, 레이저 파장 λ가 266㎚ 혹은 355㎚이어도 좋다.
예컨대, 레이저의 형태가 F=1.5cm, λ=532㎚, Din=5.98㎛인 경우, 빔폭 D0=5.98㎛이다. 즉, 이론상은 초점에서의 빔폭은 약 6㎛이고, 제 1 주면 상에 레이저의 초점을 설정한 경우는, 커프폭도 마찬가지로 약 6㎛로 된다.
도 20에, 상기 형태의 레이저에서의 디포커스량과 커프폭의 관계를 나타낸다. 도 20에 나타내는 바와 같이, 예컨대 디포커스량을 1㎛로 설정한 경우, 커프폭은 9㎛로 된다.
통상, 레이저에 의해서 웨이퍼를 절단할 때에 생기는 물체(데브리(debris))가 절단중인 홈의 측면에 부착하지만, 커프폭이 좁은 경우에 데브리가 홈을 메워 버려서, 웨이퍼의 절단이 곤란해지는 경우가 있다. 그 때문에, 데브리에 의해서 홈이 메워지지 않을 정도의 커프폭으로 되도록, 예컨대 커프폭이 10㎛ 정도로 되도록 디포커스량을 설정하는 것이 바람직하다.
도 21에, 상기에 설명한 방법에 의해서 절단된 두께 80㎛의 칩의 절단면을 나타낸다. 도 21에 나타내는 바와 같이, 칩의 절단면 전체에 레이저에 의한 절단에 의한 요철이 생기고 있다.
비교를 위해서, 도 22에, 스크라이브 라인을 형성한 후에 웨이퍼로부터 칩으로 브레이크한 경우의 칩의 절단면을 나타낸다. 도 22는, 20㎛의 깊이까지 레이저로 홈을 형성한 후, 두께 80㎛의 칩을 절단한 예이다. 도 22에 나타내는 바와 같이, 레이저에 의해 형성된 홈의 절단면에는 요철이 있지만, 그 홈보다 깊은 부분의 절단면의 요철은 작아서, 절단면이 경면으로 되어 있다.
상기에서는, 웨이퍼(20)의 제 1 주면으로부터 제 2 주면까지를 레이저에 의해서 풀 컷트하는 예를 설명했지만, 제 2 주면으로부터 제 1 주면까지를 레이저에 의해서 풀 컷트해도 좋은 것은 물론이다. 이 경우, 소망하는 커프폭으로 되도록 적당한 디포커스량을 설정하여, 절단 개시면으로 되는 제 2 주면과 레이저 사이에 레이저의 초점을 설정한다. 구체적인 방법을, 도 23(a)~도 23(c)를 참조하여 이하에 설명한다.
먼저, 도 23(a)에 나타내는 바와 같이, 웨이퍼(20)의 제 1 주면을, 접착 테이프(10)의 접착제(12)측에 부착한다.
다음에, 도 23(b)에 나타내는 바와 같이, 절단을 개시하는 제 2 주면과 레이저와의 중간 지점 P에 레이저의 초점을 설정한다. 중간 지점 P와 제 2 주면과의 거리인 디포커스량은, 커프폭이 소망하는 값으로 되도록 설정된다.
이어서, 도 23(c)에 나타내는 바와 같이, 도 23(b)에서 설명한 바와 같이 초점이 설정된 레이저로부터 출력되는 빔에 의해서 제 2 주면으로부터 제 1 주면까지 웨이퍼(20)가 풀 컷트되어, 각각 질화물 반도체층(30)이 형성된 칩(201) 및 칩(202)을 얻는다.
이상에서 설명한 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법에 의하면, 풀 컷트에 의해 웨이퍼(20)를 분할할 수 있다. 그 때문에, 스크라이브 라인을 형성한 후에 웨이퍼로부터 각 칩을 브레이크하는 방법과 달리, 절단 개소 부근에서의 크랙의 발생을 억제할 수 있고, 칩 표면의 형상이 고르지 않기 때문에, 반도체 발광 장치의 수율을 향상시킬 수 있다.
또한, 웨이퍼로부터 각 칩을 브레이크하는 방법에서는 웨이퍼의 두께를 100㎛ 정도, 예컨대 80㎛으로 할 필요가 있지만, 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법에 의하면, 웨이퍼의 두께가 350㎛ 정도이더라도 웨이퍼(20)를 풀 컷트할 수 있다. 그 때문에, 웨이퍼(20)를 얇게 하는 공정을 생략할 수 있다. 또한, 웨이퍼로부터 칩으로 브레이크하기 위한 충격을 가할 필요가 없기 때문에, 제조 공정을 단축할 수 있다. 그 외는, 제 1 실시형태와 실질적으로 동일하여, 중복된 기재를 생략한다.
이상에서 설명한 바와 같이, 본 발명의 제 2 실시형태에 따른 반도체 발광 장치의 제조 방법에 의하면, 웨이퍼를 레이저에 의해서 풀 컷트함으로써, 반도체 발광 소자의 활성층(3)에서 생성되어 투명 기판(1)에 입사한 광을 효율적으로 출력할 수 있는 반도체 발광 장치를, 절단 개소에서의 크랙의 발생을 억제하면서 웨이퍼(20)로부터 분할할 수 있다.
(그 밖의 실시형태)
상기한 바와 같이, 본 발명은 제 1 및 제 2 실시형태에 의해서 기재했지만, 이러한 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것이라고 이해해서는 안된다. 이러한 개시로부터 당업자에게는 다양한 대체 실시형태, 실시예 및 운용 기술이 명백해질 것이다.
앞서 기재한 실시형태의 설명에 있어서는, 반도체 발광 소자가 활성층(3)을 n형 반도체층(2)과 p형 반도체층(4)에 의해 샌드위치 형상으로 사이에 유지한 양자 우물 구조를 갖는 예를 나타냈지만, 발광 소자가 n형 반도체층과 p형 반도체층이 직접 접합하는 pn접합 등의 다른 구조를 가져도 좋다. 또한, 사파이어의 웨이퍼 상에 질화물 반도체를 적층한 예를 나타냈지만, 그 이외의 반도체층이나 구조이더라도 웨이퍼가 브레이크하기 어려운 경우에도, 상기의 스크라이브 방법을 적용할 수 있다.
이와 같이, 본 발명은 여기서는 기재하고 있지 않은 다양한 실시형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기의 설명으로부터 타당한 특허청구의 범위에 따른 발명 특정 사항에 의해서만 정해지는 것이다.
산업상의 이용가능성
본 발명의 반도체 발광 장치 및 그 제조 방법은, 반도체 기판 상에 배치된 반도체층을 포함하는 발광 장치를 제조하는 제조업을 포함하는 반도체 산업이나 전자기기 산업에 이용가능하다.

Claims (12)

  1. 제 1 주면과 상기 제 1 주면에 대향하는 제 2 주면을 갖고, 상기 제 1 주면과 상기 제 2 주면 사이의 측면이 조면(粗面)인 투명 기판과,
    상기 투명 기판의 제 1 주면 상에 배치되고, 질화물 반도체를 적층해서 이루어지는 반도체 발광 소자
    를 구비하는 것을 특징으로 하는 반도체 발광 장치.
  2. 제 1 항에 있어서,
    상기 반도체 발광 소자는, n형 반도체층, 활성층 및 p형 반도체층이 이러한 순서로 적층된 구조를 갖는 것을 특징으로 하는 반도체 발광 장치.
  3. 제 1 항에 있어서,
    상기 투명 기판의 두께는 40㎛ 이상 700㎛ 이하인 것을 특징으로 하는 반도체 발광 장치.
  4. 제 1 항에 있어서,
    상기 제 1 주면과 상기 제 2 주면의 면적이 상이하고, 상기 투명 기판의 상기 제 1 주면에 수직 방향의 절단면이 테이퍼 형상인 것을 특징으로 하는 반도체 발광 장치.
  5. 제 1 항에 있어서,
    상기 측면은, 상기 투명 기판을 다이싱 공정에 의해 절단함으로써 생긴 요철에 의해 조면으로 되어 있는 것을 특징으로 하는 반도체 발광 장치.
  6. 질화물 반도체층이 형성된 제 1 주면과 상기 제 1 주면에 대향하는 제 2 주면을 갖고, 사파이어로 이루어지는 웨이퍼를 복수의 칩으로 분할하는 반도체 발광 장치의 제조 방법으로서,
    절단 장치를 준비하는 단계와,
    상기 웨이퍼를 접착 테이프에 부착하는 단계와,
    상기 웨이퍼가 상기 복수의 칩으로 분할될 때까지, 상기 절단 장치에 의해서 상기 제 1 주면 및 상기 제 2 주면의 한쪽으로부터 다른 쪽까지 상기 웨이퍼를 절단하는 단계
    를 포함하는 것을 특징으로 하는 반도체 발광 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 절단 장치는 레이저이고,
    상기 웨이퍼를 절단하는 단계는, 상기 제 1 주면과 상기 제 2 주면 중 상기 레이저에 가까운 면과 상기 레이저와의 중간 지점에 상기 레이저의 초점을 설정하여, 상기 초점이 설정된 상기 레이저로부터 출력되는 빔에 의해서 상기 레이저에 가까운 면으로부터 상기 레이저에 가까운 면에 대향하는 면까지 상기 웨이퍼를 절단하는 것
    을 특징으로 하는 반도체 발광 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 레이저의 파장은, 532㎚, 266㎚ 및 355㎚ 중 어느 하나인 것을 특징으로 하는 반도체 발광 장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 절단 장치는 칼날을 구비하고,
    상기 웨이퍼를 절단하는 단계는, 상기 칼날에 의해서 상기 제 1 주면 및 상기 제 2 주면의 한쪽으로부터 다른 쪽까지 상기 웨이퍼를 절단하는 것
    을 특징으로 하는 반도체 발광 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 칼날은, 수지 및 메탈 내에 복수의 다이아몬드를 배치한 수지 및 메탈 칼날인 것을 특징으로 하는 반도체 발광 장치의 제조 방법.
  11. 제 6 항에 있어서,
    상기 절단 장치는 제 1 칼날 및 상기 제 1 칼날보다 칼날 두께가 얇은 제 2 칼날을 구비하고,
    상기 웨이퍼를 절단하는 단계는, 상기 제 1 칼날에 의해서 상기 제 1 주면 및 상기 제 2 주면의 한쪽으로부터 상기 웨이퍼 내의 중간 지점까지 홈을 형성하고, 상기 제 2 칼날에 의해서 상기 중간 지점으로부터 상기 제 1 주면 및 상기 제 2 주면의 다른 쪽까지 홈을 형성하여, 상기 웨이퍼를 절단하는 것
    을 특징으로 하는 반도체 발광 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 제 1 및 제 2 칼날은, 수지 및 메탈 내에 복수의 다이아몬드를 배치한 수지 및 메탈 칼날인 것을 특징으로 하는 반도체 발광 장치의 제조 방법.
KR1020107000757A 2007-06-15 2008-06-03 반도체 발광 장치 및 그 제조 방법 KR20100020521A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2007-159095 2007-06-15
JP2007158569 2007-06-15
JP2007159095 2007-06-15
JPJP-P-2007-158569 2007-06-15
JP2007290618 2007-11-08
JPJP-P-2007-290618 2007-11-08

Publications (1)

Publication Number Publication Date
KR20100020521A true KR20100020521A (ko) 2010-02-22

Family

ID=40129555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107000757A KR20100020521A (ko) 2007-06-15 2008-06-03 반도체 발광 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20100102341A1 (ko)
JP (1) JPWO2008152945A1 (ko)
KR (1) KR20100020521A (ko)
CN (1) CN101689585A (ko)
DE (1) DE112008001614T5 (ko)
TW (1) TW200903869A (ko)
WO (1) WO2008152945A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
TWM366757U (en) * 2009-04-27 2009-10-11 Forward Electronics Co Ltd AC LED packaging structure
US8455332B2 (en) * 2009-05-01 2013-06-04 Bridgelux, Inc. Method and apparatus for manufacturing LED devices using laser scribing
US8673662B2 (en) * 2009-07-29 2014-03-18 Tien-Tsai Lin Light-emitting diode cutting method and product thereof
JP5623791B2 (ja) * 2010-06-01 2014-11-12 株式会社ディスコ サファイア基板の加工方法
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
TW201301557A (zh) * 2011-06-17 2013-01-01 Univ Nat Cheng Kung 發光元件結構及其製造方法
EP3022777B1 (en) * 2013-07-18 2021-03-24 Lumileds LLC Light emitting device with glass plate
US9502614B2 (en) * 2014-06-04 2016-11-22 Formosa Epitaxy Incorporation Light emitting diode chip, light emitting device, and wafer-level structure of light emitting diode
JP2016219547A (ja) * 2015-05-18 2016-12-22 ローム株式会社 半導体発光素子
JP7434174B2 (ja) * 2018-12-04 2024-02-20 ハリマ化成株式会社 ハードコート層付モールド樹脂およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087949A (en) * 1989-06-27 1992-02-11 Hewlett-Packard Company Light-emitting diode with diagonal faces
US5900650A (en) * 1995-08-31 1999-05-04 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP3449201B2 (ja) 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
JP4083396B2 (ja) * 2000-07-10 2008-04-30 独立行政法人科学技術振興機構 紫外透明導電膜とその製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
SG130935A1 (en) * 2002-06-26 2007-04-26 Agency Science Tech & Res Method of cleaving gan/sapphire for forming laser mirror facets
JP2004103672A (ja) * 2002-09-06 2004-04-02 Toshiba Corp 半導体発光素子および半導体発光装置
JP2004247411A (ja) * 2003-02-12 2004-09-02 Sharp Corp 半導体発光素子および製造方法
JP4029843B2 (ja) * 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
WO2004082036A1 (ja) * 2003-03-10 2004-09-23 Toyoda Gosei Co., Ltd. 固体素子デバイスおよびその製造方法
JP4142080B2 (ja) * 2003-03-10 2008-08-27 豊田合成株式会社 発光素子デバイス
JP2005033196A (ja) * 2003-06-19 2005-02-03 Showa Denko Kk 半導体ウエーハのダイシング方法および発光ダイオードチップ
US7170050B2 (en) * 2004-09-17 2007-01-30 Pacific Biosciences Of California, Inc. Apparatus and methods for optical analysis of molecules
JP4535834B2 (ja) * 2004-10-18 2010-09-01 パナソニック電工株式会社 発光素子とその製造方法
JP2006253441A (ja) * 2005-03-11 2006-09-21 Kumamoto Univ ブレード加工方法
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4984119B2 (ja) * 2006-08-28 2012-07-25 スタンレー電気株式会社 窒化物半導体結晶ないしそれを用いた発光素子及びその製造方法

Also Published As

Publication number Publication date
JPWO2008152945A1 (ja) 2010-08-26
US20100102341A1 (en) 2010-04-29
CN101689585A (zh) 2010-03-31
TW200903869A (en) 2009-01-16
WO2008152945A1 (ja) 2008-12-18
DE112008001614T5 (de) 2010-04-29

Similar Documents

Publication Publication Date Title
KR20100020521A (ko) 반도체 발광 장치 및 그 제조 방법
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
JP5179068B2 (ja) 化合物半導体素子の製造方法
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
JP3904585B2 (ja) 半導体素子の製造方法
US7498184B2 (en) Production method for semiconductor device
US20070134833A1 (en) Semiconductor element and method of making same
KR20070037646A (ko) 반도체 발광소자의 제조방법 및 그 방법으로 제조된 소자
KR101375433B1 (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
US8030677B2 (en) Semiconductor light emitting element and method for manufacturing same
TW201025681A (en) Method for manufacturing semiconductor light emitting element
KR20070007137A (ko) 화합물 반도체 발광소자 웨이퍼의 제조방법
JP2007087973A (ja) 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子
KR20070028379A (ko) 화합물 반도체 소자 웨이퍼의 제조방법
JP2010056485A (ja) 発光素子、発光装置およびサファイア基板の加工方法
JP3421523B2 (ja) ウエハーの分割方法
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP4594707B2 (ja) 半導体チップ製造方法
JP2006203251A (ja) 半導体素子の製造方法
JP5172388B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
US8912528B2 (en) Method for forming a cleaved facet of semiconductor device
JP2004158872A (ja) 発光素子
KR101140660B1 (ko) 3족 질화물 반도체 발광소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid