JP6520964B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP6520964B2
JP6520964B2 JP2017012028A JP2017012028A JP6520964B2 JP 6520964 B2 JP6520964 B2 JP 6520964B2 JP 2017012028 A JP2017012028 A JP 2017012028A JP 2017012028 A JP2017012028 A JP 2017012028A JP 6520964 B2 JP6520964 B2 JP 6520964B2
Authority
JP
Japan
Prior art keywords
dielectric multilayer
multilayer film
substrate
light emitting
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017012028A
Other languages
English (en)
Other versions
JP2018120986A (ja
Inventor
直人 井上
直人 井上
新隆 住友
新隆 住友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2017012028A priority Critical patent/JP6520964B2/ja
Priority to US15/879,333 priority patent/US10639747B2/en
Priority to EP18153358.9A priority patent/EP3355366B1/en
Priority to KR1020180009662A priority patent/KR102386715B1/ko
Priority to CN201810077704.7A priority patent/CN108365059B/zh
Priority to TW107102833A priority patent/TWI753997B/zh
Publication of JP2018120986A publication Critical patent/JP2018120986A/ja
Application granted granted Critical
Publication of JP6520964B2 publication Critical patent/JP6520964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50Working by transmitting the laser beam through or within the workpiece
    • B23K26/53Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、発光素子の製造方法に関する。
発光ダイオード(LED)に代表される半導体発光素子が広く利用されている。発光ダイオードの製造には、一般に、次のような手法が採用されている。まず、基板上に半導体層を成長させ、半導体層のパターニング、電極の形成等を実行して基板の主面上に半導体構造を形成する。以下、本明細書では、簡単のために、半導体構造が基板の主面上に形成された構造体を「ウエハ」と呼ぶことがある。半導体構造を有するウエハを分割することによって、それぞれが発光構造部を有する複数のチップが得られる。
下記の特許文献1〜3は、半導体層を成長させる基板としてサファイア基板を用いた、半導体発光素子の製造方法を開示している。特許文献1〜3に記載の技術では、半導体層を成長させる基板としてサファイア基板を用い、基板内部にレーザ光を集光させることによって基板内部に改質領域を形成した後、例えば、ウエハを支持するテープをウエハの径方向に拡張することによってウエハを割断している。基板内部に改質領域を形成すると、改質領域を起点として基板内部に亀裂が生じることが知られており、ウエハの割断は、このような亀裂を利用することによって達成される。
国際公開第2011/090024号 特開2014−107485号公報 特開2013−165186号公報
ウエハの割断を利用した製造方法における歩留まり向上の要求がある。
本発明の一態様における発光素子の製造方法は、第1および第2の主面を有する基板と、前記第1の主面上に設けられた誘電体多層膜と、前記第2の主面上に設けられた半導体構造とを含むウエハを準備する工程(A)と、前記誘電体多層膜を介して前記基板の内部にレーザ光を集光させて、前記基板の内部に改質領域を形成し、前記改質領域から前記誘電体多層膜にかけて亀裂を生じさせる工程(B)と、前記工程(B)の後に、前記誘電体多層膜のうち、前記亀裂を含む領域を除去する工程(C)と、前記亀裂が生じた部位において前記ウエハを割断することによって、複数の発光素子を得る工程(D)とを含む。
本発明の一態様によれば、発光素子の製造における歩留まりを向上させ得る。
図1は、本発明の実施形態による発光素子の例示的な製造方法を説明するためのフローチャートである。 図2は、割断前のウエハ100Wの一部の模式的な断面図である。 図3は、誘電体多層膜120側からウエハ100Wを基板110の第1の主面110aに垂直に見た平面図である。 図4は、ウエハ100Wにレーザ光が照射されている状態を示す模式的な断面図である。 図5は、改質領域110sの形成によって亀裂Fraが生じた状態を示す模式的な断面図である。 図6は、誘電体多層膜120の表面120aに形成された亀裂の一例を示す平面図である。 図7は、基板110の第1の主面110aに垂直な方向から撮影した、誘電体多層膜120の表面120aの写真を示す図であり、誘電体多層膜120のうち、亀裂を含む領域を除去した後の一例を示す平面図である。 図8は、誘電体多層膜120の部分的な除去にレーザ光の照射を適用した例を示す模式的な断面図である。 図9は、誘電体多層膜120の部分的な除去の工程で形成される溝部120gと、改質領域110sの形成の工程におけるレーザ光の走査のラインとの関係の一例を説明するための部分拡大図である。 図10は、ウエハ100Wが割断された状態を示す模式的な断面図である。 図11は、改質領域110sの形成後の基板110の、m軸に垂直な断面の画像を示す図である。 図12は、改質領域110sの形成後の基板110の、a軸に垂直な断面の画像を示す図である。 図13は、誘電体多層膜120の部分的な除去の工程におけるレーザ光の走査のラインと、改質領域110sの形成の工程におけるレーザ光の走査のラインとの関係の他の一例を示すための平面図である。 図14は、基板の内部に改質領域を形成する前に、レーザ光の照射によって第1方向および第2方向に沿って誘電体多層膜を部分的に除去したウエハの誘電体多層膜の表面を示す図である。 図15は、図14に示す、誘電体多層膜の部分的な除去後のウエハに対して改質領域の形成のためにレーザ光を照射した後の誘電体多層膜の表面を示す図である。
(本発明者らの知見)
本発明の実施形態の説明に先立ち、まず、本発明者らが見出した課題を説明する。
発光素子の製造に、基板の、半導体層が設けられている面とは反対側の面に反射膜が設けられたウエハを用いることがある。反射膜は、例えば誘電体多層膜を含む。ウエハに誘電体多層膜を設けることにより、割断によって得られる発光素子において、基板の半導体層が設けられている面とは反対側の面に向かう光を誘電体多層膜によって反射させることができ、光の取出し効率向上の効果が得られる。
レーザ光の照射により形成した改質領域を利用したウエハの割断においては、発光に関わる半導体層等がレーザ光の照射によって損傷を受けないように、ウエハに対して、基板の、半導体層が設けられている面とは反対側からレーザ光を照射したいという要求が存在する。本発明者らは、基板の、半導体層が設けられている面とは反対側の主面上に誘電体多層膜が設けられたウエハに対する、誘電体多層膜を介したレーザ光の照射によって基板内部に改質領域を形成可能であり、ウエハを割断可能であることを見出した。
しかしながら、本発明者らの検討によると、単純に、誘電体多層膜を介してレーザ光を照射して基板内に改質領域を形成しウエハを割断すると、誘電体多層膜のうち、分割された個片(以下、「ダイ」と呼ぶことがある。)の周縁に位置する部分に欠けが生じやすく、歩留まりが低下するおそれがある。ダイの周縁部における誘電体多層膜の欠けは、基板と誘電体多層膜との間の結晶構造の違いに起因して、基板内部において亀裂が伸展する方向と、基板から誘電体多層膜に達した亀裂が誘電体多層膜内部において伸展する方向とが一致していないためであると推測される。このような亀裂が形成された状態でウエハを割断すると、誘電体多層膜が意図しない方向に割断され、ダイの周縁部において誘電体多層膜が欠ける場合がある。ダイの周縁部に生じた誘電体多層膜の欠けは、発光素子の光取り出し効率低下の原因となる可能性がある。また、歩留りを低下させる要因となる。
本発明者らは、新規に見出された上述の課題に鑑み、さらに検討を行い、本発明を完成させた。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。以下の実施形態は、例示であり、本発明による発光素子の製造方法は、以下の実施形態に限られない。例えば、以下の実施形態で示される数値、形状、材料、ステップ、ステップの順序などは、あくまでも一例であり、技術的に矛盾が生じない限りにおいて種々の改変が可能である。
以下の説明では、特定の方向または位置を示す用語(例えば、「上」、「下」、「右」、「左」およびそれらの用語を含む別の用語)を用いる場合がある。それらの用語は、参照した図面における相対的な方向または位置を分かり易く示すために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な関係と同一であれば、実際の製品等における、例えば部材等の配置は、ある基準に対して「上」、「下」等の用語によって指定される絶対的な配置と同一でなくてもよい。また、図面が示す構成要素の大きさおよび位置関係等は、分かり易さのため、誇張されている場合があり、実際のウエハ、発光素子等における大きさ、あるいは、実際のウエハ、発光素子等における構成要素間の大小関係を厳密に反映していない場合がある。また、本発明において「平行」および「垂直」(または「直交」)とは、特に他の言及がない限り、2つの直線、辺あるいは面等のなす角がそれぞれ完全な0°および90°である場合に限定されず、実質的に0°および90°であればよい。
図1は、本発明の実施形態による発光素子の例示的な製造方法を説明するためのフローチャートである。図1に示すように、本発明の実施形態による発光素子の製造方法は、概略的には、一方の主面に誘電体多層膜を有する基板を含むウエハを準備する工程(ステップS1)と、基板の内部に改質領域を形成し、改質領域から誘電体多層膜にかけて亀裂を生じさせる工程(ステップS2)と、誘電体多層膜のうち、亀裂を含む領域を除去する工程(ステップS3)と、ウエハを割断することによって複数の発光素子を得る工程(ステップS4)とを含む。
(実施形態1)
図2に、割断前のウエハの一部の断面を模式的に示す。図2に示すウエハ100Wは、第1の主面110aおよび第1の主面110aとは反対側に位置する第2の主面110bを有する基板110と、第1の主面110a上の誘電体多層膜120と、第2の主面110b上に形成された半導体構造130とを含む。
基板110としては、後述する半導体構造130中の半導体層を成長可能な基板が選択される。以下では、基板110としてサファイア基板を用いた例を説明する。後述するように、ここでは、基板110として、その第2の主面110bが、(0001)のミラー指数で表現されるc面であるc面サファイア基板を用いる。本明細書におけるc面サファイア基板には、第2の主面110bがc面から5°以下の角度で傾斜したオフ基板も包含される。サファイア基板の厚さは、例えば50μm〜2mm程度とすることができる。200μm〜2mm程度の厚さのサファイア基板を準備し、半導体構造130の形成後に、研磨等によってサファイア基板を50〜400μm程度、あるいは、100〜300μm程度の範囲に薄化してもよい。
半導体構造130は、基板110の第2の主面110bの全面を直接的または間接的に覆うn型半導体層132nと、n型半導体層132n上の所定の領域に設けられる複数の活性層132aと、各活性層132a上に設けられるp型半導体層132pと、p型半導体層132p上に設けられるp側電極134pと、n型半導体層132n上に設けられる複数のn側電極134nとを有する。半導体構造130は、絶縁性の保護膜をさらに含んでいてもよい。
ウエハ100Wは、それぞれが発光構造部136を含む単位領域100Sの繰り返し配列を含む。図2では、紙面の左右方向に沿って並ぶ3つの単位領域100Sが示されているが、単位領域100Sは、図2における紙面の左右方向だけでなく、一般に、紙面に垂直な方向にも配置される。各発光構造部136は、半導体構造130のn型半導体層132nの一部であるn型半導体層132n’と、n型半導体層132n’上に位置する活性層132aと、活性層132a上のp型半導体層132pと、p型半導体層132p上のp側電極134pと、n型半導体層132n’上のn側電極134nとを有している。発光構造部136は、後にウエハ100Wが割断されることにより得られるダイのうち基板および誘電体多層膜を除いた部分、換言すれば、半導体部分および電極部分を含む構造に相当する。以下では、上面視において、互いに隣接する2つの発光構造部136のp型半導体層132pの間に位置する領域を発光構造部136のパターンにおけるストリートと呼ぶことがある。
発光構造部136中のn型半導体層132n’、活性層132a、およびp型半導体層132pのそれぞれは、例えば、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y<1)等の窒化物半導体層である。n型半導体層132n’、活性層132a、およびp型半導体層132pのそれぞれは、InGaAs系、GaP系等の半導体の層であってもよい。半導体層の成長方法としては、特に限定されず、有機金属気相成長法(MOCVD、MOVPEとも呼ばれる。)、ハイドライド気相成長法(HVPE)等を適用できる。MOCVDによれば、結晶性良く半導体層を成長させ得る。
発光構造部136のそれぞれは、ウエハ100Wの割断によって得られるダイにおいて、p側電極134pおよびn側電極134nの間に電流が供給されることによって光を発する。発光構造部136から発せられた光は、発光構造部136における、p側電極134pおよびn側電極134nが設けられている側から主に取り出される。活性層132aが発する光のピーク波長は、例えば360nm〜650nmの範囲内である。
第1の主面110a上の誘電体多層膜120は、複数の誘電体膜の積層膜であり、発光構造部136からの光(典型的にはピーク波長の光)を反射する反射膜として機能する。誘電体多層膜120は、例えば、SiO2膜、TiO2膜およびNb25膜からなる群から選択された2種以上を含む。誘電体多層膜120に含まれる誘電体膜の層数、各層の厚さおよび材料は、反射させたい光の波長に応じて適宜設定され得る。SiO2膜、TiO2膜およびNb25膜からなる群から選択された2種以上を誘電体多層膜120に用い、活性層132aが発する光のうち特にピーク波長の光を反射させる設計により、最終的に得られる発光素子の輝度を向上させ得る。
図3には、誘電体多層膜120側からウエハ100Wを基板110の第1の主面110aに対して垂直に見た平面図と、ウエハ100Wの一部を拡大した要部拡大図とがあわせて示されている。図2は、図3のA−A’線断面図に相当する。図3に示すように、ウエハ100Wには、複数の単位領域100Sが2次元に配列されている。すなわち、発光構造部136は、第2の主面110b上に2次元に配列されている。ウエハ100Wは、例えば、3000個〜50000個程度の単位領域100Sを含み得る。単位領域100Sを単位としてウエハ100Wを割断することにより、複数の発光素子が得られる。
図3に例示する構成において、単位領域100Sは、ウエハ100Wのオリエンテーションフラット100fに垂直な第1方向と、オリエンテーションフラット100fに平行な第2方向とに沿ってマトリクス状に配列されている。したがって、発光構造部136も第1方向および第2方向に沿ってマトリクス状に配列されている。ここでは、基板110として、第2の主面110bがc面であるサファイア基板を用いており、図3中に矢印A1で示す第1方向が基板110のa軸に平行であり、図3中に矢印A2で示す第2方向が基板110のm軸に平行である。
ウエハ100Wの準備後、ウエハ100Wを例えばレーザダイシング装置にセットし、基板110の内部に改質領域を形成する(ステルスダイシングを実行する)。一般には、ウエハ100Wは、ダイシングテープが取り付けられたリングフレームにダイシングテープによって固定された状態でレーザダイシング装置にセットされる。
図4は、ウエハ100Wにレーザ光が照射されている状態を示す。図4に模式的に示すように、レーザのビームBを、レーザダイシング装置の集光レンズ20を通過させて基板110の内部に集光することにより、基板110の内部に局所的に改質領域110sを形成する。ここでは、パルスレーザを、発光構造部136のパターンにおけるストリートに沿って照射位置を変えながら、誘電体多層膜120を介して基板110の内部に繰り返し照射する。典型的には、基板110の主面に平行な面内でウエハ100Wが第1方向および第2方向に沿って移動されながらパルスレーザの照射が繰り返されることによって、ウエハを分割すべきライン(仮想的な分割予定線)、例えばストリートの中心に沿ってレーザ光が走査される。仮想的な分割予定線に沿ったパルスレーザの照射の繰り返しにより、複数の改質領域110sが仮想的な分割予定線に沿って基板110の内部に形成される。ここでは第1方向に平行な複数のストリートのそれぞれおよび第2方向に平行な複数のストリートのそれぞれについてパルスレーザの走査を実行する。ストリートの数に応じた複数回の走査によって、第1方向に平行なストリート毎に、第1方向に並ぶ複数の改質領域110sを含む群を形成し、第2方向に平行なストリート毎に、第2方向に並ぶ複数の改質領域110sを含む群を形成することが可能である。
本発明の実施形態において、ビームBは、誘電体多層膜120の表面120a側から誘電体多層膜120を介して基板110の内部に向けて照射され、基板110の内部に集光される。レーザ光のピーク波長としては、誘電体多層膜120および基板110を透過する光の波長が選ばれる。例えば、800〜1200nmの範囲にピーク波長を有するレーザ光を用いることができる。
レーザ光源としては、多光子吸収を起こさせることができる、パルスレーザを発生するレーザ、連続波レーザ等を用いることができる。ここでは、フェムト秒レーザ、ピコ秒レーザ等の、パルスレーザを発生させるレーザ光源を用いる。レーザ光源として、チタンサファイアレーザ、Nd:YAGレーザ、Nd:YVO4レーザ、Nd:YLFレーザ等を利用することができる。
なお、ステルスダイシングにおけるアラインメントは、例えばレーザダイシング装置に搭載されたカメラによって誘電体多層膜120の表面120a側からウエハ100Wを撮影し、取得された画像から発光構造部136のパターンを検出することによって実行することができる。
ステルスダイシングにおける加工条件の一例を以下に示す。ウエハ100Wの送り速度およびパルスの周波数は、改質領域110sの間隔が2μm以上15μm以下程度となるように適宜変更され得る。レーザ光を集光させる位置を変えて基板110の第1の主面110aの法線方向に沿って複数個の改質領域を形成してもよい。
レーザ光のピーク波長:1045nm
レーザ出力:0.1W〜2.0W程度
パルス幅:1000フェムト秒
周波数:100kHz
送り速度:400mm/s
デフォーカス:−20μm
ここで、デフォーカスの値は、基板110の第1の主面110aの位置を基準として、基板110側を負、誘電体多層膜120側を正としている。
基板110の第1の主面110aからのデフォーカスは、波長1045nmの光に対するサファイアの屈折率が1.75であることを考慮して、基板110の第1の主面110aの法線方向における、レーザ光を集光させる位置(深さ)が例えば基板110の第1の主面110aから基板110の内部に向かって30μm以上の位置となるように適宜設定され得る。なお、本発明の実施形態では、誘電体多層膜120を介して基板110にレーザ光を照射するが、誘電体多層膜120の厚さは1μm以上3μm以下程度と比較的薄いので、デフォーカスの値にはほとんど影響しない。
ビームBを基板110の内部に集光させて基板110の内部に改質領域110sを形成することにより、図5に模式的に示すように、改質領域110sから誘電体多層膜120にかけて亀裂Fraが生じる。本発明者らが検討した結果によると、他に特殊な工程を実行しなくても、多くの場合、レーザダイシング装置からウエハ100Wを取り出した時点で、すでに誘電体多層膜120に亀裂が生じている。つまり、典型的には、ステルスダイシングが完了した時点で、改質領域110sからの亀裂の伸展によって、基板110の第1の主面110aと、誘電体多層膜120の一部とに、第1方向および第2方向に沿った亀裂が生じていると考えられる。
図6は、基板110の第1の主面110aに垂直な方向から撮影した、誘電体多層膜120の表面120aの写真であり、誘電体多層膜120の表面120aに形成された亀裂の一例を示す。図6に示すように、亀裂Fraは、改質領域110sの形成後、改質領域110sを起点として生じ、最終的に誘電体多層膜120の表面120aに到達し得る。誘電体多層膜120の表面120aに現れた亀裂は、ある程度うねっているものの、概ね第1方向および第2方向に沿って形成されている。なお、図6は、誘電体多層膜120の表面120aの一部を示しており、ステルスダイシングの完了後に表面120a全体にグリッド状に亀裂が生じていることは、本発明の実施形態において必須ではない。局所的に見れば、ステルスダイシングが完了した時点で亀裂Fraの伸展が誘電体多層膜120内で止まっていることもあり得る。すなわち、誘電体多層膜120の表面120aに形成された亀裂が、第1方向または第2方向に沿ってウエハ100Wの端部から端部まで連続していないこともあり得る。なお、改質領域110sからは、亀裂Fraだけでなく、図5に模式的に示すように、基板110の第2の主面110bに向かって延びる亀裂Frbも生じ得る。
次に、誘電体多層膜120のうち、亀裂を含む領域を除去する。例えば、第1方向および第2方向に沿って、誘電体多層膜120のうち、亀裂を含む領域を除去する。例えば、誘電体多層膜120の表面120aに現れた亀裂に沿って誘電体多層膜120を部分的に除去することにより、誘電体多層膜120のうち、表面120aに形成された亀裂を含む領域を線状に除去する。なお、亀裂Fraが誘電体多層膜120の表面120aに達していなくても、誘電体多層膜120中の亀裂Fraを顕微鏡などによって確認することが可能である。このことから、例えばウエハ100Wの画像から誘電体多層膜120中の亀裂の位置を確認し、亀裂を含む領域を誘電体多層膜120中の亀裂の位置に基づいて除去し得る。
図7は、基板110の第1の主面110aに垂直な方向から撮影した、誘電体多層膜120の表面120aの写真であり、誘電体多層膜120のうち、亀裂を含む領域を除去した後の一例を示す。誘電体多層膜120のうち、除去される部分の上面視における幅Wは、例えば3μm以上15μm以下程度の範囲内とすることが好ましく、8μm以上10μm以下程度の範囲内とすることがより好ましい。幅Wを所定値以上とすることにより、誘電体多層膜120に形成された亀裂を含む領域をより確実に除去できる。幅Wを所定値以下とすることにより、過度に誘電体多層膜120の一部を除去することによる光取出し効率の低下を抑制できる。
第1の主面110aに垂直な方向から見たとき、誘電体多層膜120のうち、この工程によって除去される領域が、改質領域110sを形成する際にレーザ光が照射される領域よりも小さいと有益である。亀裂を含む領域として除去される領域を、改質領域110sを形成する際にレーザ光が照射される領域よりも小さくすることにより、誘電体多層膜の過度な除去を回避できる。したがって、過度に誘電体多層膜を除去することによる光取出し効率の低下を防止できる。
仮に、誘電体多層膜120の除去を先に行い、その後に改質領域110sを形成しようとすると、誘電体多層膜120と基板110との界面でレーザ光が屈折しないように、誘電体多層膜120を除去した領域の内側に露出された基板110の第1の主面110aにレーザ光を照射する必要がある。しかしながら、レーザ光の集光位置等を考慮すると、基板110の第1の主面110aにおけるレーザ光のスポット径を小さくすることは困難であり、誘電体多層膜120を除去した領域の内側にレーザ光を照射するためには、誘電体多層膜120のより多くの部分を除去する必要がある。その結果、ウエハ100Wを複数の発光素子100に分離した後に各発光素子の基板110上に残る誘電体多層膜120の面積が削減され、光の取り出し効率が低下してしまう。
これに対し、本発明の実施形態では、誘電体多層膜120を除去する前に改質領域110sを形成する。そのため、誘電体多層膜120のうち、基板110上に残すべき部分が除去されてしまうことを回避できる。
誘電体多層膜120を部分的に除去する方法は、切削といしおよびダイシング装置を利用したいわゆるハーフカットを適用してもよいし、ナノ秒レーザの照射を適用してもよい。ここでは、図8に模式的に示すように、改質領域110sの形成と同様のレーザ光の照射によって誘電体多層膜120を部分的に除去する。
レーザ光を集光させる位置等を調整することによって、例えば、改質領域110sの形成に用いたレーザダイシング装置を利用して誘電体多層膜120を部分的に除去することができ、誘電体多層膜120に、上下方向に貫通した溝部120gを形成し得る。改質領域110sの形成に用いたレーザダイシング装置を利用して誘電体多層膜120の部分的な除去を実行することにより、異なる装置へのウエハ100Wの移し替えが不要となるので、工程の複雑化を回避できる。また、ハーフカットまたはナノ秒レーザの照射を適用する場合と比較して、誘電体多層膜120の切削時に切削といしが基板110に接触することによる加工不良、高出力のナノ秒レーザの照射によるウエハ100Wへの損傷の発生等を回避し得る。
レーザ光の照射を利用した誘電体多層膜120の部分的な除去の加工条件の一例を以下に示す。改質領域110sの形成と同様に、ウエハ100Wの送り速度およびパルスの周波数は、レーザ光の集光位置の間隔が2μm以上15μm以下程度となるように適宜変更され得る。
レーザ光のピーク波長:1045nm
レーザ出力:0.1W〜2.0W程度
パルス幅:1000フェムト秒
周波数:100kHz
送り速度:400mm/s
デフォーカス:0〜5μm
誘電体多層膜120の部分的な除去においては、基板110および誘電体多層膜120の界面付近にレーザ光を集光させる。レーザ光を集光させる実際の位置は、基板110および誘電体多層膜120の界面付近であればよく、基板110の第1の主面110aの法線方向において±2μm程度のずれは許容され得る。ただし、誘電体多層膜120の除去を効率的に行う観点からは、誘電体多層膜120内の、基板110の第1の主面110aにより近い位置にレーザ光を集光させることが有利である。レーザ光を同一の集光位置に複数回照射してもよい。
図6を参照して説明したように、この例では、誘電体多層膜120の表面120aの亀裂は、概ね第1方向および第2方向に沿って形成されている。したがって、基板110の主面に平行な面内で、ウエハ100Wを第1方向および第2方向に沿って移動させながら、パルスレーザの照射を繰り返し、誘電体多層膜120の内部または誘電体多層膜120の表面120aの亀裂をなぞるようにしてレーザ光を走査することにより、誘電体多層膜120のうち、亀裂を含む領域を除去することが可能である。誘電体多層膜120の表面120a側から、誘電体多層膜120の内部または誘電体多層膜120の表面120aの亀裂の位置を確認可能であるので、比較的容易にウエハ100Wのアラインメントを実行し得る。
図9は、誘電体多層膜120の部分的な除去の工程で形成される溝部120gと、改質領域110sの形成の工程におけるレーザ光の走査のラインとの関係の一例を示す。例えば第1方向および第2方向に沿ってレーザ光のビームBが走査されることにより、図9の右側に拡大して示すように、第1方向および第2方向に沿って溝部120gが誘電体多層膜120に形成される。この例では、誘電体多層膜120の部分的な除去におけるレーザ光の走査のラインは、溝部120gのほぼ中央に位置している。図9中の破線Sdは、改質領域110sの形成の工程においてレーザ光が走査されるラインを表している。したがって、改質領域110sは、基板110の内部に破線Sdに沿って形成される。図9に示すように、ここでは、破線Sdは、溝部120gのほぼ中央に位置している。つまり、この例では、誘電体多層膜120の部分的な除去の工程と、改質領域110sの形成の工程とにおいて、レーザ光の走査のラインがほぼ一致している。図8を参照すればわかるように、この例では、誘電体多層膜120の部分的な除去の工程において、誘電体多層膜120のうち、改質領域110sの直上の領域を除去している。ただし、後述するように、誘電体多層膜120の部分的な除去の工程と、改質領域110sの形成の工程とにおいて、レーザ光の走査のラインをあえて一致させない方が歩留まりの向上により有利なこともある。
次に、ウエハ100Wを支持するダイシングテープをウエハ100Wの径方向に拡張させることによって、亀裂が生じた部位においてウエハ100Wを割断する。あるいは、板状のブレードの端面をストリート上に置き、ブレードをウエハ100Wに押し付けることによって、亀裂が生じた部位においてウエハ100Wを割断してもよい。ウエハ100Wの割断により、図10に模式的に示すように、それぞれが、基板110’と、誘電体多層膜120’と、発光構造部136とを有する複数の発光素子100が得られる。ここでは、第1方向および第2方向に沿ってウエハ100Wが割断されるので、上面視における発光素子100の形状は、略矩形状である。
以上に説明したように、本実施形態では、誘電体多層膜120のうち、改質領域110sの形成に起因して生じた亀裂を含む領域を除去し、その後、ウエハ100Wを割断する。誘電体多層膜120のうち、例えば誘電体多層膜120の表面120aに形成された亀裂の位置を含む領域を除去しているので、ウエハ100Wを複数の発光素子100に分離する際に生じる誘電体多層膜120の欠けの発生が抑制され、歩留まりが向上する。本実施形態によれば、発光構造部136が位置する、基板110の第2の主面110bとは反対側の第1の主面110a上に誘電体多層膜120’を有する発光素子100が得られる。誘電体多層膜120’が第1の主面110a上に位置することにより、第1の主面110a側からの光の漏れが抑制され、光取出し効率の低下が抑制される。このように、本発明の実施形態によれば、光取出し効率の低下が抑制された発光素子100を効率的に提供し得る。
(実施形態2)
以下、本発明の実施形態2による製造方法を説明する。上述の実施形態1では、誘電体多層膜120の部分的な除去の工程において、誘電体多層膜のうち、改質領域110sの直上の領域を第1方向および第2方向に沿って除去している。しかしながら、以下に説明するように、誘電体多層膜120のうち、改質領域110sの直上から所定量オフセットした領域を除去した後、ウエハ100Wを割断することによって、歩留まりがより向上することもあり得る。
図11および図12は、走査型電子顕微鏡(SEM)によって得られた、改質領域110sを形成した後の基板110の、m軸に垂直な断面およびa軸に垂直な断面の画像をそれぞれ示す。図11、図12ともに、紙面の上側に第1の主面110a(つまり、誘電体多層膜120が形成される側の主面)がそれぞれ位置している。図11、図12において、基板110の内部に紙面の左右方向に沿って複数の改質領域110sが形成されており、複数の改質領域110sが帯状に連なっていることが確認できる。
図11および図12から、基板110のm軸に垂直な断面および基板110のa軸に垂直な断面のいずれにおいても、改質領域110sから第1の主面110aに向かって延びる亀裂Fraと、改質領域110sから第2の主面110bに向かって延びる亀裂Frbとが基板110内に生じていることが分かる。基板110のm軸に垂直な断面を示す図11に注目すると、亀裂Fraは、改質領域110sから第1の主面110aの法線方向に略平行に延びていることが分かる。したがって、例えば誘電体多層膜120の表面120aにグリッド状に亀裂が現れている場合、誘電体多層膜120の表面120aに現れた亀裂のうち、基板110のm軸に平行な第2方向に延びる亀裂は、第2方向に沿って形成された改質領域110sのほぼ直上の領域に位置するといえる。換言すれば、基板110のm軸に平行な第2方向に延びるストリートの1つに注目したとき、誘電体多層膜120の内部および/または表面120aの亀裂のうち、そのストリートに重なる亀裂の位置と、第1の主面110aに形成された亀裂のうち、そのストリートに重なる亀裂の位置とは、上面視において(または断面視において)概ね一致するといえる。
これとは対照的に、図12に示す例では、亀裂Fraが、基板110のa軸に垂直な断面において、基板110の法線方向に対して傾斜して形成されている。そのため、第1の主面110aに形成された、基板110のa軸に平行な第1方向に延びる亀裂の位置は、断面視において改質領域110sの直上の領域からずれている。このように、基板110のa軸に垂直な断面では、第1の主面110aにおいて第1方向に形成される亀裂の位置が改質領域110sの直上の領域に一致していないことがある。したがって、誘電体多層膜120の内部および/または表面120aにおいて第1方向に延びる亀裂も、上面視において、第1方向に沿って形成された改質領域110sの直上の領域から第2方向にずれた領域に位置することがあり得る。
基板110のa軸に垂直な断面において、第1の主面110aの法線方向に対する、亀裂Fraの傾きは、例えば3°〜10°の範囲である。例えば、誘電体多層膜120の表面120aにおいて第1方向に延びる亀裂の位置と、改質領域110sの位置との間には、基板110の第1の主面110aから改質領域110sの位置までの距離に応じて、上面視において第2方向に例えば3〜5μm程度大きさのずれが生じ得る。
実施形態2では、誘電体多層膜120の亀裂を含む領域の除去の工程において、上述の実施形態1と同様に、誘電体多層膜120に形成された亀裂を含む領域を、例えばレーザ光の走査により第1方向および第2方向に沿って除去する。このとき、上面視において、第2方向に延びる亀裂を含む領域の除去に関しては、ストリート毎に、誘電体多層膜120のうち、第2方向に沿って形成された複数の改質領域110sの直上の領域を除去する。他方、上面視において第1方向に延びる亀裂を含む領域の除去に関しては、ストリート毎に、誘電体多層膜120のうち、第1方向に沿って形成された複数の改質領域110sの直上の領域から第2方向に沿って所定量シフトした部分を除去する。このときのシフト量は、用いる基板110の性状、および、第1の主面110aから改質領域110sまでの距離(深さ)に応じて適宜設定することができる。シフト量は、例えば1μm以上20μm以下程度の範囲であり得る。
図13は、誘電体多層膜120の部分的な除去の工程におけるレーザ光の走査のラインと、改質領域110sの形成の工程におけるレーザ光の走査のラインとの関係の他の一例を示す。図13は、第1方向に延びるストリートと、第2方向に延びるストリートとが交差する部分の1つを拡大して示している。
図13中の二点鎖線は、改質領域110sの形成の工程におけるレーザ光の走査ラインSd1およびSd2を示す。複数の改質領域110sは、走査ラインSd1および走査ラインSd2に沿って基板110の内部に形成される。
図13中の太い破線は、誘電体多層膜120の部分的な除去におけるレーザ光の走査ラインRm1およびRm2を示す。本実施形態では、誘電体多層膜120の部分的な除去の工程における第2方向に沿った走査ラインRm2と、改質領域110sの形成の工程における第2方向に沿った走査ラインSd2とは、ほぼ一致させられる。これに対し、第1方向に沿った走査は、改質領域110sの形成の工程では走査ラインSd1に沿って行い、誘電体多層膜120の部分的な除去の工程では走査ラインSd1から第2方向に所定量シフトした位置の走査ラインRm1に沿って行う。なお、図13では、走査ラインRm2と走査ラインSd2とが一致していないように図示されているが、これは、分かりやすさのために、図中においてこれらが重なり合わないよう便宜的にわずかにずらして図示しているからである。
この例のように、第1方向に関して、誘電体多層膜120のうち、改質領域110sの直上の領域から第2方向に所定量シフトした部分を除去することによって、誘電体多層膜120のうち、亀裂を含む領域をより確実に除去し得る。例えば、誘電体多層膜120の表面120aに形成された亀裂の位置を含む領域をより確実に除去し得る。誘電体多層膜120の、亀裂を含む領域がより確実に除去されるので、複数の発光素子100の分離に起因する誘電体多層膜120への欠けの発生が抑制され、歩留まりが向上し得る。なお、この例では、ストリートの中心からずれるように走査ラインSd1の位置が調整されている。この例のように、基板110のa軸に垂直な断面において、亀裂Fraが第1の主面110aの法線方向に対して傾斜して形成され得ることを考慮して、走査ラインSd1の位置をストリートの中心からずらし、走査ラインRm1の位置を例えばストリートの中心に位置させると有益である。これにより、誘電体多層膜120の内部および/または表面120aに第1方向に沿って形成される亀裂をストリートのほぼ中心に位置させ、誘電体多層膜120のうち、ストリートのほぼ中心に位置する部分に溝部120gを形成することができる。その結果、ウエハ100Wを複数の発光素子100に割断する時に誘電体多層膜120の欠けの発生を抑制しながら、所期の領域上に誘電体多層膜120’が形成された発光素子100を得ることができる。
走査ラインRm1を走査ラインSd1から第2方向に所定量シフトさせることに代えて、誘電体多層膜120の部分的な除去の工程におけるレーザ光のスポット径を拡大することにより誘電体多層膜120を除去する領域を広くしても、誘電体多層膜120に形成された亀裂を含む領域を除去しやすくなる。ただし、発光素子100の光取り出し効率の向上の観点からは、レーザ光のスポット径を拡大するよりも、誘電体多層膜120のうち除去される領域を低減できるので、レーザ光のスポット径を拡大せず走査ラインRm1を走査ラインSd1から第2方向に所定量シフトさせて、誘電体多層膜120に形成された亀裂を含む領域を除去する方が有利である。
以上に説明したように、本発明の少なくともいずれかの実施形態によれば、複数の発光素子100の分離に起因する誘電体多層膜120への欠けの発生を抑制可能であり、歩留まりを向上させ得る。なお、誘電体多層膜120を介してレーザ光を照射してステルスダイシングを実行するという点のみに着目すれば、特許文献2に記載の技術は、本発明の実施形態と共通しているということも不可能ではない。しかしながら、特許文献2に記載の技術では、反射膜のうちの金属膜に予め溝を形成し、溝を介して単結晶基板の内部にレーザ光を集光させている。このような手法において、単結晶基板の内部に十分にレーザ光を集光させるには、比較的幅の大きい溝を金属膜に形成し、金属膜がレーザ光の照射の妨げとならないようにする必要がある。そのため、反射膜のより多くの部分が除去される結果、発光素子の光取り出し効率が低下する。また、誘電体多層膜のうち、亀裂が生じた部分を除去していないので、ウエハを割断して得られた発光素子における誘電体多層膜の周縁部に欠けが生じると考えられる。
一方、特許文献3に記載の技術では、分割予定ラインに沿って金属膜だけでなく誘電体多層膜をも除去することによって反射膜に溝を形成し、その後にステルスダイシングを実行している。溝の形成には、切削といしによるダイシングを適用している。しかしながら、切削といしによるダイシングを適用しているので、溝の底部は、断面視において一般に曲面状となり、溝の底部が曲面状であることに起因して収差が生じて単結晶基板の内部に十分にレーザ光を集光できないことがあり得る。
ダイシングに代えてレーザ光の照射によって予め誘電体多層膜を除去すれば、一見、このような収差に起因した不具合を回避できるように見えるが、レーザ光の照射によって誘電体多層膜を先に除去すると、デブリとして飛散した誘電体多層膜の材料が、ステルスダイシングにおけるレーザ光の散乱または吸収の原因となり得る。このような散乱または吸収が生じる状態である場合、レーザ光を基板内部に集光させることが難しくなり、改質領域の形成のためにレーザ光のパワーを上げる等の必要が生じる。その結果、発光構造部が損傷を受け、歩留まりが低下するおそれがある。
このように、ステルスダイシングのためのレーザ光の照射と、誘電体多層膜の部分的な除去のためのレーザ光の照射との間の順序を、本発明の実施形態の順序から単純に入れ替えたような構成では、かえって歩留まりが低下する可能性がある。以下、実施例および比較例を参照しながら、この点を説明する。
(実施例1)
まず、基板110としてのサファイア基板を有し、サファイア基板の一方の主面上に誘電体多層膜120としての21層の誘電体膜の積層膜が形成され、他方の主面上に半導体構造としての窒化物半導体層が形成されたウエハを準備した。ここでは、厚さ200μmのサファイア基板を用い、誘電体多層膜120としては、SiO2膜を11層、TiO2膜を10層交互に積層した積層膜を用いた。改質領域の形成および誘電体多層膜の部分的な除去に用いるレーザ光のピーク波長を有する光を透過し、半導体構造からの光のピーク波長を有する光を反射するように誘電体多層膜120の光学設計を行った。
次に、第1の主面110aに対応する、誘電体膜が形成されている主面側から、レーザ光を第1方向および第2方向に沿って走査しながら照射し、基板の内部に改質領域を形成した。このときの加工条件1を以下に示す。
「加工条件1」
レーザ光のピーク波長:約1000nm
第1方向に沿った走査時のパルスエネルギー:0.4W
第2方向に沿った走査時のパルスエネルギー:0.4W
第1方向に沿った走査時の周波数:100kHz
第2方向に沿った走査時の周波数:100kHz
第1方向に沿った走査時の送り速度:1000mm/s
第2方向に沿った走査時の送り速度:500mm/s
デフォーカス:−20μm
第1方向に沿った走査時のオフセット:−10μm
第2方向に沿った走査時のオフセット:0μm
ステルスダイシングにおいては、第2方向、第1方向の順にレーザ光の走査を実行した。また、ストリート毎にレーザ光を2往復照射した。つまり、レーザ光をストリート毎に4回走査した。ここで、「第1方向に沿った走査時のオフセット」は、第1方向に延びるストリートの中央を基準として集光位置をどの程度第2方向にずらしたかを表しており、負号は、オリエンテーションフラットを水平方向に一致させて観察者の手前側にくるようにウエハを水平に置いたときに、ストリートの中央を基準として左側へのずれを意味する。同様に、「第2方向に沿った走査時のオフセット」は、第2方向に延びるストリートの中央を基準として集光位置をどの程度第1方向にずらしたかを表す。
次に、第1の主面110aに対応する、誘電体膜が形成されている主面側から、レーザ光を第1方向および第2方向に沿って走査しながら照射し、誘電体多層膜を部分的に除去した。このときの加工条件2を以下に示す。
「加工条件2」
レーザ光のピーク波長:約1000nm
第1方向に沿った走査時のパルスエネルギー:0.2W
第2方向に沿った走査時のパルスエネルギー:0.2W
第1方向に沿った走査時の周波数:50kHz
第2方向に沿った走査時の周波数:50kHz
第1方向に沿った走査時の送り速度:600mm/s
第2方向に沿った走査時の送り速度:600mm/s
デフォーカス:2μm
第1方向に沿った走査時のオフセット:−16μm
第2方向に沿った走査時のオフセット:0μm
ここでは、第2方向、第1方向の順にレーザ光の走査を実行し、ストリート毎にウエハを第1方向または第2方向に1往復させた。つまり、レーザ光をストリート毎に2回走査した。
その後、ブレードを用いてウエハを亀裂が生じた部位において割断することにより、それぞれが発光構造部を有する、実施例1の発光素子を得た。
(比較例1)
改質領域の形成の工程およびレーザ光の照射による誘電体多層膜の部分的な除去の工程の実行の順序を入れ替えたこと以外は実施例1と同様にして、比較例1の発光素子を作製した。すなわち、比較例1では、レーザ光の照射によってストリートに沿って誘電体多層膜を部分的に除去した後、第1の主面110aに対応する、誘電体膜が形成されている主面側から、レーザ光を第1方向および第2方向に沿って走査しながら照射し、基板内部への改質領域の形成を試みた。
図14、15は、比較例1に係る発光素子の製造方法を説明するための図である。図14は、基板の内部に改質領域を形成する前に、レーザ光の照射によって第1方向および第2方向に沿って誘電体多層膜を部分的に除去したウエハの誘電体多層膜の表面を示す写真である。図14に示すサンプルの誘電体多層膜の部分的な除去に用いた加工条件は、上述した加工条件2と同じである。
図15は、図14に示す、誘電体多層膜の部分的な除去後のウエハに対して改質領域の形成のためにレーザ光を照射した後の誘電体多層膜の表面を示す写真である。このときの加工条件は、上述した加工条件1と同じである。
図15を参照すると、レーザ光の照射によって誘電体多層膜に形成された溝部のうち、第1方向に延びる溝部の右端が荒れていることが分かる。これは、a軸に垂直な断面において基板の法線方向に対して亀裂が傾斜することにあわせて、誘電体多層膜の部分的な除去のためのレーザ光の照射と改質領域の形成のためのレーザ光の照射とが、第1方向に沿った走査時にオフセットされていることに起因していると推測される。
また、比較例1に係るウエハでは、改質領域から誘電体膜が形成されている主面まで亀裂を十分に伸展させることができなかった。これは、誘電体多層膜が除去された部分で、改質領域の形成のためのレーザ光が散乱または吸収され、レーザ光を基板の内部で十分に集光させることができなかったことが原因であると考えられる。
比較例1の発光素子の誘電体多層膜の外観と、実施例1の発光素子の誘電体多層膜の外観とを比較したところ、実施例1の発光素子と比較して、比較例1の発光素子では、誘電体多層膜の周縁部に多くの欠けが発生していた。この結果から、実施例1のようにステルスダイシングの工程の後で誘電体多層膜の部分的な除去の工程を実行することにより、誘電体多層膜に欠けが生じることによる歩留りの低下を抑制できることが分かる。
(比較例2)
レーザ光の照射による誘電体多層膜の部分的な除去の工程を実行しなかったこと以外は実施例1と同様にして、比較例2の発光素子を作製した。つまり、比較例2では、誘電体多層膜を介して基板にレーザ光を照射して基板の内部にレーザ光を集光させることで改質領域を形成し、その後、誘電体多層膜へのレーザ光の照射を行うことなくウエハを複数の発光素子に分離した。レーザ光を用いた改質領域の形成における加工条件は、上述した加工条件1と同じである。
比較例2に係る発光素子の外観と、実施例1に係る発光素子の外観とを比較したところ、比較例2に係る発光素子の方が誘電体多層膜の周縁部により多くの欠けが生じていた。
本発明の一態様によれば、LED、レーザダイオード等の半導体発光素子をより効率的に提供し得る。
100 発光素子
100S 単位領域
100W ウエハ
110、110’ 基板
110a 基板の第1の主面
110b 基板の第2の主面
110s 改質領域
120、120’ 誘電体多層膜
120a 誘電体多層膜の表面
130 半導体構造
132a 活性層
132n、132n’ n型半導体層
132p p型半導体層
134n n側電極
134p p側電極
136 発光構造部
Fra、Frb 亀裂

Claims (6)

  1. 第1および第2の主面を有する基板と、前記第1の主面上に設けられた誘電体多層膜と、前記第2の主面上に設けられた半導体構造とを含むウエハを準備する工程(A)と、
    前記誘電体多層膜を介して前記基板の内部にレーザ光を集光させて、前記基板の内部に改質領域を形成し、前記改質領域から前記誘電体多層膜にかけて亀裂を生じさせる工程(B)と、
    前記工程(B)の後に、前記誘電体多層膜のうち、前記亀裂を含む領域を除去する工程(C)と、
    前記亀裂が生じた部位において前記ウエハを割断することによって、複数の発光素子を得る工程(D)と
    を含む、発光素子の製造方法。
  2. 前記基板は、サファイアからなり、かつ、前記第2の主面がc面であり、
    前記工程(B)は、
    前記基板のa軸に平行な第1方向にレーザ光を走査することによって前記第1方向に沿って前記改質領域を複数形成する工程(B1)と、
    前記基板のm軸に平行な第2方向にレーザ光を走査することによって前記第2方向に沿って前記改質領域を複数形成する工程(B2)と
    を含む、請求項1に記載の発光素子の製造方法。
  3. 前記工程(C)において、レーザ光の照射により、前記誘電体多層膜のうち、前記亀裂を含む前記領域を除去する、請求項2に記載の発光素子の製造方法。
  4. 前記工程(C)は、
    前記誘電体多層膜のうち、前記第1方向に沿って並ぶ複数の前記改質領域から前記第2方向に所定量シフトした部分を除去する工程(C1)と、
    前記誘電体多層膜のうち、前記第2方向に沿って並ぶ複数の前記改質領域の直上の領域を除去する工程(C2)と
    を含む、請求項2または3に記載の発光素子の製造方法。
  5. 前記工程(C)において除去される前記誘電体多層膜の幅は、8μm以上10μm以下である、請求項3または4に記載の発光素子の製造方法。
  6. 前記誘電体多層膜は、SiO2膜、TiO2膜およびNb25膜からなる群から選択された2種以上を含む、請求項1から5のいずれかに記載の発光素子の製造方法。
JP2017012028A 2017-01-26 2017-01-26 発光素子の製造方法 Active JP6520964B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017012028A JP6520964B2 (ja) 2017-01-26 2017-01-26 発光素子の製造方法
US15/879,333 US10639747B2 (en) 2017-01-26 2018-01-24 Method of manufacturing light emitting element
EP18153358.9A EP3355366B1 (en) 2017-01-26 2018-01-25 Method of manufacturing a light emitting element
KR1020180009662A KR102386715B1 (ko) 2017-01-26 2018-01-25 발광소자의 제조 방법
CN201810077704.7A CN108365059B (zh) 2017-01-26 2018-01-26 发光元件的制造方法
TW107102833A TWI753997B (zh) 2017-01-26 2018-01-26 發光元件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017012028A JP6520964B2 (ja) 2017-01-26 2017-01-26 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018120986A JP2018120986A (ja) 2018-08-02
JP6520964B2 true JP6520964B2 (ja) 2019-05-29

Family

ID=61074329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012028A Active JP6520964B2 (ja) 2017-01-26 2017-01-26 発光素子の製造方法

Country Status (6)

Country Link
US (1) US10639747B2 (ja)
EP (1) EP3355366B1 (ja)
JP (1) JP6520964B2 (ja)
KR (1) KR102386715B1 (ja)
CN (1) CN108365059B (ja)
TW (1) TWI753997B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116213967A (zh) * 2018-12-21 2023-06-06 东京毅力科创株式会社 周缘去除装置和周缘去除方法
JP2020150224A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置
DE102019207990B4 (de) * 2019-05-31 2024-03-21 Disco Corporation Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
JP7391583B2 (ja) 2019-09-18 2023-12-05 浜松ホトニクス株式会社 検査装置及び検査方法
JP7305495B2 (ja) * 2019-09-18 2023-07-10 浜松ホトニクス株式会社 検査装置及び検査方法
JPWO2021065207A1 (ja) * 2019-09-30 2021-04-08
EP3913660B1 (en) * 2020-05-22 2024-06-19 Nichia Corporation Method of cutting semiconductor element and semiconductor element
CN111755578B (zh) * 2020-07-13 2021-11-02 福建晶安光电有限公司 一种衬底及其加工方法以及发光二极管及其制造方法
CN112054099A (zh) * 2020-09-09 2020-12-08 福建晶安光电有限公司 一种衬底的回收工艺
JP2022102475A (ja) * 2020-12-25 2022-07-07 浜松ホトニクス株式会社 レーザ加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241253C (zh) 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd 3族窒化物系化合物半導体素子の製造方法
JP2004165227A (ja) 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP4594707B2 (ja) * 2003-12-05 2010-12-08 昭和電工株式会社 半導体チップ製造方法
CN100454494C (zh) * 2003-12-05 2009-01-21 昭和电工株式会社 半导体芯片的制造方法以及半导体芯片
JP4917257B2 (ja) 2004-11-12 2012-04-18 浜松ホトニクス株式会社 レーザ加工方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
JP2009290148A (ja) * 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5127669B2 (ja) 2008-10-31 2013-01-23 パナソニック株式会社 半導体ウェハ
WO2011071100A1 (ja) * 2009-12-11 2011-06-16 昭和電工株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
US8866153B2 (en) 2010-01-19 2014-10-21 Sharp Kabushiki Kaisha Functional element and manufacturing method of same
JP5528904B2 (ja) * 2010-05-20 2014-06-25 株式会社ディスコ サファイアウェーハの分割方法
JP2013042119A (ja) * 2011-07-21 2013-02-28 Hamamatsu Photonics Kk 発光素子の製造方法
JP5988600B2 (ja) * 2012-02-10 2016-09-07 株式会社ディスコ サファイアウェーハの分割方法
JP6423135B2 (ja) * 2012-11-29 2018-11-14 三星ダイヤモンド工業株式会社 パターン付き基板の分割方法
JP2014139997A (ja) 2013-01-21 2014-07-31 Rohm Co Ltd 発光素子および発光素子パッケージ
JP6318900B2 (ja) 2014-06-18 2018-05-09 日亜化学工業株式会社 半導体発光素子の製造方法
JP2016167552A (ja) 2015-03-10 2016-09-15 株式会社ディスコ 単結晶基板の加工方法

Also Published As

Publication number Publication date
JP2018120986A (ja) 2018-08-02
US20180212100A1 (en) 2018-07-26
CN108365059B (zh) 2022-09-27
TWI753997B (zh) 2022-02-01
KR20200067245A (ko) 2020-06-12
CN108365059A (zh) 2018-08-03
US10639747B2 (en) 2020-05-05
EP3355366A1 (en) 2018-08-01
TW201834043A (zh) 2018-09-16
KR102386715B1 (ko) 2022-04-13
EP3355366B1 (en) 2020-01-08

Similar Documents

Publication Publication Date Title
JP6520964B2 (ja) 発光素子の製造方法
JP6260601B2 (ja) 半導体素子の製造方法
WO2014030518A1 (ja) 加工対象物切断方法
JP6620825B2 (ja) 半導体素子の製造方法
WO2013176089A1 (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
WO2014030519A1 (ja) 加工対象物切断方法
JP5589942B2 (ja) 半導体発光チップの製造方法
US20140014976A1 (en) Optical device and processing method of the same
KR20110122857A (ko) 반도체 소자의 제조 방법
JP2011181909A (ja) 半導体チップ製造方法
JP2005166728A (ja) 窒化物系半導体素子の製造方法
KR20150044851A (ko) 가공 대상물 절단 방법
JP6318900B2 (ja) 半導体発光素子の製造方法
JP2009135512A (ja) 窒化物系半導体素子の製造方法
WO2014030517A1 (ja) 加工対象物切断方法
TW201921601A (zh) 發光元件之製造方法
JP2015144180A (ja) Led素子製造用ウェハとその作製方法、およびled素子
JP6562014B2 (ja) 発光素子の製造方法
JP2015144177A (ja) Led素子製造用ウェハとその作製方法、およびled素子
JP2021108344A (ja) 半導体素子の製造方法
US8945963B2 (en) Optical device processing method
JP2009032795A (ja) 窒化物半導体発光素子の製造方法
JP7148816B2 (ja) 発光素子の製造方法
JP6982264B2 (ja) 発光素子の製造方法
JP2007324459A (ja) 窒化物系半導体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6520964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250