JP2011181909A - 半導体チップ製造方法 - Google Patents
半導体チップ製造方法 Download PDFInfo
- Publication number
- JP2011181909A JP2011181909A JP2011019075A JP2011019075A JP2011181909A JP 2011181909 A JP2011181909 A JP 2011181909A JP 2011019075 A JP2011019075 A JP 2011019075A JP 2011019075 A JP2011019075 A JP 2011019075A JP 2011181909 A JP2011181909 A JP 2011181909A
- Authority
- JP
- Japan
- Prior art keywords
- modified region
- sapphire substrate
- wafer
- substrate
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
【課題】半導体ウェハを適正位置で複数の半導体チップに分断するために好適な技術を提供する。
【解決手段】一方主面およびその反対側の他方主面を有し、多光子吸収により形成され該一方主面に平行な所定方向に延びる改質領域3が内部に存するとともに、該改質領域3から該一方主面に達する亀裂が該所定方向と平行に形成された半導体ウェハ11を、該改質領域3を利用して分断する。
【選択図】図1
【解決手段】一方主面およびその反対側の他方主面を有し、多光子吸収により形成され該一方主面に平行な所定方向に延びる改質領域3が内部に存するとともに、該改質領域3から該一方主面に達する亀裂が該所定方向と平行に形成された半導体ウェハ11を、該改質領域3を利用して分断する。
【選択図】図1
Description
本発明は、青色LEDチップの製造に適した半導体チップ製造方法に関する。
青色LEDチップは、GaN、AlGaN、InGaN、AlInGaNなどの窒化ガリウム系半導体層をC面サファイア基板の上にエピタキシャル成長法によって形成してなる半導体ウェハを分断して、チップ化することにより製造される。サファイアは六方晶系の結晶構造を有することから、C面サファイア基板を含む半導体ウェハを分断して、平面形状が矩形の半導体チップを歩留まりよく得ることは容易ではない。通常、このような半導体ウェハの分断は、ダイヤモンドスクライバーやレーザスクライバーを用いてウェハの表面に溝を形成し、その溝を利用してブレーキングすることにより行われているが、サファイア基板の厚さ方向に対して傾斜を有する破断面が形成され易い。そこで、このように傾斜した破断面が形成されても、半導体層が素子として機能する部位で割れないようにするための半導体チップ製造方法が提案されている(例えば、特許文献1、特許文献2)。
最近、サファイア基板を含む半導体ウェハの分断方法として、サファイア基板内部に集光点を合わせてレーザ光を照射し、該集光点の位置に改質領域を形成することによりサファイア基板を破断させる方法(以下「内部集光法」とも呼ぶ)が開発され、普及しつつある(例えば、特許文献3、特許文献4、非特許文献1)。
特許文献5には、オフ角を有するC面サファイア基板上に窒化ガリウム系化合物半導体層を積層してなる半導体ウェハを、内部集光法を用いて分断する方法に関する発明が開示されている。この文献に記載されているところによれば、サファイア内部にサファイアのA軸に沿って改質領域を形成してウェハを分断したとき形成されるサファイア基板の破断面の傾斜の方向と、該基板のA軸周りのオフ角の正負との間には、略完全な相関があるとのことである。そして、それ故に、このオフ角の正負に関する情報に基づき改質領域の形成位置を制御することによって、ウェハ分断時に半導体層が素子として機能する部分で割れないようにすることができるとのことである。
株式会社ディスコのホームページ(http://www.disco.co.jp/jp/solution/library/sapphire.html)
しかしながら、本発明者らによる実験によれば、C面サファイア基板のA軸周りのオフ角の正負と、該基板を用いた窒化ガリウム系半導体ウェハの割れの方向との間に、相関は認めらなかった。より詳しくいうと、A軸周りのオフ角0.15°±0.1°という仕様に合致したC面サファイア基板のロットを用いて製造された窒化ガリウム系半導体ウェハを、内部集光法を用いて形成した改質領域を利用して割ったとき、各ウェハに含まれるサファイア基板のオフ角の符号は同じ(ロットの許容範囲は0.05°〜0.25°)であるにもかかわらず、凡そ6:4の比率で、サファイアの破断面の傾斜方向が反対となるウェハが発生した。よって、基板のオフ角の正負という情報のみに頼ったのでは、必ずしも、ウェハをチップに分断する際に半導体層が素子として機能する部分で割れることを防止できないように思われる。
本発明は、以上の背景に鑑みてなされたものであり、半導体ウェハを適正位置で複数の半導体チップに分割するために好適な技術を提供することを目的とする。
本発明の第1の側面に係る半導体チップ製造方法では、一方主面およびその反対側の他方主面を有し、多光子吸収により形成され該一方主面に平行な所定方向に延びる改質領域が内部に存するとともに、該改質領域から該一方主面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する。
本発明の第1の側面に係る半導体チップ製造方法では、おもて面および裏面を有する基板と、該基板のおもて面上に形成された半導体層とからなり、該基板の内部に多光子吸収により形成され該基板の裏面に平行な所定方向に延びる改質領域を有するとともに、該改質領域から該裏面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する。
この明細書に記載された他の半導体チップ製造方法は、(A)第1の主面およびその反対側の第2の主面を有し、該第1の主面側に素子分離溝が形成された半導体ウェハに対して、前記第1の主面側または第2の主面側から該半導体ウェハの内部に集光点を合わせてレーザ光を照射し、該半導体ウェハの分断に利用可能な第1の改質領域を前記素子分離溝に平行に該半導体ウェハ内部に形成する工程と、B)前記(A)工程に先立って、前記半導体ウェハを前記第2の主面側に引っ張り応力が加わるよう変形した状態として、前記第1の主面側または第2の主面側から前記半導体ウェハの内部に集光点を合わせてレーザ光を照射し、前記素子分離溝に平行な第2の改質領域を前記半導体ウェハの内部に形成することにより、該第2の改質領域から前記半導体ウェハの前記第2の主面側に達する亀裂を発生させる工程とを有する。ここで、前記半導体ウェハを平面視した場合に、前記(B)工程で発生した亀裂と前記第2の主面との交線が前記第2の改質領域に対していずれかの側にずれているとき、前記(A)工程では、このずれ方向と同じ方向に、前記第1の改質領域の形成位置を前記素子分離溝の中央線からずらす。
本発明によれば、半導体ウェハを適正位置で複数の半導体チップに分割するために好適な技術が提供される。
本発明の製造方法を用いることにより、半導体ウェハを適正位置で複数の半導体チップに分割することが容易となるので、半導体ウェハに形成すべき素子分離溝の幅を狭くすることができ、ひいては、1枚のウェハから取れるチップ個数を増やすことができる。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
図1および図2は本発明の実施形態に係る半導体チップ製造方法を説明するための、半導体ウェハの模式断面図である。ここでは、C面サファイア基板11の上にn型窒化ガリウム系半導体層(n型層)12と、p型窒化ガリウム系半導体層(p型層)13とを積層して形成した半導体ウェハ1を複数の半導体チップに分割する場合について説明する。半導体ウェハ1は、第1の主面およびその反対側の第2の主面を有する。図1および図2に示す例では、第1の主面はp型層13が形成された面であり、第2の主面はその反対側の面(サファイア基板11側の面)である。
本実施形態の製造方法では、先ず窒化ガリウム系半導体層12,13側に線幅W1を有する線状の素子分離溝2を所望のチップ形状でエッチングにより形成する。素子分離溝2は、例えば、p型層13をエッチングして、n型層12を露出させるように形成している。
次に、サファイア基板11の内部に、半導体ウェハ1の分断に利用可能な改質領域(「第1の改質領域」)3を形成する。第1の改質領域3の位置は、半導体ウェハを平面視した場合に、素子分離溝2の中央線aと合致しない位置、例えば素子分離溝2の中央線aから2〜12μm程度離れた位置とする。第1の改質領域3は、基板11の内部に集光点を合わせて、レーザ光を照射することにより形成する(内部集光法)。
第1の改質領域3の形成後は、ブレーキング装置を用いて、半導体ウェハ1をチップ状に分割する。このとき、ウェハ1は、図1の破線bや図2の破線cに沿って斜めに割れる。本実施形態の方法では、素子分離溝2の中央線aに対して第1の改質領域3を離れた位置に形成しているので、窒化ガリウム系半導体層12,13の破断面は素子分離溝2内に収まることになる。つまり、この破断面が素子として機能する領域内に入り込むことがない。従って、一枚のウェハから取り出せる良品チップ数を増加させ、生産性を改善することができる。
このように、本実施形態の半導体チップ製造方法は、C面サファイア基板上に窒化ガリウム系化合物半導体を積層した半導体ウェハを分断した際に破断面が斜めに形成される傾向があることを考慮して、適正位置、すなわち、素子分離溝2内に破断面が現れるように半導体ウェハを複数のチップに分割するものである。ここで重要なのは、第1の改質領域3を素子分離溝2の中央線aに対してどちら側に形成すればよいかを決定する手順である。本実施形態の製造方法では、次の手順によりこの位置を決定する。
本実施形態のチップ製造方法は、半導体ウェハ1の分断に利用する第1の改質領域3を形成する工程の前に、試験的に、基板11の裏面に亀裂を発生させる工程を有する。この亀裂を発生させる工程では、分断しようとする半導体ウェハを粘着テープを用いてレーザ光照射装置のテーブル上に貼り付け、真空チャックで固定する。このとき、粘着テープを貼り付けるのは、半導体ウェハ1のp型GaN層13側である。
サファイア基板上に窒化ガリウム系半導体層をエピタキシャル成長により形成したウェハは、サファイアと窒化ガリウム系半導体との間の格子定数差および熱膨張率差のために、外力を加えない状態において、サファイア基板側を凹、窒化ガリウム系半導体層側を凸とする反りを有する場合がある(図3)。このような反りを有する半導体ウェハを上記のように平坦なテーブル上に貼り付けると、この反りが矯正されて、半導体ウェハは平らな形状となる(図4)。このように変形された半導体ウェハは、サファイア基板側に引張り応力が加わった状態となっているので、レーザ照射によってサファイア基板内部に改質領域(「第2の改質領域」)4を形成すると、第2の改質領域4を発端とし、基板11の裏面と交わる部位を終端とする亀裂15が生じる(図5)。
第2の改質領域4がサファイア基板11のA軸に平行に形成されたとき、亀裂15はサファイア基板11の厚さ方向に対して傾斜する傾向を有する。その結果、図6Aおよび図6Bに示すように、半導体ウェハ1を平面視した場合に、この亀裂15の終端(亀裂15とサファイア基板11の裏面(第2の主面)11bとの交線)は、亀裂15の発端(第2の改質領域4)からM軸方向に沿ってずれた位置に形成される。その結果、図6Bに示すようにサファイア基板11の裏面11bに現れる亀裂15の終端(亀裂15と裏面11bとの交線)は、改質領域4からずれた位置に線状に現れる。
A軸周りのオフ角0.15°±0.1°という仕様に合致するロットから選んだC面サファイア基板11を用いて窒化ガリウム系半導体ウェハ1を作製し、実験を行ったところでは、第2の改質領域4から基板11の裏面11b側に向かって生じた亀裂15の傾斜方向は、オフ角の正負には無関係であったが、1枚のウェハ1内においては改質領域をM軸方向のどの位置に形成しても常に同じであった(図6B、図7)。また、この亀裂は、同じウェハ1を内部集光法を用いて破断したときに形成される破断面と略平行であった(図8)。これらの事実は、第1、第2の改質領域3、4を起点として発生する亀裂15や破断面の傾斜方向が、1枚1枚のサファイア基板11に固有の「くせ」に基づいて定まっていることを示唆している。
上記の観察結果から、半導体ウェハ1の分断に利用する第1の改質領域3を形成するにあたっては、図9に示すように、素子分離溝2の中央線aに対して第1の改質領域3の形成位置をずらす。ずらす方向は、第2の改質領域4から発生した亀裂15の発端(第2の改質領域)に対する、該亀裂15の終端(亀裂15とサファイア基板11の裏面11bとの交線)のずれ方向と同じとする。そうすることによって、図10に示すように、第1の改質領域3を起点として半導体ウェハ1を破断したときに、半導体層12,13の破断位置を素子分離溝2内に収めることができる。
上記の第2の改質領域を形成する深さについては、通常の試行錯誤により適宜設定することができる。サファイア基板上に窒化ガリウム系半導体層を形成した半導体ウェハでは、第2の改質領域をサファイア基板の裏面からより深い位置に形成した方が、第2の改質領域から確実に亀裂を発生させるうえで好ましい。一方、半導体ウェハの分断に利用する第1の改質領域を形成する深さについては、特に限定されるものではないが、レーザ光照射による窒化ガリウム系半導体層の劣化を抑制するためには、レーザ光の集光点を半導体層から遠ざけることが、つまり、第1の改質領域をできるだけサファイア基板の裏面に近い位置に形成することが、望ましい。また、同じ目的のために、第1の改質領域を形成する際に用いるレーザ光のパワーは、必要最小限に抑えることが望ましい。
以上に説明した本実施形態に係る半導体チップ製造方法において、素子分離溝2を形成するには、最も好ましくはウェットエッチング、ドライエッチングなどのエッチング方法を用いる。なぜならエッチングが最も窒化ガリウム系半導体表面を傷めにくいからである。ドライエッチングであれば、例えば反応性イオンエッチング、イオンミリング、集束ビームエッチング、ECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。なお、エッチングを行う前に、窒化ガリウム系半導体表面に、形成すべきチップ形状に応じた所定のマスクを形成することはいうまでもない。
素子分離溝2は、その底面がn型層12の露出面となる深さに形成してもよいし、あるいは、その底面がC面サファイア基板11の露出面となる深さに形成してもよい。
第1の改質領域3および第2の改質領域4をサファイア基板11の内部に形成するには、好ましくは、サファイア基板を透過し得るレーザ光を照射する方法を用いる。ここで透過するとは、レーザ光をサファイア基板に照射した直後、つまり、サファイアが変質していない状態において透過率が70%以上であることを意味する。レーザ光の照射は窒化ガリウム系半導体層12,13側から行ってもよいが、半導体層での吸収を考慮すると、サファイア基板11側から行うことが好ましい。レーザ光の吸収に伴い生じる発熱による半導体層の劣化を抑制するために、半導体層12,13へのレーザ光照射は可能な限り回避することが望まれる。
レーザ光は、パルスレーザを発生するレーザ、多光子吸収を起こさせることができる連続波レーザ等、種々のものを用いることができる。なかでも、フェムト秒レーザ、ピコ秒レーザ、ナノ秒レーザなどのパルスレーザを発生させるものが好ましい。また、その波長は特に限定されるものではなく、例えば、Nd:YAGレーザ、NdYVO4レーザ、Nd:YLFレーザ、チタンサファイアレーザ等による種々のものを利用することができる。使用するレーザ光の選択を含め、レーザ光の照射により改質領域を形成するための具体的方法については、特許文献3、特許文献4などに開示された公知の技術を適宜使用することができる。現在では、内部集光法でサファイア基板内部に改質領域を形成することのできるレーザ加工装置は市販されている(非特許文献1)。
半導体ウェハ1が外力を加えない状態で示す反りが小さい場合、このウェハを平らに変形させるだけでは、サファイア基板側に加わる引張り応力が不十分となり、第2の改質領域4を形成しても亀裂が発生し難い場合がある。このような場合には、サファイア基板11側を凸とする反りが生じるように、外力により半導体ウェハ1を変形させた状態で、第2の改質領域を形成するためのレーザ光照射を行うことにより、確実に亀裂を発生させることができる。
少なくとも第1の改質領域3を形成する前に、サファイア基板11はその裏面側を研磨して厚みを小さくしておくことが好ましい。研磨後の基板厚さは、好ましくは150μm以下、例えば、60〜100μmである。サファイア基板11の厚さを小さくすることで、改質領域3から半導体層12,13までの距離が短縮されるので、半導体ウェハ1を分断したときに、破断面をより確実に素子分離溝2内に収めることができる。
本実施形態におけるC面サファイア基板11を、サファイア以外の六方晶の材料からなる基板、例えば、六方晶のSiC、六方晶のGaN、六方晶のAlNなどからなる基板に置き換えた場合や、窒化ガリウム系結晶12,13を、他の半導体結晶に置き換えた場合にも、本発明の方法を好ましく適用することができる。
[実施例1]
図11は本実施例において半導体ウェハの窒化ガリウム系半導体層側に形成した素子分離溝を示す図である。本実施例では、厚さ430μm、直径2インチφのC面サファイア基板の表面をエッチングで凹凸状に加工したうえで、その上に発光素子構造を備えた窒化ガリウム系半導体層を約8μm厚に成長させた半導体ウェハを用意した。C面サファイア基板は、M軸周りのオフ角0°±0.1°、A軸周りのオフ角0.15°±0.1°という仕様に合致するよう製造されたロットから選ばれたものである。
図11は本実施例において半導体ウェハの窒化ガリウム系半導体層側に形成した素子分離溝を示す図である。本実施例では、厚さ430μm、直径2インチφのC面サファイア基板の表面をエッチングで凹凸状に加工したうえで、その上に発光素子構造を備えた窒化ガリウム系半導体層を約8μm厚に成長させた半導体ウェハを用意した。C面サファイア基板は、M軸周りのオフ角0°±0.1°、A軸周りのオフ角0.15°±0.1°という仕様に合致するよう製造されたロットから選ばれたものである。
サファイア基板の表面の加工は、サファイア基板表面に形成したフォトレジスト膜をフォトリソグラフィ技法によりパターニングし、該レジスト膜をエッチングマスクに用いたドライエッチング加工により、マスクに覆われずに露出したサファイア基板の表層部を深さ1μmにわたって除去することにより行った。この方法で、平坦面上に直径約2μm、高さ1μmの略円柱状の突起が周期4μmで三角格子の格子位置に配置された凹凸構造を、サファイア基板の表面に形成した。
窒化ガリウム系半導体層は、MOVPE法を用いて、上記加工したC面サファイア基板上に、低温成長バッファ層、アンドープGaN層(n型)、SiドープしたGaN層(n型)、InGaN/GaN活性層(n型)、MgドープしたAlGaN層(p型)を順次成長させることにより形成した。アンドープGaN層は、サファイア基板表面の凹部がGaN結晶で充填されるように成長させた。
なお、上記の方法で表面を凹凸状に加工したサファイア基板を用いて形成した半導体ウェハは、表面がフラットなサファイア基板上に窒化ガリウム系半導体を成長させてなる半導体ウェハに比べて、半導体層側を凸とする反りの程度が強いものとなる。その理由のひとつには、サファイア基板そのものが、表面に深さ1μmのドライエッチング加工を行うだけで、その加工により凹凸状となった表面の側を凸とする反りを生じることが挙げられる(ただし、その原因は不明である)。また、他の理由としては、表面を凹凸状とすることによってサファイア基板と窒化ガリウム系半導体層との接触面積が大きくなるために、格子定数や熱膨張係数の違いに起因して両者の界面に発生する応力が強くなることが考えられる。
窒化ガリウム系半導体層の形成後、当該技術分野で用いられている通常の方法に従って、n型層およびp型層に対する電極の形成、半導体層表面への絶縁保護膜の形成を行った。素子分離溝2は、ドライエッチングによって、サファイアのM軸に平行な方向と、当該方向と直交する方向、すなわち、サファイアのA軸に平行な方向とに沿って形成した。いずれの方向の素子分離溝2も、深さを約0.8μm、線幅W1を30μm、ピッチを350μmとした。n電極形成面(図示せず)は、素子分離溝の形成と同時に、ドライエッチングによって素子分離溝から離れた位置にSiドープしたGaN層を部分的に露出させることにより形成した。
以上のようにして素子分離溝2を形成した後、サファイア基板11の裏面にグラインディング加工およびラッピング加工を施して、該基板の厚さを80μmに落とした。このとき、加工後のサファイア基板裏面が鏡面となるようにした。こうすることにより、光学的な方法(顕微鏡観察など)によって容易にサファイア基板裏面側から素子分離溝11の位置を知ることができる。
上記で得た半導体ウェハを、粘着テープを用いてレーザ光照射装置のテーブル上に貼り付け、真空チャックで固定した。半導体ウェハは窒化ガリウム系半導体層12,13が形成された側の面をテーブルに向けて固定した。真空チャックを用いることにより、固定されたウェハは反りが矯正された平らな形状に変形した。このように固定した半導体ウェハに対し、サファイア基板の裏面側から、サファイア基板の内部に集光点を合わせてレーザ光を照射することにより、サファイア基板の内部に改質領域を形成した。使用したレーザ発振器は半導体レーザ励起Qスイッチ固体レーザである。レーザ光の集光点の深さはサファイア裏面から40μm、レーザ光のパワーは0.2W、スキャン速度は400mm/sとした。
レーザ光スキャンによる改質領域の形成は、まず、サファイアのM軸に平行な方向から行った。改質領域は各素子分離溝と対応する位置にひとつずつ形成した。スキャンはウェハの一端側から順番に行い、試験スキャンとして行う最初の20回のスキャンでは、ウェハを平面視したときに素子分離溝の中央線と合致する位置にレーザ光の集光点を合わせた。この試験スキャンが済んだところでレーザ光スキャンを一旦中断し、ウェハをテーブル上に固定したまま、サファイア基板の裏面側からウェハの光学顕微鏡観察を行った。すると、試験スキャンにより形成した、20本の素子分離溝に対応する改質領域のうち、2〜4つの領域からそれぞれ素子分離溝に平行な亀裂が発生してサファイア基板の裏面に達していた。
光学顕微鏡観察の際の焦点深度を調節することにより、この亀裂の下端と上端の位置を特定することができた。ここでいう、亀裂の下端とは、当該亀裂の発端部である改質領域である。また、亀裂の上端とは、当該亀裂の終端部である、亀裂とサファイア基板裏面との交線である。観察の結果、改質領域の位置と、亀裂とサファイア基板裏面との交線の位置とは略重なっていた。つまり、形成された亀裂は基板の厚さ方向に対して殆ど傾斜しておらず、サファイアのA面と略平行であった。それ故に、M軸に平行な方向については、試験スキャン後に本番スキャンとして行ったレーザ光スキャンにおいて、ウェハを平面視したときのレーザ光の集光点を素子分離溝の中央線からずらすことはしなかった。
サファイアのM軸に平行な改質領域の形成完了後、半導体ウェハを固定したテーブルを90度回転させて、サファイアのA軸に平行にレーザ光スキャンを行い、サファイア基板内部に、こんどは該A軸に平行な改質領域を形成した。改質領域は各素子分離溝と対応する位置にひとつずつ形成した。スキャンはウェハの一端側から順番に行い、試験スキャンとして行う最初の10回のスキャンでは、ウェハを平面視したとき素子分離溝の中央線と合致する位置にレーザ光の集光点を合わせた。この試験スキャンが済んだところでレーザ光スキャンを一旦中断し、ウェハをテーブル上に固定したまま、サファイア基板の裏面側からウェハの光学顕微鏡観察を行った。すると、試験スキャンにより形成した、10本の素子分離溝に対応する改質領域の殆ど全てから、それぞれ素子分離溝に平行な亀裂が発生してサファイア基板の裏面に達していた。
光学顕微鏡の焦点深度を調節することにより亀裂の上端と下端の位置を調べたところ、同じウェハに形成された亀裂は全て、その上端(亀裂とサファイア基板裏面との交線)が下端(改質領域)に対して、いずれも同じ方向に、同じ量だけずれていた。
注目すべきは、複数のウェハにおける試験スキャンの結果から、亀裂の発生態様の異なる2種類のウェハがあることが判明したことである。詳しくいうと、光学顕微鏡観察で得られる像を、サファイアのA面に平行に形成されたオリフラが左手に位置するように置いた場合に、亀裂とサファイア基板裏面との交線が、この顕微鏡像においては水平方向に延びる素子分離溝(A軸方向に平行)の中央線に対して、下側に現れるウェハと、上側に現れるウェハである。これら2種類のウェハを比較すると、前者のウェハにおいて、亀裂とサファイア基板裏面との交線が、素子分離溝の中央線に対してより大きくずれていた。つまり、前者のウェハの方が、基板の厚さ方向に対する亀裂の傾斜がより大きかった。
そこで、試験スキャンの後に行う本番スキャンでは、試験スキャンで形成された亀裂の観察結果に応じて、ウェハを平面視したときのレーザ光の集光点の位置を素子分離溝の中央線からずらした。詳しくいうと、試験スキャンで生じた亀裂における下端に対する上端のずれ方向と同じ方向に、レーザ光の集光点を素子分離溝の中央線からずらした。そのずらし量は、試験スキャンで生じた亀裂の傾斜が大きかったウェハでは6〜8μm、該傾斜が小さかったウェハでは2〜3μmとした。
以上のようにしてレーザ光照射を行った後、真空チャックを解放し、粘着テープに張り付いた半導体ウェハーをテーブルから外して、ブレーキング装置を用いて分割することにより、350μm角のLEDチップを多数得た。そのLEDチップを観察したところ、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
[実施例2]
本実施例2では、サファイア基板内部に改質領域を形成するにあたり、試験スキャンおよび本番スキャンのいずれにおいても集光点の深さをサファイア基板裏面から60μmとしたことを除き、実施例1と同様にして、窒化ガリウム系半導体ウェハを用意し、これを分断してLEDチップを作製した。その結果、実施例1の場合と同様に、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
本実施例2では、サファイア基板内部に改質領域を形成するにあたり、試験スキャンおよび本番スキャンのいずれにおいても集光点の深さをサファイア基板裏面から60μmとしたことを除き、実施例1と同様にして、窒化ガリウム系半導体ウェハを用意し、これを分断してLEDチップを作製した。その結果、実施例1の場合と同様に、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
特記すべきこととして、本実施例2では、サファイアのM軸およびA軸のいずれに平行にレーザ光スキャンを行った場合も、形成された改質領域の殆ど全てからサファイア基板の裏面に達する亀裂が発生した(その中には、レーザ光スキャンの後、数分間が経過してから発生するものもあった)。このような現象は、実施例1においては見られなかったものである。
[実施例3]
本実施例3では、サファイア基板内部に改質領域を形成するにあたり、試験スキャンおよび本番スキャンのいずれにおいても集光点の深さをサファイア基板裏面から20μmとしたことを除き、実施例1と同様にして、窒化ガリウム系半導体ウェハを用意し、これを分断してLEDチップを作製した。その結果、実施例1の場合と同様に、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
本実施例3では、サファイア基板内部に改質領域を形成するにあたり、試験スキャンおよび本番スキャンのいずれにおいても集光点の深さをサファイア基板裏面から20μmとしたことを除き、実施例1と同様にして、窒化ガリウム系半導体ウェハを用意し、これを分断してLEDチップを作製した。その結果、実施例1の場合と同様に、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
特記すべきこととして、本実施例3では、実施例1の場合と異なり、サファイアのA軸に平行にレーザ光スキャンを行ったとき、形成された改質領域からサファイア基板の裏面側に向かって発生する亀裂の数が少なく、10回のレーザ光スキャンで形成される該亀裂の数は1〜2個であった。この事実と、上記実施例2において観察された事実とからして、試験スキャンに基づいてサファイア基板裏面に確実に亀裂を発生させるためには、試験スキャンで形成する改質領域の位置をサファイア基板裏面から遠くした方が好ましいと考えられる。いうまでもないことであるが、試験スキャンによってより確実に亀裂を発生させることができれば、試験スキャンの回数を削減することができ、ひいては、LEDチップの製造歩留まりを高くすることができる。
[実施例4]
本実施例4では、サファイア基板内部に改質領域を形成するにあたり、試験スキャンおよび本番スキャンのいずれにおいてもレーザ光のパワーを0.3Wとしたことを除き、実施例1と同様にして窒化ガリウム系半導体ウェハを用意し、これを分断してLEDチップを作製した。その結果、実施例1の場合と同様に、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
本実施例4では、サファイア基板内部に改質領域を形成するにあたり、試験スキャンおよび本番スキャンのいずれにおいてもレーザ光のパワーを0.3Wとしたことを除き、実施例1と同様にして窒化ガリウム系半導体ウェハを用意し、これを分断してLEDチップを作製した。その結果、実施例1の場合と同様に、サファイアのA軸に平行な試験スキャンにより形成された改質領域を利用してウェハを分断して得たチップの中には、該A軸に平行な半導体層の破断部が素子分離溝の外側に形成された不良が見出されたが、本番スキャンにより形成された改質領域を利用してウェハを分断して得たチップにはかかる不良は見られなかった。
特記すべきこととして、本実施例4では、実施例2の場合と似て、サファイアのM軸およびA軸のいずれに平行にレーザ光スキャンを行った場合も、形成された改質領域の殆ど全てからサファイア基板の裏面に達する亀裂が発生した(その中には、レーザ光スキャンの後、数分間が経過してから発生するものもあった)。このことから、試験スキャンに基づいてサファイア基板裏面に確実に亀裂を発生させるためには、試験スキャンで用いるレーザ光のパワーをより高くすることが好ましいと考えられる。
上記各実施例において特に記さなかったが、サファイア基板内部に形成した改質領域は、サファイア基板裏面からの深さが20μm、40μm、60μmのいずれの位置に形成したときも、ウェハをブレーキング装置を用いて分断する際に好ましく利用することができた。
上記各実施例では、試験スキャンのときであっても、素子分離溝に対応する位置に改質領域を形成した。しかし、試験スキャンに基づいてサファイア基板裏面に亀裂を発生させるうえで、改質領域を素子分離溝に対応する位置に形成することは必須ではない。素子分離溝に対応しない位置に形成した改質領域からも亀裂を発生させることができるし、そのようにして発生させた亀裂の観察に基づいて、本番スキャンにおけるレーザ光の集光点の位置を素子分離溝の中央線からずらすことが可能である。
上記各実施例では、半導体ウェハの分断に関わる複数の工程の一部をマニュアルで行っている。例えば、次の工程である:
・試験スキャンで生じた亀裂の光学顕微鏡観察時に、焦点深度を調整して亀裂の上端および下端の位置を特定する工程;
・本番スキャンにおけるレーザ光の集光点を素子分離溝の中央線に対してずらすか否かを決定する工程;
・レーザ光の集光点をずらすと決定した場合に、そのずらし量を決定する工程。
・試験スキャンで生じた亀裂の光学顕微鏡観察時に、焦点深度を調整して亀裂の上端および下端の位置を特定する工程;
・本番スキャンにおけるレーザ光の集光点を素子分離溝の中央線に対してずらすか否かを決定する工程;
・レーザ光の集光点をずらすと決定した場合に、そのずらし量を決定する工程。
これらの工程は、公知の観察システム(照明系、レンズ系、撮像装置などからなる)、画像処理システム、演算装置などを適宜組み合わせて自動化することが可能である。
上記各実施例では、A軸に平行な本番スキャンを行う際の、素子分離溝の中央線に対するレーザ光の集光点のずらし量を、試験スキャンで生じた亀裂の種類に応じて一律に決定している。しかし、ずらし量の決定方法はこのような方法に限定されるものではない。例えば、試験スキャンで生じる亀裂の傾斜は、本番スキャンに基づいてウェハを破断したときに形成されるサファイアの破断面の傾斜と略等しいので、亀裂の傾斜の実測値と、本番スキャンで形成予定の改質領域の位置とから、本番スキャンに基づきウェハを破断したときの半導体層の破断位置を予測することができる。この予測される破断位置が素子分離溝内に収まるように、本番スキャンで形成する改質領域の位置、つまり、本番スキャン時のレーザ光集光点の位置を形成することができる。
(付記)
既述の通り、上記実施例2および実施例4においては、サファイアのM軸およびA軸のいずれに平行にレーザ光スキャンを行った場合も、形成された改質領域の殆ど全てからサファイア基板の裏面に達する亀裂が発生した。ブレーキング装置を用いてウェハを分断する工程において、各改質領域に生じたこの亀裂が、改質領域に沿った破断面の形成を促すよう作用することは当業者にとっては自明であろう。従って、当業者であれば、以上の説明の中に次の発明が開示されていることを理解できるであろう。
(1)一方主面およびその反対側の他方主面を有し、多光子吸収により形成され該一方主面に平行な所定方向に延びる改質領域が内部に存するとともに、該改質領域から該一方主面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する、半導体チップ製造方法。
(2)おもて面および裏面を有する基板と、該基板のおもて面上に形成された半導体層とからなり、該基板の内部に多光子吸収により形成され該基板の裏面に平行な所定方向に延びる改質領域を有するとともに、該改質領域から該裏面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する、半導体チップ製造方法。
(3)前記基板がサファイア基板であり、前記半導体層が窒化ガリウム系化合物半導体層である、前記(2)記載の半導体チップ製造方法。
(4)前記改質領域が、前記サファイア基板にその裏面側からレーザ光を照射することにより形成された改質領域である、前記(3)記載の半導体チップ製造方法。
(5)前記レーザ光を照射するときの集光点の深さが前記裏面から20μm以上である、前記(4)記載の半導体チップ製造方法。
(6)前記基板がC面サファイア基板であり、前記所定方向がサファイアのA軸またはM軸に平行な方向である、前記(3)〜(5)のいずれか記載の半導体チップ製造方法。
既述の通り、上記実施例2および実施例4においては、サファイアのM軸およびA軸のいずれに平行にレーザ光スキャンを行った場合も、形成された改質領域の殆ど全てからサファイア基板の裏面に達する亀裂が発生した。ブレーキング装置を用いてウェハを分断する工程において、各改質領域に生じたこの亀裂が、改質領域に沿った破断面の形成を促すよう作用することは当業者にとっては自明であろう。従って、当業者であれば、以上の説明の中に次の発明が開示されていることを理解できるであろう。
(1)一方主面およびその反対側の他方主面を有し、多光子吸収により形成され該一方主面に平行な所定方向に延びる改質領域が内部に存するとともに、該改質領域から該一方主面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する、半導体チップ製造方法。
(2)おもて面および裏面を有する基板と、該基板のおもて面上に形成された半導体層とからなり、該基板の内部に多光子吸収により形成され該基板の裏面に平行な所定方向に延びる改質領域を有するとともに、該改質領域から該裏面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する、半導体チップ製造方法。
(3)前記基板がサファイア基板であり、前記半導体層が窒化ガリウム系化合物半導体層である、前記(2)記載の半導体チップ製造方法。
(4)前記改質領域が、前記サファイア基板にその裏面側からレーザ光を照射することにより形成された改質領域である、前記(3)記載の半導体チップ製造方法。
(5)前記レーザ光を照射するときの集光点の深さが前記裏面から20μm以上である、前記(4)記載の半導体チップ製造方法。
(6)前記基板がC面サファイア基板であり、前記所定方向がサファイアのA軸またはM軸に平行な方向である、前記(3)〜(5)のいずれか記載の半導体チップ製造方法。
1 半導体ウェハ
2 素子分離溝
3 第1の改質領域
4 第2の改質領域
11 C面サファイア基板
11b 裏面(第2の主面)
12 n型窒化ガリウム系半導体層
13 p型窒化ガリウム系半導体層
2 素子分離溝
3 第1の改質領域
4 第2の改質領域
11 C面サファイア基板
11b 裏面(第2の主面)
12 n型窒化ガリウム系半導体層
13 p型窒化ガリウム系半導体層
Claims (6)
- 一方主面およびその反対側の他方主面を有し、多光子吸収により形成され該一方主面に平行な所定方向に延びる改質領域が内部に存するとともに、該改質領域から該一方主面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する、半導体チップ製造方法。
- おもて面および裏面を有する基板と、該基板のおもて面上に形成された半導体層とからなり、該基板の内部に多光子吸収により形成され該基板の裏面に平行な所定方向に延びる改質領域を有するとともに、該改質領域から該裏面に達する亀裂が該所定方向と平行に形成された半導体ウェハを、該改質領域を利用して分断する、半導体チップ製造方法。
- 前記基板がサファイア基板であり、前記半導体層が窒化ガリウム系化合物半導体層である、請求項2記載の半導体チップ製造方法。
- 前記改質領域が、前記サファイア基板にその裏面側からレーザ光を照射することにより形成された改質領域である、請求項3記載の半導体チップ製造方法。
- 前記レーザ光を照射するときの集光点の深さが前記裏面から20μm以上である、請求項4記載の半導体チップ製造方法。
- 前記基板がC面サファイア基板であり、前記所定方向がサファイアのA軸またはM軸に平行な方向である、請求項3〜5のいずれか一項記載の半導体チップ製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011019075A JP2011181909A (ja) | 2010-02-02 | 2011-01-31 | 半導体チップ製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021527 | 2010-02-02 | ||
JP2010021527 | 2010-02-02 | ||
JP2011019075A JP2011181909A (ja) | 2010-02-02 | 2011-01-31 | 半導体チップ製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011181909A true JP2011181909A (ja) | 2011-09-15 |
Family
ID=44693056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011019075A Withdrawn JP2011181909A (ja) | 2010-02-02 | 2011-01-31 | 半導体チップ製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011181909A (ja) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014030517A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
WO2014030518A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
WO2014030519A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
WO2014030520A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
JP2014216414A (ja) * | 2013-04-24 | 2014-11-17 | 株式会社ディスコ | ウエーハの加工方法 |
JP2015115483A (ja) * | 2013-12-12 | 2015-06-22 | 豊田合成株式会社 | 発光素子の製造方法 |
JP2015130470A (ja) * | 2013-12-05 | 2015-07-16 | 豊田合成株式会社 | Iii族窒化物半導体発光素子およびその製造方法 |
CN104827191A (zh) * | 2015-05-12 | 2015-08-12 | 大族激光科技产业集团股份有限公司 | 蓝宝石的激光切割方法 |
JP5862733B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP5884935B1 (ja) * | 2015-10-28 | 2016-03-15 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP2016184718A (ja) * | 2015-03-24 | 2016-10-20 | 日亜化学工業株式会社 | 発光素子の製造方法 |
CN106256477A (zh) * | 2016-08-31 | 2016-12-28 | 安徽芯瑞达电子科技有限公司 | 暗部判断法激光切割方法 |
KR20170021730A (ko) * | 2015-08-18 | 2017-02-28 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
JP2017069288A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社ディスコ | ウエーハの加工方法 |
JP2017119310A (ja) * | 2012-10-29 | 2017-07-06 | 三星ダイヤモンド工業株式会社 | レーザー加工装置 |
WO2017203947A1 (ja) * | 2016-05-27 | 2017-11-30 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタの製造方法 |
WO2017203949A1 (ja) * | 2016-05-27 | 2017-11-30 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタ、及びファブリペロー干渉フィルタの製造方法 |
US9873170B2 (en) | 2015-03-24 | 2018-01-23 | Nichia Corporation | Method of manufacturing light emitting element |
KR20190142317A (ko) | 2017-04-18 | 2019-12-26 | 하마마츠 포토닉스 가부시키가이샤 | 칩의 제조 방법, 및 실리콘 칩 |
US10724902B2 (en) | 2016-08-24 | 2020-07-28 | Hamamatsu Photonics K.K. | Fabry-Perot interference filter |
US11041755B2 (en) | 2016-05-27 | 2021-06-22 | Hamamatsu Photonics K.K. | Production method for Fabry-Perot interference filter |
-
2011
- 2011-01-31 JP JP2011019075A patent/JP2011181909A/ja not_active Withdrawn
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104584195A (zh) * | 2012-08-22 | 2015-04-29 | 浜松光子学株式会社 | 加工对象物切割方法 |
WO2014030518A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
WO2014030519A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
WO2014030520A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
CN104508799A (zh) * | 2012-08-22 | 2015-04-08 | 浜松光子学株式会社 | 加工对象物切断方法 |
WO2014030517A1 (ja) * | 2012-08-22 | 2014-02-27 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
US9478696B2 (en) | 2012-08-22 | 2016-10-25 | Hamamatsu Photonics K.K. | Workpiece cutting method |
JP2017119310A (ja) * | 2012-10-29 | 2017-07-06 | 三星ダイヤモンド工業株式会社 | レーザー加工装置 |
JP2014216414A (ja) * | 2013-04-24 | 2014-11-17 | 株式会社ディスコ | ウエーハの加工方法 |
JP2015130470A (ja) * | 2013-12-05 | 2015-07-16 | 豊田合成株式会社 | Iii族窒化物半導体発光素子およびその製造方法 |
JP2015115483A (ja) * | 2013-12-12 | 2015-06-22 | 豊田合成株式会社 | 発光素子の製造方法 |
JP2016058474A (ja) * | 2014-09-08 | 2016-04-21 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP5862733B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
US9873170B2 (en) | 2015-03-24 | 2018-01-23 | Nichia Corporation | Method of manufacturing light emitting element |
JP2016184718A (ja) * | 2015-03-24 | 2016-10-20 | 日亜化学工業株式会社 | 発光素子の製造方法 |
CN104827191A (zh) * | 2015-05-12 | 2015-08-12 | 大族激光科技产业集团股份有限公司 | 蓝宝石的激光切割方法 |
WO2016180246A1 (zh) * | 2015-05-12 | 2016-11-17 | 大族激光科技产业集团股份有限公司 | 蓝宝石的激光加工方法、设备和存储介质 |
US10625375B2 (en) | 2015-05-12 | 2020-04-21 | Han's Laser Technology Industry Group Co., Ltd. | Laser processing method, apparatus for sapphire and storage medium |
KR102368338B1 (ko) | 2015-08-18 | 2022-03-02 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
KR20170021730A (ko) * | 2015-08-18 | 2017-02-28 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
JP2017069288A (ja) * | 2015-09-28 | 2017-04-06 | 株式会社ディスコ | ウエーハの加工方法 |
JP5884935B1 (ja) * | 2015-10-28 | 2016-03-15 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
JP2016058741A (ja) * | 2015-10-28 | 2016-04-21 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
US10908022B2 (en) | 2016-05-27 | 2021-02-02 | Hamamatsu Photonics K.K. | Production method for fabry-perot interference filter |
JP2017215559A (ja) * | 2016-05-27 | 2017-12-07 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタの製造方法 |
JPWO2017203949A1 (ja) * | 2016-05-27 | 2019-03-22 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタ、及びファブリペロー干渉フィルタの製造方法 |
US10900834B2 (en) | 2016-05-27 | 2021-01-26 | Hamamatsu Photonics K.K. | Fabry-Perot interference filter having layer with thinned edge portion and production method for Fabry-Perot interference filter |
WO2017203947A1 (ja) * | 2016-05-27 | 2017-11-30 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタの製造方法 |
US11041755B2 (en) | 2016-05-27 | 2021-06-22 | Hamamatsu Photonics K.K. | Production method for Fabry-Perot interference filter |
WO2017203949A1 (ja) * | 2016-05-27 | 2017-11-30 | 浜松ホトニクス株式会社 | ファブリペロー干渉フィルタ、及びファブリペロー干渉フィルタの製造方法 |
US10724902B2 (en) | 2016-08-24 | 2020-07-28 | Hamamatsu Photonics K.K. | Fabry-Perot interference filter |
CN106256477A (zh) * | 2016-08-31 | 2016-12-28 | 安徽芯瑞达电子科技有限公司 | 暗部判断法激光切割方法 |
KR20190142317A (ko) | 2017-04-18 | 2019-12-26 | 하마마츠 포토닉스 가부시키가이샤 | 칩의 제조 방법, 및 실리콘 칩 |
US11367655B2 (en) | 2017-04-18 | 2022-06-21 | Hamamatsu Photonics K.K. | Forming openings at intersection of cutting lines |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011181909A (ja) | 半導体チップ製造方法 | |
JP5747743B2 (ja) | 発光素子の製造方法 | |
JP5267462B2 (ja) | 半導体発光素子及びその製造方法 | |
JP4385746B2 (ja) | 窒化物系半導体素子の製造方法 | |
US10639747B2 (en) | Method of manufacturing light emitting element | |
TWI502764B (zh) | The processing method of the substrate with LED pattern | |
JP6620825B2 (ja) | 半導体素子の製造方法 | |
WO2013176089A1 (ja) | 加工対象物切断方法、加工対象物、及び、半導体素子 | |
TWI525664B (zh) | A crystalline film, a device, and a method for producing a crystalline film or device | |
US20130161797A1 (en) | Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method | |
WO2012029735A1 (ja) | 半導体チップの製造方法 | |
TW200527711A (en) | Semiconductor substrate assemblies and methods for preparing and dicing the same | |
JP2007103791A (ja) | 化合物半導体素子及びその製造方法 | |
JP4386142B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP5741582B2 (ja) | 発光素子の製造方法 | |
JP2014195040A (ja) | Led素子の製造方法、led素子製造用ウェハ基材およびled素子の製造装置 | |
JP7364860B2 (ja) | 発光素子の製造方法 | |
TWI770271B (zh) | 發光元件之製造方法 | |
JP5258671B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP5127669B2 (ja) | 半導体ウェハ | |
JP2020015091A (ja) | SiCと金属被膜又は電気部品とからなる複合構造から固体層を分離する方法 | |
JP2015144180A (ja) | Led素子製造用ウェハとその作製方法、およびled素子 | |
JP7277782B2 (ja) | 半導体素子の製造方法 | |
US20160265140A1 (en) | Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method | |
TWI763913B (zh) | 發光元件之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140401 |