KR20170021730A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170021730A
KR20170021730A KR1020160096760A KR20160096760A KR20170021730A KR 20170021730 A KR20170021730 A KR 20170021730A KR 1020160096760 A KR1020160096760 A KR 1020160096760A KR 20160096760 A KR20160096760 A KR 20160096760A KR 20170021730 A KR20170021730 A KR 20170021730A
Authority
KR
South Korea
Prior art keywords
wafer
point
dividing
forming
laser
Prior art date
Application number
KR1020160096760A
Other languages
English (en)
Inventor
가즈야 히라타
요코 니시노
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JPJP-P-2015-160848 priority Critical
Priority to JP2015160848A priority patent/JP6486239B2/ja
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170021730A publication Critical patent/KR20170021730A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

표면에 복수의 디바이스를 갖는 SiC 기판으로 이루어지는 웨이퍼를 미리 정해진 두께로 박화하고 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법을 제공하는 것이다.
제1 면과, 상기 제1 면과 반대측의 제2 면과, 상기 제1 면으로부터 상기 제2 면에 이르는 c축과, 상기 c축에 직교하는 c면을 갖는 SiC 기판의 상기 제1 면에 복수의 디바이스가 서로 교차하는 복수의 분할 예정 라인에 의해 구획되어 형성된 웨이퍼를, 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할 기점을 상기 제1 면에 형성된 상기 복수의 분할 예정 라인을 따라 형성하는 분할 기점 형성 단계와, 상기 제1 면에 보호 부재를 설치하는 보호 부재 설치 단계와, 상기 보호 부재 설치 단계를 실시한 후, SiC 기판에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 상기 제2 면으로부터 상기 분할 기점의 근방에 위치시키고, 상기 집광점과 SiC 기판을 상대적으로 이동시키면서 레이저 빔을 상기 제2 면에 조사하고, 상기 제1 면에 평행한 개질층 및 상기 개질층으로부터 c면을 따라 신장하는 크랙을 형성하여 분리 기점으로 하는 분리 기점 형성 단계와, 상기 분리 기점 형성 단계를 실시한 후, 외력을 부여하여 상기 분리 기점으로부터 상기 제2 면을 갖는 웨이퍼를 복수의 디바이스가 형성된 상기 제1 면을 갖는 웨이퍼로부터 분리하는 웨이퍼 분리 단계를 포함한다.

Description

웨이퍼의 가공 방법{PROCESSING METHOD OF WAFER}

본 발명은 SiC 기판의 표면에 복수의 디바이스가 형성된 웨이퍼를 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법에 관한 것이다.

IC, LSI 등의 각종 디바이스는, 실리콘 기판을 소재로 한 웨이퍼의 표면에 기능층을 적층하고, 이 기능층에 복수의 분할 예정 라인에 의해 구획된 영역으로 형성된다. 그리고, 연삭 장치에 의해 웨이퍼의 이면을 연삭하여 웨이퍼를 미리 정해진 두께로 박화한 후, 절삭 장치, 레이저 가공 장치 등의 가공 장치에 의해 웨이퍼의 분할 예정 라인에 가공이 실시되어, 웨이퍼가 개개의 디바이스 칩으로 분할되고, 분할된 디바이스 칩은, 휴대 전화, 퍼스널 컴퓨터 등의 각종 전자 기기에 널리 이용되고 있다.

또한, 파워 디바이스 또는 LED, LD 등의 광 디바이스는, SiC 기판을 소재로 한 웨이퍼의 표면에 기능층을 적층하고, 이 기능층에 복수의 분할 예정 라인에 의해 구획된 영역으로 형성된다.

그리고, 전술한 실리콘 웨이퍼와 마찬가지로, 연삭 장치에 의해 웨이퍼의 이면이 연삭되어 미리 정해진 두께로 박화된 후, 절삭 장치, 레이저 가공 장치 등에 의해 웨이퍼의 분할 예정 라인에 가공이 실시되어, 웨이퍼가 개개의 디바이스 칩으로 분할되고, 분할된 디바이스 칩은 각종 전자 기기에 널리 이용된다.

특허문헌 1: 일본 특허 공개 제2002-373870호 공보

그러나, SiC 기판은 실리콘 기판에 비해서 모스 경도가 매우 높아, 연삭 지석을 구비한 연삭 휠에 의해 SiC 기판으로 이루어지는 웨이퍼의 이면을 연삭하면, 연삭량의 4배∼5배 정도 연삭 지석이 마모하여 매우 비경제적이라고 하는 문제가 있다.

예컨대, 실리콘 기판을 100 ㎛ 연삭하면 연삭 지석은 0.1 ㎛ 마모하는 데 대하여, SiC 기판을 100 ㎛ 연삭하면 연삭 지석은 400 ㎛∼500 ㎛ 마모하고, 실리콘 기판을 연삭하는 경우에 비해서 4000배∼5000배 마모한다.

본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 표면에 복수의 디바이스를 갖는 SiC 기판으로 이루어지는 웨이퍼를 미리 정해진 두께로 박화하고 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법을 제공하는 것이다.

본 발명에 따르면, 제1 면과, 상기 제1 면과 반대측의 제2 면과, 상기 제1 면으로부터 상기 제2 면에 이르는 c축과, 상기 c축과 직교하는 c면을 갖는 SiC 기판의 상기 제1 면에 복수의 디바이스가 서로 교차하는 복수의 분할 예정 라인에 의해 구획되어 형성된 웨이퍼를, 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할 기점을 상기 제1 면에 형성된 상기 복수의 분할 예정 라인을 따라 형성하는 분할 기점 형성 단계와, 상기 분할 기점 형성 단계를 실시한 후, 상기 제1 면에 보호 부재를 설치하는 보호 부재 설치 단계와, 상기 보호 부재 설치 단계를 실시한 후, SiC 기판에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 상기 제2 면으로부터 상기 분할 기점의 근방에 위치시키고, 상기 집광점과 SiC 기판을 상대적으로 이동시키면서 레이저 빔을 상기 제2 면에 조사하고, 상기 제1 면에 평행한 개질층 및 그 개질층으로부터 c면을 따라 신장하는 크랙을 형성하여 분리 기점으로 하는 분리 기점 형성 단계와, 상기 분리 기점 형성 단계를 실시한 후, 외력을 부여하여 상기 분리 기점으로부터 상기 제2 면을 갖는 웨이퍼를 복수의 디바이스가 형성된 상기 제1 면을 갖는 웨이퍼로부터 분리하는 웨이퍼 분리 단계를 구비하고, 상기 분리 기점 형성 단계는, 상기 제2 면의 수선에 대하여 상기 c축이 오프각만큼 기울고, 상기 제2 면과 상기 c면 사이에 오프각이 형성되는 방향과 직교하는 방향으로 레이저 빔의 집광점을 상대적으로 이동시켜 직선형의 개질층을 형성하는 개질층 형성 단계와, 이 오프각이 형성되는 방향으로 그 집광점을 상대적으로 이동시켜 미리 정해진 양 인덱스하는 인덱스 단계를 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.

바람직하게는, 웨이퍼 분리 단계에 있어서, 제2 면을 갖는 웨이퍼를 분리함으로써 제1 면을 갖는 웨이퍼가 개개의 디바이스 칩으로 분할된다.

바람직하게는, 웨이퍼 분리 단계를 실시한 후, 복수의 디바이스가 형성된 제1 면을 갖는 웨이퍼의 이면을 연삭하여 평탄화하고 개개의 디바이스 칩으로 분할한다.

본 발명의 웨이퍼의 가공 방법에 따르면, 분할 기점 형성 단계를 실시한 후, 웨이퍼 내부의 전체면에 개질층 및 그 개질층으로부터 c면을 따라 신장하는 크랙으로 이루어지는 분리 기점을 형성하는 분리 기점 형성 단계를 실시하고, 그 후 웨이퍼에 외력을 부여하여 개질층 및 크랙을 분리 기점에 웨이퍼를 2개로 분리하기 때문에, SiC 기판의 제2 면을 연삭 지석으로 연삭하는 일없이 박화하여 개개의 디바이스 칩으로 분할할 수 있어, 연삭 지석이 마모하여 비경제적이라고 하는 문제를 해소할 수 있다.

또한, 박화된 웨이퍼의 이면을 연삭하여 평탄화하는 경우는, 웨이퍼의 이면을 1 ㎛∼5 ㎛ 정도 연삭하면 좋고, 이때의 연삭 지석의 마모량을 4 ㎛∼25 ㎛ 정도로 억제할 수 있다. 또한, 분리된 제2 면을 갖는 웨이퍼를 SiC 기판으로서 재이용할 수 있기 때문에 경제적이다.

도 1은 본 발명의 웨이퍼의 가공 방법을 실시하는 데 알맞은 레이저 가공 장치의 사시도이다.
도 2는 레이저 빔 발생 유닛의 블록도이다.
도 3의 (A)는 SiC 잉곳의 사시도이고, 도 3의 (B)는 그 정면도이다.
도 4는 SiC 웨이퍼의 표면측 사시도이다.
도 5는 분할 기점 형성 단계의 제1 실시형태를 나타내는 사시도이다.
도 6은 분할 기점 형성 단계의 제2 실시형태를 나타내는 사시도이다.
도 7은 분할 예정 라인을 따라 분할 기점이 형성된 SiC 웨이퍼의 표면에 보호 테이프를 점착하는 모습을 나타내는 사시도이다.
도 8의 (A)는 SiC 웨이퍼를 표면에 점착된 보호 테이프를 통해 척 테이블 상에 배치하는 모습을 나타내는 사시도이고, 도 8의 (B)는 척 테이블에 흡인 유지된 SiC 웨이퍼의 사시도이다.
도 9는 분리 기점 형성 단계를 설명하는 사시도이다.
도 10은 SiC 웨이퍼의 평면도이다.
도 11은 개질층 형성 단계를 설명하는 모식적 단면도이다.
도 12는 개질층 형성 단계를 설명하는 모식적 평면도이다.
도 13은 웨이퍼 분리 단계를 설명하는 제1 사시도이다.
도 14는 웨이퍼 분리 단계를 설명하는 제2 사시도이다.
도 15는 웨이퍼의 이면을 연삭하여 평탄화하는 연삭 단계를 나타내는 사시도이다.
도 16은 분할 기점에 의해 개개의 디바이스 칩으로 분할된 SiC 웨이퍼의 이면측 사시도이다.

이하, 본 발명의 실시형태를 도면을 참조하여 상세하게 설명한다. 도 1을 참조하면, 본 발명의 웨이퍼의 가공 방법을 실시하는 데 알맞은 레이저 가공 장치(2)의 사시도가 나타나 있다. 레이저 가공 장치(2)는, 정지 베이스(4) 상에 X축 방향으로 이동 가능하게 탑재된 제1 슬라이드 블록(6)을 포함하고 있다.

제1 슬라이드 블록(6)은, 볼 나사(8) 및 펄스 모터(10)로 구성되는 가공 이송 기구(12)에 의해 한쌍의 가이드 레일(14)을 따라 가공 이송 방향, 즉 X축 방향으로 이동된다.

제1 슬라이드 블록(6) 상에는 제2 슬라이드 블록(16)이 Y축 방향으로 이동 가능하게 탑재되어 있다. 즉, 제2 슬라이드 블록(16)은 볼 나사(18) 및 펄스 모터(20)로 구성되는 인덱싱 이송 기구(22)에 의해 한쌍의 가이드 레일(24)을 따라 인덱싱 이송 방향, 즉 Y축 방향으로 이동된다.

제2 슬라이드 블록(16) 상에는 흡인 유지부(26a)를 갖는 척 테이블(26)이 탑재되어 있다. 척 테이블(26)은 가공 이송 기구(12) 및 인덱싱 이송 기구(22)에 의해 X축 방향 및 Y축 방향으로 이동 가능하고, 제2 슬라이드 블록(16) 중에 수용된 모터에 의해 회전된다.

정지 베이스(4)에는 칼럼(28)이 세워서 설치되어 있고, 이 칼럼(28)에 레이저 빔 조사 기구(레이저 빔 조사 수단)(30)가 부착되어 있다. 레이저 빔 조사 기구(30)는, 케이싱(32) 중에 수용된 도 2에 나타내는 레이저 빔 발생 유닛(34)과, 케이싱(32)의 선단에 부착된 집광기(레이저 헤드)(36)로 구성된다. 케이싱(32)의 선단에는 집광기(36)와 X축 방향으로 정렬하여 현미경 및 카메라를 갖는 촬상 유닛(38)이 부착되어 있다.

레이저 빔 발생 유닛(34)은, 도 2에 나타내는 바와 같이, YAG 레이저 또는 YVO4 레이저를 발진하는 레이저 발진기(40)와, 반복 주파수 설정 수단(42)과, 펄스 폭 조정 수단(44)과, 파워 조정 수단(46)을 포함하고 있다. 특별히 도시하지 않지만, 레이저 발진기(40)는 브루스터 창을 가지고 있고, 레이저 발진기(40)로부터 출사되는 레이저 빔은 직선 편광의 레이저 빔이다.

레이저 빔 발생 유닛(34)의 파워 조정 수단(46)에 의해 미리 정해진 파워로 조정된 펄스 레이저 빔은, 집광기(36)의 미러(48)에 의해 반사되고, 더욱 집광렌즈(50)에 의해 척 테이블(26)에 유지된 피가공물인 SiC 웨이퍼(31)의 내부에 집광점을 위치시켜 조사된다.

도 3의 (A)를 참조하면, SiC 잉곳(이하, 단순히 잉곳이라고 약칭하는 경우가 있음)(11)의 사시도가 나타나 있다. 도 3의 (B)는 도 3의 (A)에 나타낸 SiC 잉곳(11)의 정면도이다.

잉곳(11)은, 제1 면(상면)(11a)과 제1 면(11a)과 반대측의 제2 면(하면)(11b)을 가지고 있다. 잉곳(11)의 상면(11a)은, 레이저 빔의 조사면으로 되기 때문에 경면으로 연마되어 있다.

잉곳(11)은, 제1 오리엔테이션 플랫(13)과, 제1 오리엔테이션 플랫(13)에 직교하는 제2 오리엔테이션 플랫(15)을 가지고 있다. 제1 오리엔테이션 플랫(13)의 길이는 제2 오리엔테이션 플랫(15)의 길이보다 길게 형성되어 있다.

잉곳(11)은, 상면(11a)의 수선(17)에 대하여 제2 오리엔테이션 플랫(15) 방향으로 오프각(α) 경사한 c축(19)과 c축(19)에 직교하는 c면(21)을 가지고 있다. c면(21)은 잉곳(11)의 상면(11a)에 대하여 오프각(α) 경사하고 있다. 일반적으로, 육방정 단결정 잉곳(11)에서는, 짧은 제2 오리엔테이션 플랫(15)의 신장 방향에 직교하는 방향이 c축의 경사 방향이다.

c면(21)은 잉곳(11) 중에 잉곳(11)의 분자 레벨로 무수하게 설정된다. 본 실시형태에서는, 오프각(α)은 4°로 설정되어 있다. 그러나, 오프각(α)은 4°에 한정되는 것이 아니며, 예컨대 1°∼6°의 범위에서 자유롭게 설정하여 잉곳(11)을 제조할 수 있다.

도 1을 재차 참조하면, 정지 베이스(4)의 좌측에는 칼럼(52)이 고정되어 있고, 이 칼럼(52)에는 칼럼(52)에 형성된 개구(53)를 통해 누름 기구(54)가 상하 방향으로 이동 가능하게 탑재되어 있다.

도 4를 참조하면, SiC 웨이퍼(31)의 표면측 사시도가 나타나 있다. SiC 웨이퍼(이하, 단순히 웨이퍼라고 약칭하는 경우가 있음)(31)는 도 3에 나타내는 SiC 잉곳(11)을 와이어 소우로 슬라이스한 것으로, 약 700 ㎛의 두께를 가지고 있다.

웨이퍼(31)의 표면(31a)은 경면 가공된 후, 표면(31a)에 포토리소그래피에 의해 파워 디바이스 등의 복수의 디바이스(35)가 형성되어 있다. 각 디바이스(35)는, 격자형으로 형성된 복수의 분할 예정 라인(33)에 의해 구획된 각 영역에 형성되어 있다.

SiC 웨이퍼(31)는, 제1 오리엔테이션 플랫(37)과, 제1 오리엔테이션 플랫(37)에 직교하는 제2 오리엔테이션 플랫(39)을 가지고 있다. 제1 오리엔테이션 플랫(37)의 길이는 제2 오리엔테이션 플랫(39)의 길이보다 길게 형성되어 있다.

여기서, SiC 웨이퍼(31)는, 도 3에 나타낸 SiC 잉곳(11)을 와이어 소우로 슬라이스한 것이기 때문에, 제1 오리엔테이션 플랫(37)은 잉곳(11)의 제1 오리엔테이션 플랫(13)에 대응하고, 제2 오리엔테이션 플랫(39)은 잉곳(11)의 제2 오리엔테이션 플랫(15)에 대응하는 것이다.

그리고, 웨이퍼(31)는, 표면(31a)의 수선에 대하여 제2 오리엔테이션 플랫(39) 방향으로 오프각(α) 경사한 c축(19)과, c축(19)에 직교하는 c면(21)을 가지고 있다(도 3 참조). c면(21)은 웨이퍼(31)의 표면(31a)에 대하여 오프각(α) 경사하고 있다. 이 SiC 웨이퍼(31)로서는, 짧은 제2 오리엔테이션 플랫(39)의 신장 방향에 직교하는 방향이 c축(19)의 경사 방향이다.

본 발명의 웨이퍼의 가공 방법에서는, 먼저, 디바이스 칩의 마무리 두께에 상당하는 깊이의 분할 기점을, 제1 면(표면)(31a)에 형성된 분할 예정 라인(33)을 따라 형성하는 분할 기점 형성 단계를 실시한다.

도 5를 참조하면, 이 분할 기점 형성 단계의 제1 실시형태가 나타나 있다. 분할 기점 형성 단계의 제1 실시형태에서는, 절삭 유닛(62)의 절삭 블레이드(64)를 화살표(A) 방향으로 고속 회전시켜 제1 방향으로 신장하는 분할 예정 라인(33)에 디바이스 칩의 마무리 두께에 상당하는 깊이로(예컨대 약 50 ㎛) 절입하고, 척 테이블(60)을 X축 방향으로 가공 이송함으로써, 분할 기점으로 되는 홈(41)을 형성한다.

절삭 유닛(62)을 Y축 방향으로 인덱싱 이송함으로써, 제1 방향으로 신장하는 모든 분할 예정 라인(33)을 따라 분할 기점으로 되는 동일한 홈(41)을 형성한다. 계속해서, 척 테이블(60)을 90°회전한 후, 제1 방향에 직교하는 제2 방향으로 신장하는 모든 분할 예정 라인(33)을 따라 동일한 홈(41)을 형성하여 분할 기점으로 한다.

본 실시형태의 분할 기점 형성 단계의 가공 조건은 예컨대 이하와 같다.

절삭 블레이드(64)의 두께: 30 ㎛

절삭 블레이드(64)의 직경: φ50 ㎜

절삭 블레이드(64)의 회전 속도: 20000 rpm

이송 속도: 10 ㎜/s

도 6을 참조하면, 분할 기점 형성 단계의 제2 실시형태를 나타내는 사시도가 나타나 있다. 제2 실시형태의 분할 기점 형성 단계에서는, SiC 웨이퍼(31)에 대하여 흡수성을 갖는 파장(예컨대 355 ㎚)의 레이저 빔을 집광기(36)를 통해 SiC 웨이퍼(31)의 분할 예정 라인(33)을 따라 조사하고, 어블레이션 가공에 의해 분할 예정 라인(33)을 따른 분할 기점으로서의 홈(41)을 형성한다.

척 테이블(26)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장하는 모든 분할 예정 라인(33)을 따라 홈(41)을 형성한 후, 척 테이블(26)을 90°회전하고, 계속해서, 제1 방향에 직교하는 제2 방향으로 신장하는 모든 분할 예정 라인(33)을 따라 분할 기점으로서의 동일한 홈(41)을 형성한다.

분할 기점 형성 단계의 제2 실시형태의 가공 조건은 예컨대 이하와 같다.

광원: Nd: YAG 펄스 레이저

레이저 빔의 파장: 355 ㎚

반복 주파수: 50 ㎑

스폿 직경: 10 ㎛

평균 출력: 2 W

이송 속도: 100 ㎜/s

특별히 도시하지 않지만, 분할 기점 형성 단계의 제3 실시형태에서는, SiC 웨이퍼(31)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚)의 레이저 빔을 SiC 웨이퍼(31)의 표면(31a) 또는 이면(31b)으로부터 조사하여, 표면 근방에[표면(31a)으로부터 약 50 ㎛의 깊이] 분할 예정 라인(33)을 따라 분할 기점으로서의 개질층을 형성한다.

척 테이블(26)을 Y축 방향으로 인덱싱 이송하면서, 제1 방향으로 신장하는 모든 분할 예정 라인(33)을 따라 동일한 개질층을 형성한 후, 척 테이블(26)을 90°회전하고, 계속해서, 제1 방향으로 직교하는 제2 방향으로 신장하는 모든 분할 예정 라인(33)을 따라 분할 기점으로서의 동일한 개질층을 형성한다.

분할 기점 형성 단계의 제3 실시형태의 가공 조건은 예컨대 이하와 같다.

광원: Nd: YAG 펄스 레이저

레이저 빔의 파장: 1064 ㎜

반복 주파수: 50 ㎑

스폿 직경: 10 ㎛

평균 출력: 1 W

이송 속도: 300 ㎜/s

분할 기점 형성 단계 실시 후, 도 7에 나타내는 바와 같이, 표면(31a)에 분할 예정 라인(33)을 따라 분할 기점으로서의 홈(41)이 형성된 웨이퍼(31)의 표면(31a)에 보호 테이프(47)를 점착하는 보호 테이프 점착 단계를 실시한다.

웨이퍼(31)의 표면(31a)에 보호 테이프(47)를 점착한 후, 도 8의 (A)에 나타내는 바와 같이, 보호 테이프(47)측을 아래로 하여 웨이퍼(31)를 척 테이블(26) 상에 배치하고, 척 테이블(26)의 흡인 유지부(26a)에 부압을 작용시켜, 도 8의 (B)에 나타내는 바와 같이, 웨이퍼(31)를 척 테이블(26)에서 흡인 유지하여, 웨이퍼(31)의 이면(31b)을 노출시킨다.

그리고, 도 9 및 도 10에 나타내는 바와 같이, 웨이퍼(31)의 제2 오리엔테이션 플랫(39)이 X축 방향으로 정렬되도록 웨이퍼(31)를 유지한 척 테이블(26)을 회전시킨다.

즉, 도 10에 나타내는 바와 같이, 오프각(α)이 형성되는 방향(Y1), 바꾸어 말하면, 웨이퍼(31)의 이면(31b)의 수선(17)에 대하여 c축(19)의 이면(31b)과의 교점(19a)이 존재하는 방향에 직교하는 방향, 즉, 제2 오리엔테이션 플랫(39)에 평행한 화살표(A) 방향이 X축 방향으로 정렬되도록 척 테이블(26)을 회전한다.

이에 의해, 오프각(α)이 형성되는 방향에 직교하는 방향(A)을 따라 레이저 빔이 주사된다. 바꾸어 말하면, 오프각(α)이 형성되는 방향(Y1)에 직교하는 A 방향이 척 테이블(26)의 가공 이송 방향으로 된다.

본 발명의 웨이퍼의 가공 방법에서는, 집광기(36)로부터 출사되는 레이저 빔의 주사 방향을, 웨이퍼(31)의 오프각(α)이 형성되는 방향(Y1)에 직교하는 화살표(A) 방향으로 한 것이 중요하다.

즉, 본 발명의 웨이퍼의 가공 방법은, 레이저 빔의 주사 방향을 전술한 바와 같은 방향으로 설정함으로써, 웨이퍼(31)의 내부에 형성되는 개질층으로부터 전파되는 크랙이 c면(21)을 따라 매우 길게 신장하는 것을 발견한 점에 특징이 있다.

본 실시형태의 웨이퍼의 가공 방법에서는, 먼저, 도 9 및 도 11에 나타내는 바와 같이, 척 테이블(26)에 유지된 웨이퍼(31)에 대하여 투과성을 갖는 파장(예컨대 1064 ㎚의 파장)의 레이저 빔의 집광점을 SiC 기판으로 이루어지는 웨이퍼(31)의 제2 면(이면)(31b)으로부터 분할 기점으로서의 홈(41) 근방에 위치시키고, 집광점과 웨이퍼(31)를 상대적으로 이동시켜 레이저 빔을 이면(31b)에 조사하여, 표면(31a)에 평행한 개질층(43) 및 개질층(43)으로부터 c면(21)을 따라 전파되는 크랙(45)을 형성하여 분리 기점으로 하는 분리 기점 형성 단계를 실시한다(도 11 참조).

이 분리 기점 형성 단계는, 도 10에 나타내는 바와 같이, 이면(31b)의 수선(17)에 대하여 c축(19)이 오프각(α)만큼 기울고, c면(21)과 이면(31b)에 오프각(α)이 형성되는 방향, 즉, 도 10의 화살표(Y1) 방향에 직교하는 방향, 즉 A 방향으로 레이저 빔의 집광점을 상대적으로 이동하여, 도 11에 나타내는 바와 같이, 웨이퍼(31)의 내부에 개질층(43) 및 개질층(43)으로부터 c면(21)을 따라 전파되는 크랙(45)을 형성하는 개질층 형성 단계와, 도 12에 나타내는 바와 같이, 오프각이 형성되는 방향, 즉 Y축 방향으로 집광점을 상대적으로 이동하여 미리 정해진 양 인덱스 이송하는는 인덱스 단계를 포함하고 있다.

도 11 및 도 12에 나타내는 바와 같이, 개질층(43)을 X축 방향으로 직선형으로 형성하면, 개질층(43)의 양측으로부터 c면(21)을 따라 크랙(45)이 전파되어 형성된다. 본 실시형태의 웨이퍼의 가공 방법에서는, 직선형의 개질층(43)으로부터 c면(21) 방향으로 전파되어 형성되는 크랙(45)의 폭을 계측하고, 집광점의 인덱스량을 설정하는 인덱스량 설정 단계를 포함한다.

인덱스량 설정 단계에 있어서, 도 11에 나타내는 바와 같이, 직선형의 개질층(43)으로부터 c면 방향으로 전파되어 개질층(43)의 편측에 형성되는 크랙(45)의 폭을 W1로 한 경우, 인덱스하여야 하는 미리 정해진 양(W2)은, W1 이상 2W1 이하로 설정된다.

여기서, 바람직한 실시형태의, 분리 기점 형성 단계의 레이저 가공 조건은 이하와 같이 설정된다.

광원: Nd: YAG 펄스 레이저

파장: 1064 ㎚

반복 주파수: 80 ㎑

평균 출력: 3.2 W

펄스 폭: 4 ns

스폿 직경: 10 ㎛

이송 속도: 500 ㎜/s

인덱스량: 400 ㎛

전술한 레이저 가공 조건에 있어서는, 도 11에 있어서, 개질층(43)으로부터 c면(21)을 따라 전파된는 크랙(45)의 폭(W1)이 대략 250 ㎛로 설정되고, 인덱스량(W2)이 400 ㎛로 설정된다.

그러나, 레이저 빔의 평균 출력은 3.2 W에 한정되는 것이 아니며, 본 실시형태의 가공 방법에서는, 평균 출력을 2 W∼4.5 W로 설정하여 양호한 결과가 얻어졌다. 평균 출력 2 W의 경우, 크랙(25)의 폭(W1)은 대략 100 ㎛가 되고, 평균 출력 4.5 W의 경우에는, 크랙(25)의 폭(W1)은 대략 350 ㎛가 되었다.

평균 출력이 2 W 미만인 경우 및 4.5 W보다 큰 경우에는, 웨이퍼(31)의 내부에 양호한 개질층(43)을 형성할 수 없기 때문에, 조사하는 레이저 빔의 평균 출력은 2 W∼4.5 W의 범위 내가 바람직하고, 본 실시형태에서는 평균 출력 3.2 W의 레이저 빔을 웨이퍼(31)에 조사하였다. 도 11에 있어서, 분할 기점으로 되는 홈(41)의 근방에 집광점을 위치시키기 위해, 개질층(43)을 형성하는 집광점의 이면(31b)으로부터의 깊이(D1)는 650 ㎛로 설정하였다.

도 12에 나타내는 바와 같이, 미리 정해진 양 인덱스 이송하면서, 웨이퍼(31)의 전체 영역의 이면(31b)으로부터 깊이(D1)의 위치에 복수의 개질층(43) 및 개질층(43)으로부터 c면(21)을 따라 신장하는 크랙(45)의 형성이 종료하였다면, 외력을 부여하여 개질층(43) 및 크랙(45)으로 이루어지는 분리 기점으로부터 웨이퍼를 분리하여, 표면(31a)에 복수의 디바이스(35)를 갖는 웨이퍼를 약 50 ㎛ 정도로 박화하는 웨이퍼 분리 단계를 실시한다.

이 웨이퍼 분리 단계는, 예컨대 도 13에 나타내는 바와 같은 압박 기구(54)에 의해 실시한다. 압박 기구(54)는, 칼럼(52) 내에 내장된 이동 기구에 의해 상하 방향으로 이동하는 헤드(56)와, 헤드(56)에 대하여, 도 13의 (B)에 나타내는 바와 같이, 화살표(R) 방향으로 회전되는 압박 부재(58)를 포함하고 있다.

도 13의 (A)에 나타내는 바와 같이, 압박 기구(54)를 척 테이블(26)에 유지된 웨이퍼(31)의 상방에 위치시키고, 도 13의 (B)에 나타내는 바와 같이, 압박 부재(58)가 웨이퍼(31)의 이면(31b)에 압접할 때까지 헤드(56)를 하강시킨다.

압박 부재(58)를 웨이퍼(31)의 이면(31b)에 압접한 상태로, 압박 부재(58)를 화살표(R) 방향으로 회전시키면, 웨이퍼(31)에는 비틀림 응력이 발생하여, 개질층(43) 및 크랙(45)이 형성된 분리 기점으로부터 웨이퍼(31)가 파단되어, 웨이퍼(31)를 척 테이블(26)에 유지된 웨이퍼(31A)와 웨이퍼(31B)로 분리할 수 있다.

척 테이블(26)에 유지된 웨이퍼(31A)의 이면인 분리면(49)에는 개질층(43)과 크랙(45)의 일부가 잔존하게 되며, 도 14 및 도 15에 나타내는 바와 같이, 분리면(49)에는 미세한 요철이 형성된다. 따라서, 본 발명의 웨이퍼의 가공 방법에서는, 웨이퍼(31A)의 이면인 분리면(49)을 연삭하여 평탄화하는 연삭 단계를 실시하는 것이 바람직하다.

이 연삭 단계에서는, 도 15에 나타내는 바와 같이, 연삭 장치의 척 테이블(68)에서 보호 테이프(47)를 통해 웨이퍼(31A)를 흡인 유지하여 분리면(49)을 노출시킨다. 연삭 장치의 연삭 유닛(70)은, 모터에 의해 회전 구동되는 스핀들(72)과, 스핀들(72)의 선단에 고정된 휠 마운트(74)와, 휠 마운트(74)에 복수의 나사(78)에 의해 착탈 가능하게 장착된 연삭 휠(76)을 포함하고 있다. 연삭 휠(76)은, 환형의 휠 베이스(80)와, 휠 베이스(80)의 하단부 외주에 고착된 복수의 연삭 지석(82)으로 구성되어 있다.

연삭 단계에서는, 척 테이블(68)을 화살표(a)로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 휠(76)을 화살표(b)로 나타내는 방향으로 예컨대 6000 rpm으로 회전시키고, 연삭 유닛 이송 기구를 구동시켜 연삭 휠(76)의 연삭 지석(82)을 웨이퍼(31A)의 분리면(49)에 접촉시킨다.

그리고, 연삭 휠(76)을 미리 정해진 연삭 이송 속도(예컨대 0.1 ㎛/s)로 하방으로 미리 정해진 양 연삭 이송하면서 웨이퍼(31A)의 분리면(49)을 연삭하여 평탄화한다. 이에 의해, 도 16에 나타내는 바와 같이, 웨이퍼(31A)의 이면(31b)은 잔존하고 있던 개질층(43) 및 크랙(45)이 제거되어 평탄면으로 되고, 홈(41)이 이면(31b)에 노출되어 웨이퍼(31A)는 개개의 디바이스 칩으로 분할된다.

한편, 분할 기점 형성 단계의 제3 실시형태에서 분할 기점으로서 개질층을 형성한 경우에는, 분할 기점으로서 형성된 개질층은 연삭 휠(76)의 압박력에 의해 파단되어 웨이퍼(31A)가 개개의 디바이스 칩으로 분할된다.

박화된 웨이퍼(31A)의 이면을 연삭하여 평탄화하는 경우는, 웨이퍼(31A)의 이면을 1 ㎛∼5 ㎛ 정도 연삭하면 좋고, 연삭 지석(72)의 마모량을 4 ㎛∼25 ㎛ 정도로 억제할 수 있다.

또한, 도 14에서 웨이퍼(31A)로부터 분리된 웨이퍼(31B)는 SiC 기판으로서 재이용할 수 있기 때문에, 매우 경제적이다.

분리 기점 형성 단계의 다른 실시형태로서, 개질층(43) 및 크랙(45)으로 이루어지는 분리 기점을 홈(41)과 중첩되는 위치에 형성한 경우에는, 도 13에 나타내는 웨이퍼 분리 단계를 실시하면, 척 테이블(26)에 유지된 웨이퍼(31A)를 개개의 디바이스 칩으로 분할할 수 있다.

이 경우에도, 바람직하게는, 웨이퍼(31A)의 이면(31b)을 연삭하여, 이면(31b)에 잔존하고 있던 개질층(43) 및 크랙(45)을 제거하여 이면(31b)을 평탄면으로 형성하는 것이 바람직하다.

2: 레이저 가공 장치 11: SiC 잉곳
13, 37: 제1 오리엔테이션 플랫 15, 39: 제2 오리엔테이션 플랫
19: c축 21: c면
30: 레이저 빔 조사 유닛 31: SiC 웨이퍼
36: 집광기(레이저 헤드) 41: 홈
43: 개질층 45: 크랙
47: 보호 테이프 49: 분리면
64: 절삭 블레이드 76: 연삭 휠
82: 연삭 지석

Claims (4)

  1. 제1 면과, 상기 제1 면과 반대측의 제2 면과, 상기 제1 면으로부터 상기 제2 면에 이르는 c축과, 상기 c축에 직교하는 c면을 갖는 SiC 기판의 상기 제1 면에 복수의 디바이스가 서로 교차하는 복수의 분할 예정 라인에 의해 구획되어 형성된 웨이퍼를, 개개의 디바이스 칩으로 분할하는 웨이퍼의 가공 방법으로서,
    디바이스 칩의 마무리 두께에 상당하는 깊이의 분할 기점을 상기 제1 면에 형성된 상기 복수의 분할 예정 라인을 따라 형성하는 분할 기점 형성 단계와,
    상기 분할 기점 형성 단계를 실시한 후, 상기 제1 면에 보호 부재를 설치하는 보호 부재 설치 단계와,
    상기 보호 부재 설치 단계를 실시한 후, SiC 기판에 대하여 투과성을 갖는 파장의 레이저 빔의 집광점을 상기 제2 면으로부터 상기 분할 기점의 근방에 위치시키고, 상기 집광점과 SiC 기판을 상대적으로 이동시키면서 레이저 빔을 상기 제2 면에 조사하고, 상기 제1 면에 평행한 개질층 및 상기 개질층으로부터 c면을 따라 신장하는 크랙을 형성하여 분리 기점으로 하는 분리 기점 형성 단계와,
    상기 분리 기점 형성 단계를 실시한 후, 외력을 부여하여 상기 분리 기점으로부터 상기 제2 면을 갖는 웨이퍼를 복수의 디바이스가 형성된 상기 제1 면을 갖는 웨이퍼로부터 분리하는 웨이퍼 분리 단계를 포함하고,
    상기 분리 기점 형성 단계는, 상기 제2 면의 수선에 대하여 상기 c축이 오프각만큼 기울고, 상기 제2 면과 상기 c면 사이에 오프각이 형성되는 방향과 직교하는 방향으로 레이저 빔의 집광점을 상대적으로 이동시켜 직선형의 개질층을 형성하는 개질층 형성 단계와,
    상기 오프각이 형성되는 방향으로 상기 집광점을 상대적으로 이동시켜 미리 정해진 양만큼 인덱스하는 인덱스 단계를 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 웨이퍼 분리 단계에 있어서, 상기 제2 면을 갖는 웨이퍼를 분리함으로써 상기 제1 면을 갖는 웨이퍼가 개개의 디바이스 칩으로 분할되는 것을 특징으로 하는 웨이퍼의 가공 방법.
  3. 제2항에 있어서, 상기 웨이퍼 분리 단계를 실시한 후, 복수의 디바이스 칩의 이면을 연삭하여 평탄화하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  4. 제1항에 있어서, 상기 웨이퍼 분리 단계를 실시한 후, 복수의 디바이스가 형성된 상기 제1 면을 갖는 웨이퍼의 이면을 연삭하여 평탄화하고 웨이퍼를 개개의 디바이스 칩으로 분할하는 것을 특징으로 하는 웨이퍼의 가공 방법.
KR1020160096760A 2015-08-18 2016-07-29 웨이퍼의 가공 방법 KR20170021730A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-160848 2015-08-18
JP2015160848A JP6486239B2 (ja) 2015-08-18 2015-08-18 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
KR20170021730A true KR20170021730A (ko) 2017-02-28

Family

ID=57961385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096760A KR20170021730A (ko) 2015-08-18 2016-07-29 웨이퍼의 가공 방법

Country Status (7)

Country Link
US (1) US9899262B2 (ko)
JP (1) JP6486239B2 (ko)
KR (1) KR20170021730A (ko)
CN (1) CN106469679B (ko)
DE (1) DE102016214985A1 (ko)
SG (1) SG10201606388SA (ko)
TW (1) TWI684216B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6506520B2 (ja) * 2014-09-16 2019-04-24 株式会社ディスコ SiCのスライス方法
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6391471B2 (ja) 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482389B2 (ja) * 2015-06-02 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6478821B2 (ja) * 2015-06-05 2019-03-06 株式会社ディスコ ウエーハの生成方法
JP6552898B2 (ja) * 2015-07-13 2019-07-31 株式会社ディスコ 多結晶SiCウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6602207B2 (ja) * 2016-01-07 2019-11-06 株式会社ディスコ SiCウエーハの生成方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ Wafer generation method and actual second orientation flat detection method
JP6497358B2 (ja) * 2016-06-22 2019-04-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2018093046A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ生成方法
JP6773539B2 (ja) * 2016-12-06 2020-10-21 株式会社ディスコ Wafer generation method
JP2018133485A (ja) 2017-02-16 2018-08-23 株式会社ディスコ Wafer generation method
CN107991230B (zh) * 2018-01-08 2019-12-17 中国电子科技集团公司第四十六研究所 一种辨别碳化硅晶片碳硅面的方法
US10388526B1 (en) 2018-04-20 2019-08-20 Semiconductor Components Industries, Llc Semiconductor wafer thinning systems and related methods
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
US20190362960A1 (en) * 2018-05-22 2019-11-28 Semiconductor Components Industries, Llc Semiconductor substrate singulation systems and related methods
US10468304B1 (en) 2018-05-31 2019-11-05 Semiconductor Components Industries, Llc Semiconductor substrate production systems and related methods
JP2020072098A (ja) * 2018-10-29 2020-05-07 株式会社ディスコ Wafer generator
US10562130B1 (en) 2018-12-29 2020-02-18 Cree, Inc. Laser-assisted method for parting crystalline material
US10576585B1 (en) 2018-12-29 2020-03-03 Cree, Inc. Laser-assisted method for parting crystalline material
US10611052B1 (en) 2019-05-17 2020-04-07 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
WO2020235373A1 (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373870A (ja) 2001-06-15 2002-12-26 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ Wafer processing method
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP5446325B2 (ja) 2009-03-03 2014-03-19 豊田合成株式会社 レーザ加工方法および化合物半導体発光素子の製造方法
JP5370262B2 (ja) 2010-05-18 2013-12-18 豊田合成株式会社 半導体発光チップおよび基板の加工方法
JP5480169B2 (ja) 2011-01-13 2014-04-23 浜松ホトニクス株式会社 レーザ加工方法
JP5917862B2 (ja) * 2011-08-30 2016-05-18 浜松ホトニクス株式会社 加工対象物切断方法
JP2013241147A (ja) * 2012-05-22 2013-12-05 Toyota Motor Corp 制動力制御装置
JP2013247147A (ja) * 2012-05-23 2013-12-09 Hamamatsu Photonics Kk 加工対象物切断方法、加工対象物、及び、半導体素子
JP6466692B2 (ja) 2014-11-05 2019-02-06 株式会社ディスコ ウエーハの加工方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
JP6395634B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6486240B2 (ja) * 2015-08-18 2019-03-20 株式会社ディスコ ウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373870A (ja) 2001-06-15 2002-12-26 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法

Also Published As

Publication number Publication date
TWI684216B (zh) 2020-02-01
CN106469679A (zh) 2017-03-01
SG10201606388SA (en) 2017-03-30
DE102016214985A1 (de) 2017-02-23
CN106469679B (zh) 2020-02-21
JP6486239B2 (ja) 2019-03-20
TW201709310A (zh) 2017-03-01
US20170053829A1 (en) 2017-02-23
US9899262B2 (en) 2018-02-20
JP2017041481A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6395633B2 (ja) ウエーハの生成方法
JP6472333B2 (ja) ウエーハの生成方法
JP6395634B2 (ja) ウエーハの生成方法
JP6399913B2 (ja) ウエーハの生成方法
JP6022223B2 (ja) Laser processing equipment
KR20160084799A (ko) 웨이퍼의 생성 방법
JP6358941B2 (ja) ウエーハの生成方法
DE60205360T2 (de) Dual-laserschneiden von scheiben
JP4590174B2 (ja) ウエーハの加工方法
US6555447B2 (en) Method for laser scribing of wafers
JP2016197700A (ja) ウエーハの生成方法
US6420245B1 (en) Method for singulating semiconductor wafers
JP4733934B2 (ja) ウエーハの加工方法
US7696012B2 (en) Wafer dividing method
US8021963B2 (en) Wafer treating method
TWI584902B (zh) Laser processing device and laser processing method (1)
JP4342992B2 (ja) レーザー加工装置のチャックテーブル
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
CN106469680A (zh) 晶片的加工方法
DE102004043475B4 (de) Waferbearbeitungsverfahren
JP4694795B2 (ja) ウエーハの分割方法
US8518730B2 (en) Sapphire wafer dividing method
JP5473414B2 (ja) レーザ加工装置
US9981339B2 (en) Wafer producing method
US9700961B2 (en) Ablation method for die attach film