CN100454494C - 半导体芯片的制造方法以及半导体芯片 - Google Patents

半导体芯片的制造方法以及半导体芯片 Download PDF

Info

Publication number
CN100454494C
CN100454494C CNB2004800360726A CN200480036072A CN100454494C CN 100454494 C CN100454494 C CN 100454494C CN B2004800360726 A CNB2004800360726 A CN B2004800360726A CN 200480036072 A CN200480036072 A CN 200480036072A CN 100454494 C CN100454494 C CN 100454494C
Authority
CN
China
Prior art keywords
groove
wafer
substrate
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800360726A
Other languages
English (en)
Other versions
CN1890782A (zh
Inventor
楠木克辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN1890782A publication Critical patent/CN1890782A/zh
Application granted granted Critical
Publication of CN100454494C publication Critical patent/CN100454494C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

一种从晶片制造氮化镓化合物半导体芯片的方法，所述晶片具有在衬底(1)的主表面上层叠的氮化镓化合物半导体层(2，3)，包括以下步骤：通过在所述晶片的所述氮化镓化合物半导体层(2，3)侧上蚀刻，以希望的芯片形状线性地形成第一沟槽(11)；在与所述第一沟槽的中心线不一致的位置在所述晶片的所述衬底(1)侧上形成第二沟槽(22)，所述第二沟槽的线宽度(W2)几乎等于或小于所述第一沟槽的线宽度(W1)；以及沿所述第一和第二沟槽分割所述晶片。从而允许以极高的成品率准确地切割晶片，导致从一个晶片制造的芯片数量增加，从而生产率提高。

Description

半导体芯片的制造方法以及半导体芯片
相关申请的交叉引用
本申请是基于35U.S.C.§111(a)提交的申请，根据35U.S.C.§119(e)(1)，要求根据35U.S.C.§111(b)于2004年1月2日提交的临时申请No.60/534,193的优先权。
技术领域
本发明涉及半导体芯片的制造方法以及通过该制造方法制造的半导体芯片，该制造方法旨在制造氮化镓化合物半导体芯片，用于发光器件如蓝色发光二极管和蓝色激光二极管。
背景技术
迄今，划片器或切片器用于从晶片切割用于发光器件的芯片，所述晶片通过层叠半导体材料形成。
顺便提及，当半导体材料是氮化物时，通常在由蓝宝石衬底构成的晶片上层叠氮化物半导体。由于形成六角系统的蓝宝石晶体的性质，该晶片不具有可解理性，因此不容易利用划片器切割该晶片。
当利用切片器切割都是极硬物质的蓝宝石衬底和氮化物半导体时，切割面容易形成裂纹和碎屑。蓝宝石衬底和氮化物半导体由于它们的异质外延结构，具有大的晶格常数失配以及大的热膨胀系数差。因此，当利用切片器切割它们时，产生问题，氮化物半导体层容易与蓝宝石衬底分离。
为了解决上述常规技术问题，提出了在日本专利No.2780618中公开的方法，作为用于从晶片切割用于发光器件的氮化物半导体芯片的另一方法。在切割如图4所示的通过在蓝宝石衬底100上形成氮化镓化合物半导体层200所得的晶片时，通过在氮化镓化合物半导体层200侧上形成第一沟槽110，并在蓝宝石衬底100侧上与沟槽110的中心线一致的位置形成线宽度(W20)小于第一沟槽110的线宽度(W10)的第二沟槽220，该方法可以将晶片切割成需要的形状和尺寸。
当实际应用上述日本专利的方法时，在晶片分离期间，只有小部分芯片截面沿第一沟槽110的中心线断开，而大部分芯片截面沿断开线d和e对角地断开。这样，已经发现这些断开面进入氮化镓化合物半导体层200，并将制造的芯片变成不合格产品，导致芯片的成品率下降。此外，因为晶片截面被对角化，该方法具有这样的问题，使较小尺寸的芯片的制造很难，限制了从一个晶片制造的芯片数量，从而降低了生产率。
本发明基于上述情形提出，并旨在提供用于氮化镓化合物半导体芯片的制造方法，该制造方法能够以极高的成品率准确地切割芯片，增加从一个晶片制造的半导体芯片数量，从而提高生产率，并也提供通过该制造方法获得的半导体芯片。
发明内容
为了实现上述目标，本发明提供了一种从晶片制造氮化镓化合物半导体芯片的方法，所述晶片具有在衬底的主表面上层叠的氮化镓化合物半导体层，包括以下步骤：通过在所述晶片的所述氮化镓化合物半导体层侧上蚀刻，以希望的芯片形状线性地形成第一沟槽；在与所述第一沟槽的中心线不一致的位置在所述晶片的所述衬底侧上形成第二沟槽，所述第二沟槽的线宽度(W2)几乎等于或小于所述第一沟槽的线宽度(W1)；以及将所述晶片分割成各芯片形状的多片。
根据本发明制造半导体芯片的方法包括形成蓝宝石衬底，所述蓝宝石衬底的C表面作为所述主表面，所述第一和第二沟槽分别沿平行于取向平面(11-20)的第一方向和垂直于所述第一方向的第二方向形成，以及所述晶片沿所述第一和第二沟槽分割。
根据本发明制造半导体芯片的方法包括这样的事实，当俯视观察所述衬底时，各所述与所述第一沟槽的中心线不一致的位置相对于所述第一沟槽的中心线，偏离所述第一沟槽的线宽度(W1)的20至100％。
根据本发明制造半导体芯片的方法包括这样的事实，在形成所述第二沟槽的所述步骤中，形成所述第二沟槽，以使所述倾斜分割的芯片呈现切割面具有60至85°范围的角度。
根据本发明制造半导体芯片的方法包括这样的事实，所述方法还包括在形成所述第二沟槽之前抛光所述衬底侧以将所述衬底的厚度调整在60至100μm范围的步骤。
根据本发明制造半导体芯片的方法包括这样的事实，所述第一沟槽与电极形成表面相面对，所述电极形成表面用于形成氮化镓化合物半导体芯片的电极。
根据本发明制造半导体芯片的方法包括这样的事实，所述第二沟槽通过选自蚀刻、切片、脉冲激光和划片器中的至少一种方法形成。
根据本发明制造半导体芯片的方法包括这样的事实，所述衬底由六角SiC、六角氮化物半导体或六角GaN形成。
本发明还包括半导体芯片，其通过上述半导体芯片的制造方法获得。
本发明预期在例如认为是平坦表面的衬底上，在相互不一致的位置形成在氮化镓化合物半导体层侧上的第一沟槽和在衬底侧上的第二沟槽，在相对于第一沟槽的中心线偏离第一沟槽的线宽度(W1)的20至100％的位置形成第二沟槽，从而通过在沿第一和第二沟槽分离晶片期间，利用本身构成倾斜断开的切割面的倾斜，制造半导体芯片，因此使得即使具有在没有可解理性的衬底上层叠的没有可解理性的氮化镓化合物半导体的晶片，也能够以极高的成品率准确地切割并进一步分离成小芯片，导致从一个晶片制造的芯片数量增加，从而生产率提高。
附图说明
图1是示出用于制造半导体芯片的本发明的方法的晶片的截面示意图；
图2是示出用于制造半导体芯片的本发明的方法的晶片的截面示意图；
图3是示出在本发明的一个实例中在氮化物半导体层侧上形成的第一沟槽的图；以及
图4是示出常规方法的晶片的截面示意图。
具体实施方式
图1和图2是示出用于制造半导体芯片的本发明的方法的晶片的截面示意图。这里，假定这样的情况用于说明，其中将通过在蓝宝石衬底1上层叠n型氮化镓化合物半导体层(n型层)2和p型氮化镓化合物半导体层(p型层)3形成的晶片分离(分割)成芯片。
本发明所预期的制造方法首先在氮化镓化合物半导体层2和3侧上通过蚀刻以希望的芯片形状线性地形成第一沟槽11。第一沟槽11具有线宽度W1，并通过蚀刻p型层3以暴露n型层2而形成。
接着，在与第一沟槽11的中心线不一致的位置在衬底1侧上形成第二沟槽22。例如，当俯视观察衬底1时，所述位置相对于第一沟槽的中心线，偏离第一沟槽11的线宽度(W1)的20至100％，优选20至80％。形成第二沟槽22，以使线宽度(W2)几乎等于或小于第一沟槽11的线宽度(W1)。将在第一沟槽11的中心线的哪一侧形成第二沟槽22可通过事先进行试验分割决定。
然后，沿第一和第二沟槽11和22将晶片分割成芯片形状的多片。此时，晶片沿图1所示的断开线b和图2所示的断开线c对角地断开。断开面的角度(芯片的倾斜分割角度)相对于衬底1的面在60至85°的范围。在本发明中，因为第二沟槽22在偏离第一沟槽11的中心线的位置形成，断开落在第一沟槽内，以及断开面将不进入第一沟槽外侧的芯片侧区域。
也就是说，因为本发明预期通过在沿第一和第二沟槽11和22分割晶片期间，利用本身构成倾斜断开的切割面的倾斜，制造半导体芯片，因此使得即使通过在没有可解理性的衬底1上层叠没有可解理性的氮化镓化合物半导体层2和3形成的晶片，也能够以极高的成品率准确地切割并分割成小芯片，导致从一个晶片制造的芯片数量增加，从而生产率提高。
为了在制造半导体芯片的方法中形成第一沟槽11，最优选使用蚀刻方法，例如湿蚀刻或干蚀刻。这是因为蚀刻对氮化物半导体的表面和侧面造成最小的损伤。对于干蚀刻，可以利用例如反应离子蚀刻、离子研磨、聚焦束蚀刻以及ECR蚀刻的技术。对于湿蚀刻，可以利用例如硫酸与磷酸的混合酸。无需指出，在其上进行蚀刻之前，在氮化物半导体的表面上形成设计以将所需形状赋予制造芯片的预制掩膜。
然后，为了在衬底1侧上形成第二沟槽22，可以利用例如蚀刻、切片、脉冲激光和划片的技术。因为第二沟槽22在衬底1侧上形成，以及切片器或划片器的刃不直接接触氮化物半导体层2和3，该步骤不需要特别区别用于形成第二沟槽的技术。然而，在其它技术中，优选特别使用划片器。这是因为划片器与蚀刻相比，能够更容易使第一消耗槽11的线宽度W1的尺寸小于第二沟槽的线宽度W2，并更快形成沟槽。另一个优点是与切片相比，在晶片的分割期间，减小将要削去的衬底1的的表面积，因此能够从一个晶片获得更多芯片。
此外，优选在形成第二沟槽22之前，抛光衬底1侧以减小其厚度。抛光后的衬底具有调整为不大于150μm的厚度，并更优选在60至100μm的范围内。这是因为抑制衬底的厚度导致减小切割的距离，因此提高绝对可靠性，从而在第一沟槽内进行切割。
下面，参考图3描述一个实例。
图3是示出在该实例中在氮化物半导体层侧上形成的第一沟槽的图。在该实例中，制备这样的晶片，在具有400μm的厚度和2英寸见方的表面积的蓝宝石衬底上顺序生长5μm厚的n型GaN层2a和1μm厚的p型GaN层3a。然后，利用该蓝宝石衬底的C表面作为主表面，沿平行于取向平面(11-20)的第一方向和垂直于第一方向的第二方向形成第一和第二沟槽。
然后，利用由SiO2构成的掩膜通过光刻技术，p型GaN层3a被覆盖，并然后经历蚀刻以在其上以图3所示的形状形成第一沟槽11a。第一沟槽11a具有约2μm的深度、20μm的线宽度W1，以及350μm的间距。
在与第一沟槽11a面对的位置以近似半圆的形状蚀刻p型GaN层3a，以暴露n型GaN层2a，并利用其作为电极形成表面。
在如上所述形成第一沟槽11a之后，利用研磨机抛光晶片的蓝宝石衬底侧，并将衬底研磨并抛光到80μm的厚度。通过抛光，衬底的表面被镜面均匀化，从而容易从蓝宝石衬底区分第一沟槽11a。
然后，将粘合带粘附在p型GaN层侧，并将晶片粘附到划片器的平台，利用真空夹盘固定于其上。平台如此构造，以在X轴(两侧)和Y轴(纵向)的方向上可移动并可旋转。在固定后，利用划片器的金刚石针在X轴方向上以350μm的间距、5μm的深度和5μm的线宽度，对蓝宝石衬底划片一次。将平台旋转90°，并在Y轴方向上以相同的方式对蓝宝石衬底划片。这样，插入划片线，以刻划350μm见方的芯片，从而实现第二沟槽的形成。然而，第二沟槽在与第一沟槽11a的中心线11b不一致的位置形成。
在完成划片后，释放真空夹盘，并将晶片从平台取下，并通过从蓝宝石衬底侧施加的压力将晶片解理并分离，以从具有2英寸直径的晶片获得350μm见方的表面积的多个芯片。通过选择不具有缺陷外部形状的芯片，芯片的成品率不小于90％。
比较实例
通过进行该实例的工序获得具有350μm见方的表面积的芯片，然而，第二沟槽在与第一沟槽的中心线一致的位置在衬底侧上形成。在此情况下，芯片的成品率为60％。
尽管前面的描述说明了由蓝宝石构成的衬底1，但是衬底可以由其它材料构成，例如六角SiC、六角氮化物半导体或六角GaN。
工业适用性
因为本发明预期通过在沿第一和第二沟槽分离晶片期间，利用本身构成倾斜断开的切割面的倾斜，制造半导体芯片，因此使得即使具有在没有可解理性的衬底上层叠的没有可解理性的氮化镓化合物半导体的晶片，也能够以极高的成品率准确地切割并进一步分离成小芯片，导致从一个晶片制造的芯片数量增加，从而生产率提高。

Claims (6)

1.一种从晶片制造氮化镓化合物半导体芯片的半导体芯片制造方法，所述晶片在由蓝宝石衬底的C表面构成的主表面上层叠有氮化镓化合物半导体层，包括以下步骤：
在所述晶片的所述氮化镓化合物半导体层(2，3)侧上通过蚀刻，沿平行于取向平面(11-20)的第一方向和垂直于所述第一方向的第二方向，以希望的芯片形状线性地形成第一沟槽(11)；
在所述晶片的所述衬底(1)侧上，以使相对于所述蓝宝石衬底的主表面的倾斜分割的芯片面具有60至85°的角度方式，在与所述第一沟槽的中心线不一致的位置形成第二沟槽(22)，所述第二沟槽的线宽度W2等于或小于所述第一沟槽的线宽度W1；以及
沿所述第一和第二沟槽将所述晶片分离成所述芯片形状。
2.根据权利要求1的方法，其中在垂直于所述蓝宝石衬底的主表面的方向上，所述与所述第一沟槽的中心线不一致的位置相对于所述第一沟槽的中心线，偏离所述第一沟槽的线宽度W1的20至100％。
3.根据权利要求1-2中任何一项的方法，还包括在形成所述第二沟槽之前抛光所述衬底侧以将所述衬底的厚度调整在60至100μm范围的步骤。
4.根据权利要求1或2的方法，其中所述第一沟槽与电极形成表面相面对，所述电极形成表面用于形成氮化镓化合物半导体芯片的电极。
5.根据权利要求1或2的方法，其中所述第二沟槽通过选自蚀刻、切片、脉冲激光和划片器中的至少一种方法形成。
6.一种半导体芯片，通过在权利要求1-3中任何一项所述的半导体芯片的制造方法获得，其中切割面相对于衬底的主表面具有60至85°的角度。
CNB2004800360726A 2003-12-05 2004-12-02 半导体芯片的制造方法以及半导体芯片 Active CN100454494C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003407550 2003-12-05
JP407550/2003 2003-12-05

Publications (2)

Publication Number Publication Date
CN1890782A CN1890782A (zh) 2007-01-03
CN100454494C true CN100454494C (zh) 2009-01-21

Family

ID=36693390

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800360726A Active CN100454494C (zh) 2003-12-05 2004-12-02 半导体芯片的制造方法以及半导体芯片

Country Status (6)

Country Link
US (1) US20070205490A1 (zh)
EP (1) EP1695378A4 (zh)
KR (1) KR100789200B1 (zh)
CN (1) CN100454494C (zh)
TW (1) TWI286392B (zh)
WO (1) WO2005055300A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515491A (zh) * 2012-06-28 2014-01-15 上海蓝光科技有限公司 一种发光二极管的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP5179068B2 (ja) * 2007-02-14 2013-04-10 昭和電工株式会社 化合物半導体素子の製造方法
CN101772846B (zh) * 2007-08-03 2012-03-21 日亚化学工业株式会社 半导体发光元件以及其制造方法
US8866153B2 (en) 2010-01-19 2014-10-21 Sharp Kabushiki Kaisha Functional element and manufacturing method of same
CN103069586B (zh) * 2010-08-06 2016-03-30 日亚化学工业株式会社 发光元件的制造方法
KR101854676B1 (ko) * 2012-10-29 2018-06-20 미쓰보시 다이야몬도 고교 가부시키가이샤 레이저 가공 장치 및, 패턴이 있는 기판의 가공 조건 설정 방법
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
KR20140085918A (ko) * 2012-12-28 2014-07-08 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
JP2015088512A (ja) * 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置の製造方法
WO2015178188A1 (ja) * 2014-05-19 2015-11-26 シャープ株式会社 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
JP6520964B2 (ja) * 2017-01-26 2019-05-29 日亜化学工業株式会社 発光素子の製造方法
US10943895B2 (en) * 2019-01-14 2021-03-09 Xerox Corporation Method of fabricating a plurality of linear arrays with submicron y-axis alignment
CN112993756B (zh) * 2019-11-29 2022-02-08 山东华光光电子股份有限公司 一种半导体激光器芯片的制备方法
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
CN113594318B (zh) * 2021-05-31 2022-08-12 华灿光电（浙江）有限公司 高亮度发光二极管芯片及其制造方法
CN114665375B (zh) * 2022-05-24 2022-09-23 度亘激光技术（苏州）有限公司 半导体芯片制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604161A (en) * 1985-05-02 1986-08-05 Xerox Corporation Method of fabricating image sensor arrays
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US5219796A (en) * 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
JPH05166923A (ja) * 1991-12-12 1993-07-02 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体ウエハーの切断方法
JPH10125958A (ja) * 1997-10-20 1998-05-15 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852416B1 (en) * 1995-09-18 2002-07-10 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JPH10275936A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP2000091636A (ja) * 1998-09-07 2000-03-31 Rohm Co Ltd 半導体発光素子の製法
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2000195827A (ja) * 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
JP2002190635A (ja) * 2000-12-20 2002-07-05 Sharp Corp 半導体レーザ素子およびその製造方法
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
SG130935A1 (en) * 2002-06-26 2007-04-26 Agency Science Tech & Res Method of cleaving gan/sapphire for forming laser mirror facets

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604161A (en) * 1985-05-02 1986-08-05 Xerox Corporation Method of fabricating image sensor arrays
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US5219796A (en) * 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
JPH05166923A (ja) * 1991-12-12 1993-07-02 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体ウエハーの切断方法
JPH10125958A (ja) * 1997-10-20 1998-05-15 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515491A (zh) * 2012-06-28 2014-01-15 上海蓝光科技有限公司 一种发光二极管的制造方法

Also Published As

Publication number Publication date
TWI286392B (en) 2007-09-01
KR20060101528A (ko) 2006-09-25
US20070205490A1 (en) 2007-09-06
WO2005055300A1 (en) 2005-06-16
KR100789200B1 (ko) 2008-01-02
TW200524185A (en) 2005-07-16
CN1890782A (zh) 2007-01-03
EP1695378A1 (en) 2006-08-30
EP1695378A4 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
CN100454494C (zh) 半导体芯片的制造方法以及半导体芯片
CN100517583C (zh) 化合物半导体器件晶片的制造方法及其制造的晶片和器件
JP2780618B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
US5882988A (en) Semiconductor chip-making without scribing
TWI295075B (zh)
JPH0888201A (ja) サファイアを基板とする半導体素子
US8623136B1 (en) Asymmetrical wafer configurations and method for creating the same
US20080135975A1 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
KR20100065312A (ko) 반도체 발광 소자 및 그 제조 방법
CN1893134B (zh) 半导体发光器件及其制造方法
CA2432300A1 (en) Semiconductor wafer processing to increase the usable planar surface area
WO2006031641A2 (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
JP2861991B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPH04276645A (ja) 化合物半導体ウエーハのダイシング方法
JP2748355B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP2001168388A (ja) 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
JP3227287B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
JP2002252185A (ja) 窒化物半導体チップの製造方法
JP4594707B2 (ja) 半導体チップ製造方法
JP2910811B2 (ja) 窒化ガリウム系化合物半導体ウエハーの切断方法
JPH11177139A (ja) 半導体発光素子及びその製造方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JPH07273069A (ja) 窒化ガリウム系化合物半導体チップの製造方法
US11309188B2 (en) Singulation of silicon carbide semiconductor wafers
JP3454355B2 (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130123

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.