JP2015088512A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015088512A
JP2015088512A JP2013223174A JP2013223174A JP2015088512A JP 2015088512 A JP2015088512 A JP 2015088512A JP 2013223174 A JP2013223174 A JP 2013223174A JP 2013223174 A JP2013223174 A JP 2013223174A JP 2015088512 A JP2015088512 A JP 2015088512A
Authority
JP
Japan
Prior art keywords
cleavage
semiconductor substrate
manufacturing
target position
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013223174A
Other languages
English (en)
Inventor
力 綿谷
Tsutomu Wataya
力 綿谷
将人 根岸
Masahito Negishi
将人 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013223174A priority Critical patent/JP2015088512A/ja
Priority to TW103122452A priority patent/TW201517146A/zh
Priority to US14/322,970 priority patent/US9171760B2/en
Priority to DE201410217271 priority patent/DE102014217271A1/de
Priority to CN201410589907.6A priority patent/CN104576349A/zh
Publication of JP2015088512A publication Critical patent/JP2015088512A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】劈開ブレードの位置制御の精度に依らず、劈開狙い位置に対して高い位置精度の劈開を実現することができる半導体装置の製造方法を得る。【解決手段】半導体基板2の第1の主面に複数の電極5を形成する。複数の電極5間にある劈開狙い位置6を覆う劈開誘導パターン8を半導体基板2の第1の主面に形成する。劈開誘導パターン8は、劈開狙い位置6に凹部9を有し、半導体基板2とは異なる材質からなる。半導体基板2の第1の主面とは反対側の第2の主面において劈開狙い位置6に対向する位置にスクライブ溝7を形成する。スクライブ溝7と劈開誘導パターン8を形成した半導体基板2の第1の主面に劈開ブレード4を押し当てて半導体基板2を劈開する。【選択図】図6

Description

本発明は、劈開ブレードの位置制御の精度に依らず、劈開狙い位置に対して高い位置精度の劈開を実現することができる半導体装置の製造方法に関する。
半導体基板を劈開するには、半導体基板の一方の面にスクライブ溝を形成した後、反対側の面から劈開ブレードを押し当てて、スクライブ溝を起点とした劈開を実施する(例えば、特許文献1の図1(b)参照)。
この劈開の位置精度を向上させるための製造方法が提案されている。例えば、劈開狙い位置の近くにおいて半導体成長層側に劈開の補助溝を形成する製造方法が提案されている(例えば、特許文献2参照)。また、スクライブ溝を形成した面とは反対側の面に向け、スクライブ溝から直線的かつ垂直に伸展するクラックが形成されるよう、スクライブ溝を形成する領域に特定の半導体層や絶縁膜が存在しない開口部を設ける製造方法も提案されている(例えば、特許文献3参照)。また、スクライブ溝を形成した面とは反対側の面において半導体基板をエッチングして凹部を設ける製造方法も提案されている(例えば、特許文献4参照)。
特開2012−9517号公報 特許第5151400号公報 特許第4862965号公報 特開2001−284293号公報
従来技術は、スクライブ溝を形成した面とは反対側の面に劈開ブレードを押し当てる際に、スクライブ溝と劈開ブレードの位置が正対していることが前提となっている。しかし、劈開ブレードの磨耗又は位置制御の精度によっては、スクライブ溝と劈開ブレードの位置がずれることがある。これにより、劈開狙い位置に対して実際の劈開がずれるという問題があった。
また、半導体基板をエッチングして凹部を設ける方法では、半導体チップの電極の近くに凹部が形成される。半導体と電極をオーミック接合するために高温での熱処理工程をウェハ製造の最終工程で実施する際、凹部において露出された半導体基板が高温の環境に曝される。例えば半導体基板がInPの場合、InPは高温環境で分解され、分解したInがマイグレーション又は雰囲気中への拡散等により電極表面に付着する。そして、電極表面に付着したInは大気中でIn酸化物となり、電極とそれにボンディングされる金配線との密着性を悪化させるという問題があった。また、半導体をエッチングして凹部を形成する工程が余分に必要になるという問題もあった。
本発明は、上述のような課題を解決するためになされたもので、その目的は劈開ブレードの位置制御の精度に依らず、劈開狙い位置に対して高い位置精度の劈開を実現することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、互いに対向する第1及び第2の主面を持つ半導体基板の前記第1の主面に複数の電極を形成する工程と、前記複数の電極間にある劈開狙い位置を覆い、前記劈開狙い位置に凹部を有し、前記半導体基板とは異なる材質からなる劈開誘導パターンを前記半導体基板の前記第1の主面に形成する工程と、前記半導体基板の前記第2の主面において、前記劈開狙い位置に対向する位置にスクライブ溝を形成する工程と、前記スクライブ溝と前記劈開誘導パターンを形成した前記半導体基板の前記第1の主面に劈開ブレードを押し当てて前記半導体基板を劈開する工程とを備えることを特徴とする。
本発明により、劈開ブレードの位置制御の精度に依らず、劈開狙い位置に対して高い位置精度の劈開を実現することができる。
本発明の実施の形態1に係る半導体装置の製造方法を示す上面図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す斜視図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態1に係る半導体装置の製造方法を示す上面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す上面図である。 本発明の実施の形態2に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態2に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態3に係る半導体装置の製造方法を示す断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1,8は本発明の実施の形態1に係る半導体装置の製造方法を示す上面図、図2−4,6はその製造方法を示す斜視図、図5,7はその製造方法を示す断面図である。
図1に示すようにウェハ1をブロック状の半導体基板2にした後に、図2に示すように受け刃3(スリット)と劈開ブレード4を用いてブロック状態の半導体基板2をバー状態に劈開する。このブロック状態からバー状態への劈開に本実施の形態を適用する。ただし、バー状態からチップ状態への劈開に適用しても同様の効果が得られる。
まず、ウェハ1の状態において、互いに対向する第1及び第2の主面を持つ半導体基板2の第1の主面に複数の電極5を形成する。半導体基板2の材質はInP又はGaAsなどである。次に、劈開誘導パターン8を半導体基板2の第1の主面に形成する。次に、劈開狙い位置6を劈開誘導パターン8で覆った状態で熱処理を行って半導体基板2と複数の電極5をオーミック接合させる。その後、ウェハ1をブロック状の半導体基板2にする。
ここで、劈開誘導パターン8は劈開狙い位置6に凹部9を有し、劈開狙い位置6を覆う。凹部9の断面形状は矩形である。劈開誘導パターン8は半導体基板2とは異なる材質からなり、具体的には二酸化ケイ素又は窒化ケイ素などの絶縁体、単体又は合金の金属、金属酸化物の何れかである。
次に、図3に示すように、半導体基板2の第1の主面とは反対側の第2の主面において、複数の電極5間にある劈開狙い位置6に対向する位置にスクライブ溝7を形成する。次に、図4,5に示すように受け刃3上に半導体基板2を配置し、半導体基板2上に劈開ブレード4を配置させる。
次に、図6〜8に示すように、スクライブ溝7と劈開誘導パターン8を形成した半導体基板2の第1の主面に劈開ブレード4を押し当てて半導体基板2を劈開する。劈開狙い位置6に凹部9を有する劈開誘導パターン8が設けられているため、劈開ブレード4を劈開狙い位置6よりも外側に押し当て曲げ応力を加えた場合、凹部9において曲げ応力が最も大きくなる。従って、スクライブ溝7から凹部9にクラック10が伸展して劈開面となる。
続いて本実施の形態の効果を比較例と比較して説明する。図9は比較例に係る半導体装置の製造方法を示す断面図、図10はその製造方法を示す上面図である。比較例には劈開誘導パターン8が存在しない。このため、劈開ブレード4を半導体基板2に押し当てて曲げモーメントを加えた場合、劈開ブレード4がブロック状の半導体基板2に接触する接触位置で曲げ応力が最大になる。従って、スクライブ溝7から接触位置にクラック10が伸展して劈開面となるため、劈開面が劈開狙い位置6から外れてしまうことがある。従って、劈開ブレード4の位置を劈開狙い位置6内に正確に制御する必要がある。
一方、本実施の形態では、劈開狙い位置6に凹部9を有する劈開誘導パターン8が設けられているため、劈開ブレード4の位置制御の精度に依らず、劈開狙い位置6に対して高い位置精度の劈開を実現することができる。また、劈開狙い位置6で劈開誘導パターン8を開口せずに薄く残しているため、劈開ブレード4が劈開狙い位置6に当たっても半導体基板2へのダメージを低減することができる。
また、劈開誘導パターン8への凹部9の形成は、劈開誘導パターン8を構成する材料をフォトリソグラフィとエッチングで加工することで実施できる。従って、従来技術に比べて半導体をエッチングして凹部を形成する工程を追加する必要が無い。
また、本実施の形態では、劈開狙い位置6を劈開誘導パターン8で覆った状態で熱処理を行って半導体基板2と複数の電極5をオーミック接合させる。これにより、電極5の近くに配置された劈開狙い位置6において半導体基板2が露出しないため、熱処理工程で半導体基板2の構成物質が電極5の表面に付着するのを防ぐことができる。例えば半導体基板2がInPの場合に熱処理工程でInが電極表面へ付着するのを防ぐことができる。これにより、電極5とそれにボンディングされる金配線との密着性の悪化を防ぐことができる。ただし、劈開誘導パターン8がInを含まないことが必要である。
また、劈開誘導パターン8の材質が二酸化ケイ素又は窒化ケイ素などの絶縁体、単体又は合金の金属、金属酸化物の何れかであることが好ましい。これにより、一般的に半導体装置の絶縁膜又は電極の材質として用いられるものを流用できるため、劈開誘導パターン8の材質を別に用意する必要がない。
また、劈開誘導パターン8の材質が半導体基板2の材質よりも抗折力又は曲げ強度が大きいことが好ましい。劈開誘導パターン8の抗折力の寄与が半導体基板2よりも支配的となるため、劈開誘導パターン8の凹部9に曲げ応力が集中しやすくなり、劈開狙い位置6で劈開されやすくなる。
また、劈開誘導パターン8の凹部9の断面形状が矩形であるため、劈開誘導パターン8の凹部9とそれ以外の部分の曲げ応力の差が大きくなる。従って、劈開ブレード4を押し当てる速度と押し当て力の制御が簡単である。
実施の形態2.
図11,12は本発明の実施の形態2に係る半導体装置の製造方法を示す断面図である。図11は劈開ブレード4を半導体基板2に押し当てる前の状態を示し、図12は劈開ブレード4を半導体基板2に押し当てた状態を示す。
本実施の形態では劈開誘導パターン8の凹部9の断面形状がU字状である。U字状の凹部9の最深部において半導体基板2が最も薄くなる。従って、劈開ブレード4を劈開狙い位置6よりも外側に押し当て曲げ応力を加えた場合、凹部9の最深部において曲げ応力が最も大きくなるため、スクライブ溝7から凹部9の最深部にクラック10が伸展して劈開面となる。よって、劈開狙い位置6に対して実施の形態1よりも高い位置精度の劈開を実現することができる。
実施の形態3.
図13は本発明の実施の形態3に係る半導体装置の製造方法を示す断面図である。本実施の形態では劈開誘導パターン8の凹部9の断面形状がV字状である。この場合でも実施の形態2と同様の効果を得ることができる。
2 半導体基板、4 劈開ブレード、5 電極、6 劈開狙い位置、7 スクライブ溝、8 劈開誘導パターン、9 凹部

Claims (7)

  1. 互いに対向する第1及び第2の主面を持つ半導体基板の前記第1の主面に複数の電極を形成する工程と、
    前記複数の電極間にある劈開狙い位置を覆い、前記劈開狙い位置に凹部を有し、前記半導体基板とは異なる材質からなる劈開誘導パターンを前記半導体基板の前記第1の主面に形成する工程と、
    前記半導体基板の前記第2の主面において、前記劈開狙い位置に対向する位置にスクライブ溝を形成する工程と、
    前記スクライブ溝と前記劈開誘導パターンを形成した前記半導体基板の前記第1の主面に劈開ブレードを押し当てて前記半導体基板を劈開する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記劈開狙い位置を前記劈開誘導パターンで覆った状態で熱処理を行って前記半導体基板と前記複数の電極をオーミック接合させる工程を更に備えることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記劈開誘導パターンの材質は絶縁体、金属、金属酸化物の何れかであることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記半導体基板はInを含み、
    前記劈開誘導パターンはInを含まないことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記劈開誘導パターンの材質は、前記半導体基板の材質よりも抗折力又は曲げ強度が大きいことを特徴とする請求項1〜4の何れか1項に記載の半導体装置の製造方法。
  6. 前記凹部の断面形状が矩形であることを特徴とする請求項1〜5の何れか1項に記載の半導体装置の製造方法。
  7. 前記凹部の断面形状がU字状又はV字状であることを特徴とする請求項1〜5の何れか1項に記載の半導体装置の製造方法。
JP2013223174A 2013-10-28 2013-10-28 半導体装置の製造方法 Pending JP2015088512A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013223174A JP2015088512A (ja) 2013-10-28 2013-10-28 半導体装置の製造方法
TW103122452A TW201517146A (zh) 2013-10-28 2014-06-30 半導體裝置之製造方法
US14/322,970 US9171760B2 (en) 2013-10-28 2014-07-03 Method of manufacturing semiconductor device
DE201410217271 DE102014217271A1 (de) 2013-10-28 2014-08-29 Verfahren zur Herstellung einer Halbleitervorrichtung
CN201410589907.6A CN104576349A (zh) 2013-10-28 2014-10-28 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223174A JP2015088512A (ja) 2013-10-28 2013-10-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015088512A true JP2015088512A (ja) 2015-05-07

Family

ID=52811970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223174A Pending JP2015088512A (ja) 2013-10-28 2013-10-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9171760B2 (ja)
JP (1) JP2015088512A (ja)
CN (1) CN104576349A (ja)
DE (1) DE102014217271A1 (ja)
TW (1) TW201517146A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245414B1 (ja) * 2017-04-12 2017-12-13 三菱電機株式会社 半導体素子の製造方法
CN110265316B (zh) * 2019-06-28 2020-12-25 上海理工大学 一种半导体材料解理过程中偏移裂片载荷的获取方法
CN112326707B (zh) * 2020-09-27 2024-06-25 威科赛乐微电子股份有限公司 一种GaAs基晶圆斜切角度的快速表征方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04251960A (ja) 1991-01-09 1992-09-08 Fujitsu Ltd 半導体ウエハおよび半導体装置の製造方法
JP2780618B2 (ja) * 1993-11-06 1998-07-30 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
JP2861991B2 (ja) * 1997-10-20 1999-02-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JP2001223429A (ja) * 2000-02-09 2001-08-17 Fuji Photo Film Co Ltd 半導体レーザ装置
JP2001284292A (ja) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2001284293A (ja) 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
WO2001075954A1 (fr) * 2000-03-31 2001-10-11 Toyoda Gosei Co., Ltd. Procede de decoupage d'une plaquette de semi-conducteur en puces
JP2003017791A (ja) * 2001-07-03 2003-01-17 Sharp Corp 窒化物半導体素子及びこの窒化物半導体素子の製造方法
CN100454494C (zh) * 2003-12-05 2009-01-21 昭和电工株式会社 半导体芯片的制造方法以及半导体芯片
JP2009044020A (ja) 2007-08-10 2009-02-26 Ricoh Co Ltd 半導体ウェハ及びその製造方法
JP5151400B2 (ja) 2007-11-04 2013-02-27 日亜化学工業株式会社 半導体素子の製造方法
JP5545648B2 (ja) 2010-06-22 2014-07-09 住友電工デバイス・イノベーション株式会社 半導体ウエハの劈開方法
JP5170196B2 (ja) 2010-09-24 2013-03-27 三星ダイヤモンド工業株式会社 樹脂付き脆性材料基板の分割方法
JP4862965B1 (ja) 2011-01-25 2012-01-25 三菱電機株式会社 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
JP5924096B2 (ja) 2012-04-18 2016-05-25 富士通株式会社 通信システムの制御方法、通信装置、通信システム及びプログラム

Also Published As

Publication number Publication date
US9171760B2 (en) 2015-10-27
TW201517146A (zh) 2015-05-01
CN104576349A (zh) 2015-04-29
DE102014217271A1 (de) 2015-04-30
US20150118827A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP4704792B2 (ja) 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
US8394707B2 (en) Method of splitting of brittle materials with trenching technology
US20150249133A1 (en) Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP6234725B2 (ja) 半導体ウェハー、半導体icチップ及びその製造方法
JP2015088512A (ja) 半導体装置の製造方法
JP3395620B2 (ja) 半導体発光素子及びその製造方法
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
KR20160071312A (ko) 기판의 분단방법 및 분단장치
JP2016167573A (ja) 半導体装置の製造方法
US20200152534A1 (en) Semiconductor component and method for producing a semiconductor component
CN113646678B (zh) 光波导元件
US9553425B2 (en) Methods of manufacturing semiconductor laser element and semiconductor laser device
TW202036840A (zh) 半導體裝置以及半導體晶片
US20240088339A1 (en) Semiconductor device and method for manufacturing same
CN103346753B (zh) 声表面波器件芯片封装热应变的消减方法
JP7450575B2 (ja) 半導体装置及びその製造方法
US10770306B2 (en) Method of etching a cavity in a stack of layers
WO2017179152A1 (ja) 半導体装置および半導体装置の製造方法
US20210296193A1 (en) Semiconductor device and manufacturing method thereof
JP2015231021A (ja) 半導体レーザー装置およびその製造方法
JPH03152955A (ja) 半導体装置の製造方法
CN116646243A (zh) 半导体装置的制造方法
JPH02100340A (ja) 半導体装置の製造方法
JPS59126678A (ja) 半導体装置の製造方法
JP2010225961A (ja) 半導体素子の製造方法