JP5545648B2 - 半導体ウエハの劈開方法 - Google Patents

半導体ウエハの劈開方法 Download PDF

Info

Publication number
JP5545648B2
JP5545648B2 JP2010142084A JP2010142084A JP5545648B2 JP 5545648 B2 JP5545648 B2 JP 5545648B2 JP 2010142084 A JP2010142084 A JP 2010142084A JP 2010142084 A JP2010142084 A JP 2010142084A JP 5545648 B2 JP5545648 B2 JP 5545648B2
Authority
JP
Japan
Prior art keywords
scribe
region
semiconductor wafer
scribe groove
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010142084A
Other languages
English (en)
Other versions
JP2012009517A (ja
Inventor
輝行 福井
忠浩 羽中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2010142084A priority Critical patent/JP5545648B2/ja
Publication of JP2012009517A publication Critical patent/JP2012009517A/ja
Application granted granted Critical
Publication of JP5545648B2 publication Critical patent/JP5545648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体ウエハの劈開方法に関し、特に、スクライブ溝に応力を与えて半導体ウエハを劈開する劈開方法に関する。
従来、半導体ウエハからチップを製造する際、スクライブ装置にて半導体ウエハの表面に縦横方向に延伸した連続線のスクライブ溝を形成し、劈開装置にてスクライブ溝に応力を与えて劈開する技術が知られている。また、半導体ウエハの表面に形成するスクライブ溝の他の例として、縦方向および横方向のうちの一方の方向のスクライブ溝は連続線とし、他方の方向のスクライブ溝は破線とする技術が知られている(例えば、特許文献1)。
特開2004−186340号公報
半導体ウエハの表面に縦横方向に延伸した連続線のスクライブ溝を形成し、このスクライブ溝に応力を与えて半導体ウエハを劈開した場合、半導体ウエハに割れ、欠けなどが発生し、歩留まりが低下してしまうという課題があった。
特許文献1では、割れ、欠けなどの発生を抑制すべく、半導体ウエハの表面に連続線のスクライブ溝と破線のスクライブ溝とを形成し、連続線のスクライブ溝を用いてアレイ化を行った後、破線のスクライブ溝を用いてチップ化を行っている。このような劈開方法を用いることで、割れ、欠けなどの発生を抑制でき、歩留まりを向上させることができたが、未だ改善の余地は残されている。
本発明は、上記課題に鑑みなされたものであり、半導体ウエハの劈開において割れ、欠け、亀裂の発生を抑えることが可能な半導体ウエハの劈開方法を提供することを目的とする。
本発明は、半導体ウエハの表面に設けられた第1の方向に延伸する複数の第1のスクライブ領域と前記第1の方向に交差する第2の方向に延伸する複数の第2のスクライブ領域との夫々に、前記第1のスクライブ領域と前記第2のスクライブ領域とが交差する交差領域に入り込まないように不連続線のスクライブ溝を形成する工程と、前記スクライブ溝に応力を与えて前記半導体ウエハを劈開する工程と、を有し、前記スクライブ溝を形成する工程は、前記第1のスクライブ領域と前記第2のスクライブ領域との両方において、隣接する前記交差領域の間の中央部に前記スクライブ溝を形成することを特徴とする半導体ウエハの劈開方法である。本発明によれば、半導体ウエハを劈開する際にスクライブ溝に与えた応力が、劈開方向以外の方向に伝搬され難くなり、割れ、欠け、亀裂が発生することを抑制できる。
本発明は、半導体ウエハの表面に設けられた第1の方向に延伸する複数の第1のスクライブ領域と前記第1の方向に交差する第2の方向に延伸する複数の第2のスクライブ領域との夫々に、前記第1のスクライブ領域と前記第2のスクライブ領域とが交差する交差領域に入り込まないように不連続線のスクライブ溝を形成する工程と、前記スクライブ溝に応力を与えて前記半導体ウエハを劈開する工程と、を有し、前記スクライブ溝を形成する工程は、前記第1のスクライブ領域では、隣接する前記交差領域の間の中央部に前記スクライブ溝を形成し、前記第2のスクライブ領域では、前記交差領域に寄せて前記スクライブ溝を形成することを特徴とする半導体ウエハの劈開方法である。本発明によれば、半導体ウエハを劈開する際にスクライブ溝に与えた応力が、劈開方向以外の方向に伝搬され難くなり、割れ、欠け、亀裂が発生することを抑制できる。
上記構成において、前記半導体ウエハを劈開する工程は、前記第1のスクライブ領域に形成された前記スクライブ溝に応力を与えて前記半導体ウエハをアレイ化した後、前記第2のスクライブ領域に形成された前記スクライブ溝に応力を与えてチップ化する構成とすることができる。
本発明によれば、半導体ウエハを劈開する際にスクライブ溝に与えた応力が、劈開方向以外の方向に伝搬され難くなり、割れ、欠け、亀裂が発生することを抑制できる。
図1(a)および図1(b)は、実施例1に係る半導体ウエハの劈開方法を用いて、半導体ウエハからチップを製造する工程を示す模式図(その1)の例である。 図2(a)から図2(c)は、実施例1に係る半導体ウエハの劈開方法を用いて、半導体ウエハからチップを製造する工程を示す模式図(その2)の例である。 図3は、比較例1に係る半導体ウエハの劈開方法を用いてスクライブ溝を形成した場合の、半導体ウエハの上面から見た模式図の例である。 図4は、比較例2に係る半導体ウエハの劈開方法を用いてスクライブ溝を形成した場合の、半導体ウエハの上面から見た模式図の例である。 図5は、実施例2に係る半導体ウエハの劈開方法を用いてスクライブ溝を形成した場合の、半導体ウエハの上面から見た模式図の例である。 図6は、実施例2の変形例1に係る半導体ウエハの劈開方法を用いてスクライブ溝を形成した場合の、半導体ウエハの上面から見た模式図の例である。
以下、図面を参照して、本発明の実施例を説明する。
図1(a)から図2(c)は、実施例1に係る半導体ウエハの劈開方法を用いて、半導体ウエハからチップを製造する工程を示す模式図の例である。図1(a)は、スクライブ溝を形成した後の半導体ウエハを上面から見た模式図である。図1(b)は、アレイ化する際の半導体ウエハを側面から見た模式図である、図2(a)は、アレイ化した半導体ウエハを上面から見た模式図である。図2(b)は、チップ化する際の半導体ウエハを側面から見た模式図である。図2(c)は、チップを上面から見た模式図である。
まず、図1(a)を用いて、半導体ウエハ10の表面にスクライブ溝を形成する工程を説明する。最初に、表面に複数の素子(例えば、LD(レーザダイオード)素子やPD(フォトダイオード)素子)が形成された半導体ウエハ10を準備する。複数の素子は、格子状に区切られた複数の素子形成領域16に夫々形成されている。半導体ウエハ10は、例えばInP、GaAs、Ga、Siなどの半導体基板を用いることができる。素子形成領域16の周囲には、スクライブ領域22が設けられている。スクライブ領域22は、横方向(第1の方向)に延伸した第1のスクライブ領域18と、横方向に直交した方向である縦方向(第2の方向)に延伸した第2のスクライブ領域20と、で構成される。即ち、スクライブ領域22は、格子状に設けられている。また、スクライブ領域22では、チップ化を容易にすべく、半導体ウエハ10上に膜が形成されてなく、半導体ウエハ10の表面が露出している。
このような半導体ウエハ10を準備した後、半導体ウエハ10の裏面に粘着テープ24を貼り付ける。粘着テープ24は、例えばダイシングテープなどを用いることができる。その後、スクライブ装置にて、第1のスクライブ領域18に第1のスクライブ溝26を形成し、第2のスクライブ領域20に第2のスクライブ溝28を形成する。第1のスクライブ溝26と第2のスクライブ溝28との形成は、一定間隔で設けられた破線状の溝とし、第1のスクライブ領域18と第2のスクライブ領域20とが交差する交差領域30に入り込まないように形成する。また、第1のスクライブ溝26の長さと第2のスクライブ溝28の長さは共に素子形成領域16の幅Xよりも短くなるように形成し、第1のスクライブ溝26と第2のスクライブ溝28とを夫々、隣接する交差領域30の間の中央部に位置するように形成する。即ち、第1のスクライブ溝26と第2のスクライブ溝28とを、1つの素子形成領域16を構成する辺の中央部に位置するように形成する。第1のスクライブ溝26の長さと第2のスクライブ溝28の長さは、例えば素子形成領域16の幅Xの半分程度の長さとすることができる。また、第1のスクライブ溝26の長さと第2のスクライブ溝28の長さとは同じ長さとすることができる。
次に、図1(b)を用いて、アレイ化のために半導体ウエハ10を劈開する工程を説明する。半導体ウエハ10の表面に形成された第1のスクライブ溝26に対応した半導体ウエハ10の裏面側に、粘着テープ24を介して劈開ブレード32を配置する。半導体ウエハ10の表面側には、開口部34を有する台座36を配置し、劈開ブレード32により劈開を行おうとする第1のスクライブ溝26が開口部34に位置するように位置合せをする。そして、劈開ブレード32にて半導体ウエハ10の裏面側から破線状の第1のスクライブ溝26に応力を与えることで、半導体ウエハ10を劈開する。複数の第1のスクライブ溝26夫々に対して、劈開ブレード32を用いて半導体ウエハ10を劈開することで、複数のアレイ化した半導体ウエハ12が得られる。複数のアレイ化した半導体ウエハ12は、粘着テープ24上に並んだ状態になる。図2(a)には、簡略化のため、粘着テープ24上に並んだ複数のアレイ化した半導体ウエハ12のうちの1つの半導体ウエハ12を図示している。
次に、図2(b)を用いて、チップ化のためにアレイ化した半導体ウエハ12を劈開する工程を説明する。図1(b)で説明したアレイ化の場合と同様に、アレイ化した半導体ウエハ12の表面に形成されている第2のスクライブ溝28に対応した半導体ウエハ12の裏面側に、粘着テープ24を介して劈開ブレード32を配置する。また、半導体ウエハ12の表面側には、劈開を行おうとする第2のスクライブ溝28が開口部34に位置するように台座36を位置合せする。そして、劈開ブレード32にて半導体ウエハ12の裏面側から破線状の第2のスクライブ溝28に応力を与えることで、半導体ウエハ12を劈開する。複数の第2のスクライブ溝28夫々に対して、劈開ブレード32を用いて半導体ウエハ12を劈開することで、複数のチップ14が得られる。複数のチップ14は、粘着テープ24上に並んだ状態になる。図2(c)には、粘着テープ24上に並んだ複数のチップ14のうちの1つのチップ14を図示している。
以上のような、実施例1に係る半導体ウエハの劈開方法を用いて半導体ウエハからチップを形成した場合の効果を、比較例1に係る劈開方法および比較例2に係る劈開方法を用いて半導体ウエハからチップを形成した場合と比較して説明する。比較例1に係る劈開方法は、図1(a)で説明したスクライブ溝を形成する工程において、第1のスクライブ領域18に形成する第1のスクライブ溝26と、第2のスクライブ領域20に形成する第2のスクライブ溝28と、を夫々連続線状とした場合である。図3に、比較例1に係る劈開方法にてスクライブ溝を形成した後の半導体ウエハを上面から見た模式図の例を示す。図3のように、スクライブ装置にて、第1のスクライブ領域18に連続線状の第1のスクライブ溝26を形成し、第2のスクライブ領域20に連続線状の第2のスクライブ溝28を形成する。その後の、半導体ウエハ10の劈開工程は、図1(b)および図2(b)で説明した劈開方法と同様の方法を用いる。即ち、劈開ブレード32にて、連続線状の第1のスクライブ溝26に応力を与えて劈開してアレイ化する。その後、劈開ブレード32にて、連続線状の第2のスクライブ溝28に応力を与えて劈開してチップ化する。
比較例2に係る劈開方法は、図1(a)で説明したスクライブ溝を形成する工程において、第1のスクライブ領域18に形成する第1のスクライブ溝26を連続線状とし、第2のスクライブ領域20に形成する第2のスクライブ溝28を破線状とした場合の例である。図4に、比較例2に係る劈開方法にてスクライブ溝を形成した後の半導体ウエハを上面から見た模式図の例を示す。図4のように、スクライブ装置にて、第1のスクライブ領域18に連続線状の第1のスクライブ溝26を形成し、第2のスクライブ領域20に破線状の第2のスクライブ溝28を形成する。第2のスクライブ溝28は、実施例1と同様に、交差領域30に入り込まないように、隣接する交差領域30の間の中央部に形成する。その後の、半導体ウエハ10の劈開工程は、図1(b)および図2(b)で説明した劈開方法と同様の方法を用いる。即ち、劈開ブレード32にて、連続線状の第1のスクライブ溝26に応力を与えて劈開してアレイ化する。その後、劈開ブレード32にて、破線状の第2のスクライブ溝28に応力を与えて劈開してチップ化する。
実施例1、比較例1、および比較例2に係る劈開方法を用いて半導体ウエハからチップを製造した場合のチップ歩留まりについて説明する。製造条件を以下に示す。実施例1、比較例1、および比較例2に係る劈開方法何れの場合でも、厚さが150μmで14.4mm×14.4mmの大きさのInP基板の表面に1296個の素子が形成された試料を用いた。粘着テープ24は、厚さが80μmで材料が塩化ビニルフィルムの物を用いた。第1のスクライブ領域18および第2のスクライブ領域20の幅は共に50μmである。また、実施例1における第1のスクライブ溝26と第2のスクライブ溝28の長さは共に200μmである。比較例2における第2のスクライブ溝28の長さも200μmである。チップ化した後のチップサイズは、400μm×400μmである。また、歩留まりは、全チップ数(1296個)に対する良品チップ数の割合として算出した。ここで、良品チップとは、チップの素子形成領域16に達する割れ、欠け、亀裂が発生していないチップとし、不良品チップとは、チップの素子形成領域16にまで達する割れ、欠け、亀裂が発生しているチップとした。
表1は、実施例1、比較例1、および比較例2に係る劈開方法を用いて半導体ウエハからチップを製造した場合のチップ歩留まりの結果である。表1のように、第1のスクライブ溝26と第2のスクライブ溝28とを連続線状とした比較例1に係る劈開方法では、チップ歩留まりは84.0%であった。これに対し、第1のスクライブ溝26を連続線状とし、第2のスクライブ溝28を破線状とした比較例2に係る劈開方法では、チップ歩留まりが92.7%と改善した。さらに、第1のスクライブ溝26と第2のスクライブ溝28とを破線状とした実施例1に係る劈開方法では、チップ歩留まりが96.4%とさらに改善した。
Figure 0005545648
このように、実施例1に係る劈開方法を用いることで、チップ歩留まりが改善した理由は以下のように推測される。比較例1に係る劈開方法では、第1のスクライブ溝26と第2のスクライブ溝28とを連続線状としているため、第1のスクライブ領域18と第2のスクライブ領域20とが交差する交差領域30で、第1のスクライブ溝26と第2のスクライブ溝28とが交差する。このため、アレイ化する際の劈開工程で第1のスクライブ溝26に与えた応力は、第2のスクライブ溝28が形成された方向にも伝搬され易くなり、割れ、欠け、亀裂が生じ易く歩留まりが悪くなると考えられる。一方、比較例2に係る劈開方法では、第2のスクライブ溝28を破線状とし、第1のスクライブ溝26と第2のスクライブ溝28とが交差領域30で交差しないような構造としている。このため、第1のスクライブ溝26に与えた応力は、第2のスクライブ領域20の延伸方向には伝搬され難くなり、割れ、欠け、亀裂が発生することが抑制されたものと考えられる。しかしながら、比較例2に係る劈開方法においても、第1のスクライブ溝26は連続線状であり、交差領域30に入り込んでいる。このため、第1のスクライブ溝26に与えた応力は、交差領域30に入り込んだ部分の第1のスクライブ溝26が起点となって、例えば第2のスクライブ領域20の延伸方向など、劈開方向以外の方向に伝搬され、割れ、欠け、亀裂が発生することが考えられる。これに対し、実施例1に係る劈開方法では、第1のスクライブ溝26と第2のスクライブ溝28とを破線状にすると共に、交差領域30に入り込まないようにしている。これにより、第1のスクライブ溝26に応力を与えた場合でも、応力が、例えば第2のスクライブ領域20の延伸方向などの劈開方向以外の方向に伝搬されることが抑制され、割れ、欠け、亀裂の発生が抑制され、チップ歩留まりが向上したものと考えられる。
以上説明してきたように、実施例1に係る劈開方法によれば、第1の方向に延伸する複数の第1のスクライブ領域18と第1の方向に交差する第2の方向に延伸する複数の第2のスクライブ領域20との夫々に、交差領域30に入り込まないような破線状の第1のスクライブ溝26と第2のスクライブ溝28とを形成する。そして、第1のスクライブ溝26および第2のスクライブ溝28に応力を与えることで半導体ウエハ10を劈開する。このように、第1のスクライブ溝26と第2のスクライブ溝28とを交差領域30に入り込まないように形成することで、半導体ウエハ10を劈開する際に第1のスクライブ溝26に与えた応力が、第2のスクライブ領域20の延伸方向など、劈開方向以外の方向に伝搬され難くなる。これにより、半導体ウエハを劈開する際に割れ、欠け、亀裂の発生が抑制でき、表1に示したようにチップ歩留まりが向上できる。
第1のスクライブ溝26の長さおよび第2のスクライブ溝28の長さは、素子形成領域16の幅Xよりも短い長さとする場合が好ましい。これにより、第1のスクライブ領域18および第2のスクライブ領域20において、スクライブ溝が形成されていない領域を大きくすることができる。スクライブ溝が形成されていない領域は、スクライブ溝が形成されている領域に比べて、劈開工程で生じる応力に対して強くなるため、劈開方向以外の方向に応力が伝搬した場合でも、割れ、欠け、亀裂の発生をより抑制できる。また、割れ、欠け、亀裂の発生の抑制と劈開の容易性との兼ね合いを考慮すると、第1のスクライブ溝26の長さと第2のスクライブ溝28の長さは、素子形成領域16の幅Xの半分程度の長さである場合が好ましい。
実施例1においては、第1のスクライブ溝26と第2のスクライブ溝28とは夫々、一定間隔で形成された破線状である場合を説明したが、一定間隔で形成されている場合に限らず、不規則な間隔で形成されている場合でもよい。即ち、第1のスクライブ溝26と第2のスクライブ溝28とは、交差領域30に入り込まないような不連続線の場合であればよい。この場合でも、第1のスクライブ溝26に与えた応力が、劈開方向以外の方向に伝搬されることを抑制でき、割れ、欠け、亀裂の発生を抑制できる。また、第1のスクライブ溝26の長さと第2のスクライブ溝28の長さとは、同じ長さである場合に限られず、異なる長さの場合でもよい。また、第1のスクライブ溝26の長さと第2のスクライブ溝28の長さとは、素子形成領域16の幅Xよりも短い場合に限られる訳ではなく、素子形成領域16の幅Xと等しい長さである場合でもよい。
表1に示したチップ歩留まりの結果は、厚さが150μmのInP基板を用いた場合を例に示した。しかしながら、150μm以外の厚さのInP基板を用いた場合であっても、実施例1に係る劈開方法を用いた場合は、比較例1および比較例2に係る劈開方法を用いた場合に比べて、チップ歩留まりが向上するという傾向が得られた。
実施例2は、第1のスクライブ領域18に形成する第1のスクライブ溝26および第2のスクライブ領域20に形成する第2のスクライブ溝28のうち少なくとも一方のスクライブ溝を、交差領域30に寄せて形成する場合の例である。
図5に、実施例2に係る劈開方法にてスクライブ溝を形成した後の半導体ウエハを上面から見た模式図の例を示す。図5のように、第1のスクライブ領域18では、隣接する交差領域30の間の中央部に位置する破線状の第1のスクライブ溝26を形成する。第2のスクライブ領域20では、交差領域30に寄せて破線状の第2のスクライブ溝28を形成する。例えば、第2のスクライブ溝28の先端部38は、第1のスクライブ領域18に平行な素子形成領域16の2つの辺のうち一方の辺を延伸させた線上に位置するように形成する。その他の構成については、図1(a)と同じであるため、ここでは説明を省略する。
その後の半導体ウエハ10の劈開工程は、図1(b)および図2(b)で説明した劈開方法と同様な方法を用いる。即ち、劈開ブレード32にて、隣接する交差領域30の中央部に形成された第1のスクライブ溝26に応力を与えて劈開してアレイ化する。その後、劈開ブレード32にて、交差領域30に寄せて形成された第2のスクライブ溝28に応力を与えて劈開してチップ化する。
次に、図6に、実施例2の変形例1に係る劈開方法にてスクライブ溝を形成した後の半導体ウエハを上面から見た模式図の例を示す。図6のように、第1のスクライブ領域18では、交差領域30に寄せて破線状の第1のスクライブ溝26を形成する。同様に、第2のスクライブ領域20でも、交差領域30に寄せて破線状の第2のスクライブ溝28を形成する。例えば、第1のスクライブ溝26の先端部40は、第2のスクライブ領域20に平行な素子形成領域16の2つの辺のうち一方の辺を延伸させた線上に位置するように形成する。第2のスクライブ溝28の先端部38は、第1のスクライブ領域18に平行な素子形成領域16の2つの辺のうち一方の辺を延伸させた線上に位置するように形成する。
その後の半導体ウエハ10の劈開工程は、図1(b)および図2(b)で説明した劈開方法と同様な方法を用いる。即ち、劈開ブレード32にて、交差領域30に寄せて形成された第1のスクライブ溝26に応力を与えて劈開してアレイ化する。その後、劈開ブレード32にて、交差領域30に寄せて形成された第2のスクライブ溝28に応力を与えて劈開してチップ化する。
このような実施例2および実施例2の変形例1に係る劈開方法を用いて半導体ウエハからチップを製造した場合のチップ歩留まりについて説明する。製造条件は、表1に示した実施例1に係る劈開方法での製造条件と同じ条件を用いた。表2は、実施例2および実施例2の変形例1に係る劈開方法を用いて半導体ウエハからチップを製造した場合のチップ歩留まりの結果である。なお、比較のために、実施例1に係る劈開方法を用いて半導体ウエハからチップを製造した場合のチップ歩留まりの結果も示す。表2のように、隣接する交差領域30の間の中央部に破線状の第1のスクライブ溝26と第2のスクライブ溝28とを形成した実施例1に係る劈開方法では、チップ歩留まりは96.4%であった。これに対し、交差領域30に寄せて破線状の第1のスクライブ溝26と第2のスクライブ溝28とを形成した実施例2の変形例1に係る劈開方法では、チップ歩留まりは98.5%と改善した。また、隣接する交差領域30の間の中央部に破線状の第1のスクライブ溝26を形成し、交差領域30に寄せて破線状の第2のスクライブ溝28を形成した実施例2に係る劈開方法でも、チップ歩留まりは99.2%と改善した。
Figure 0005545648
以上説明してきたように、実施例2に係る劈開方法は、第1のスクライブ領域18では隣接する交差領域30の間の中央部に第1のスクライブ溝26を形成し、第2のスクライブ領域20では交差領域30に寄せて第2のスクライブ溝28を形成する。その後、第1のスクライブ溝26に応力を与えてアレイ化した後、第2のスクライブ溝28に応力を与えてチップ化をする。チップ化ではアレイ化の場合に比べて半導体ウエハが割り難いため、割れ、欠け、亀裂が発生し易い。しかしながら、実施例2に係る劈開方法のように、チップ化の際に使用する第2のスクライブ溝28を交差領域30に寄せることで、より劈開性を利用してチップ化を行うことができる。このため、チップ化の際に割れ、欠け、亀裂が発生することを抑制でき、表2で示したように歩留まりが向上できる。
また、実施例2の変形例1に係る劈開方法のように、第1のスクライブ領域18と第2のスクライブ領域20との両方で、交差領域30に寄せて第1のスクライブ溝26と第2のスクライブ溝28を形成する場合でも、実施例2と同様に、チップ化の際に、より劈開性を利用できる。よって、チップ化の際に割れ、欠け、亀裂が発生することを抑制でき、表2で示したように歩留まりが向上できる。
実施例2および実施例2の変形例1に係る劈開方法のように、チップ化に使用する第2のスクライブ溝28は、一定間隔で設けられた破線状をした溝である場合が好ましい。これにより、アレイ化した半導体ウエハ12において、複数の第2のスクライブ溝28の先端部38は、半導体ウエハ12の一辺から等間隔に位置する構造となる。このため、劈開性をより利用した劈開を容易に且つ確実に行うことができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 半導体ウエハ
12 アレイ化した半導体ウエハ
14 チップ
16 素子形成領域
18 第1のスクライブ領域
20 第2のスクライブ領域
22 スクライブ領域
24 粘着テープ
26 第1のスクライブ溝
28 第2のスクライブ溝
30 交差領域
32 劈開ブレード
34 開口部
36 台座
38 第2のスクライブ溝の先端部
40 第1のスクライブ溝の先端部

Claims (3)

  1. 半導体ウエハの表面に設けられた第1の方向に延伸する複数の第1のスクライブ領域と前記第1の方向に交差する第2の方向に延伸する複数の第2のスクライブ領域との夫々に、前記第1のスクライブ領域と前記第2のスクライブ領域とが交差する交差領域に入り込まないように不連続線のスクライブ溝を形成する工程と、
    前記スクライブ溝に応力を与えて前記半導体ウエハを劈開する工程と、を有し、
    前記スクライブ溝を形成する工程は、前記第1のスクライブ領域と前記第2のスクライブ領域との両方において、隣接する前記交差領域の間の中央部に前記スクライブ溝を形成することを特徴とする半導体ウエハの劈開方法。
  2. 半導体ウエハの表面に設けられた第1の方向に延伸する複数の第1のスクライブ領域と前記第1の方向に交差する第2の方向に延伸する複数の第2のスクライブ領域との夫々に、前記第1のスクライブ領域と前記第2のスクライブ領域とが交差する交差領域に入り込まないように不連続線のスクライブ溝を形成する工程と、
    前記スクライブ溝に応力を与えて前記半導体ウエハを劈開する工程と、を有し、
    前記スクライブ溝を形成する工程は、前記第1のスクライブ領域では、隣接する前記交差領域の間の中央部に前記スクライブ溝を形成し、前記第2のスクライブ領域では、前記交差領域に寄せて前記スクライブ溝を形成することを特徴とする半導体ウエハの劈開方法。
  3. 前記半導体ウエハを劈開する工程は、前記第1のスクライブ領域に形成された前記スクライブ溝に応力を与えて前記半導体ウエハをアレイ化した後、前記第2のスクライブ領域に形成された前記スクライブ溝に応力を与えてチップ化することを特徴とする請求項1または2記載の半導体ウエハの劈開方法。
JP2010142084A 2010-06-22 2010-06-22 半導体ウエハの劈開方法 Active JP5545648B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010142084A JP5545648B2 (ja) 2010-06-22 2010-06-22 半導体ウエハの劈開方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010142084A JP5545648B2 (ja) 2010-06-22 2010-06-22 半導体ウエハの劈開方法

Publications (2)

Publication Number Publication Date
JP2012009517A JP2012009517A (ja) 2012-01-12
JP5545648B2 true JP5545648B2 (ja) 2014-07-09

Family

ID=45539771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010142084A Active JP5545648B2 (ja) 2010-06-22 2010-06-22 半導体ウエハの劈開方法

Country Status (1)

Country Link
JP (1) JP5545648B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088512A (ja) 2013-10-28 2015-05-07 三菱電機株式会社 半導体装置の製造方法
JP6384532B2 (ja) * 2016-08-29 2018-09-05 日亜化学工業株式会社 発光素子の製造方法
JP7420508B2 (ja) 2019-08-21 2024-01-23 株式会社ディスコ レーザー加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165227A (ja) * 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
JP4767711B2 (ja) * 2006-02-16 2011-09-07 株式会社ディスコ ウエーハの分割方法

Also Published As

Publication number Publication date
JP2012009517A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5119463B2 (ja) 発光素子及びその製造方法
US8563343B2 (en) Method of manufacturing laser diode device
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
JP5589942B2 (ja) 半導体発光チップの製造方法
JP5573192B2 (ja) 半導体装置の製造方法
JP2006086516A (ja) 半導体発光素子の製造方法
JP4862965B1 (ja) 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法
US6335559B1 (en) Semiconductor device cleave initiation
JP4776478B2 (ja) 化合物半導体素子及びその製造方法
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP2011249556A (ja) 半導体レーザ装置及びその製造方法
JP4240362B2 (ja) 化合物半導体ウエハの劈開方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JPWO2008047751A1 (ja) 窒化物系半導体レーザ素子およびその製造方法
WO2015182298A1 (ja) 脆性基板の分断方法
JP2016046461A (ja) 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法
CN107078455B (zh) 用于生产激光芯片的方法
US20100291718A1 (en) Method of fabricating semiconductor laser
JP4771801B2 (ja) 半導体レーザ素子
JP4938374B2 (ja) 窒化ガリウム系半導体発光素子の製造方法
TWI469209B (zh) 半導體裝置之製造方法
JP2008311547A (ja) 半導体レーザ素子及び製造方法
US20230238772A1 (en) Method for forming film on end-surface of laser diode bar
US20130065334A1 (en) Method of manufacturing laser diode device
JP5533841B2 (ja) 半導体ウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140507

R150 Certificate of patent or registration of utility model

Ref document number: 5545648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250