JP5573192B2

JP5573192B2 - 半導体装置の製造方法

Info

Publication number: JP5573192B2
Application number: JP2010012257A
Authority: JP
Inventors: 美佐夫廣中; 晴美西口; 恭介蔵本; 政諭楠
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-01-22
Filing date: 2010-01-22
Publication date: 2014-08-20
Anticipated expiration: 2030-01-22
Also published as: US8435869B2; TW201134035A; JP2011151258A; US20110183453A1; CN102136678A; TWI406465B

Description

本発明は、ウェハを複数のレーザバーに分離した後にレーザバーを個々の半導体チップに分離する半導体装置の製造方法に関し、特に製造効率を向上することができる半導体装置の製造方法に関する。

ウェハを個別の半導体チップに分離する場合には、分離用の溝を予めウェハに形成して劈開などを行う。溝の形成には、針ストライプやレーザスクライブなどが用いられる。例えばチップがシュリンクされて小さくなったシュリンクチップは割れ難いため、シュリンク前よりもチップの分離が困難となる。分離性を向上させるためには深い溝が必要である。しかし、針ストライプでは限度があり、またレーザスクライブではデブリが発生するため、あまり深い溝が形成できないという問題があった。

この問題を解決するために、ウェハに溝部を形成した後、溝部内にブレイク・ラインをレーザ照射により形成する方法が提案されている（例えば、特許文献１参照）。

特開平１１−１７７１３７号公報

半導体レーザ等を製造する場合、ウェハはまず複数のレーザバーに分離される。次に、各レーザバーに対して端面への保護膜の形成等が行われる。その後に、各レーザバーが個々の半導体チップに分離される。この分離に従来の方法を適用すると、それぞれのレーザバーごとに溝部及びブレイク・ラインを形成しなければならず、製造効率が悪いという問題が有った。

本発明は、上述のような課題を解決するためになされたもので、その目的は、製造効率を向上することができる半導体装置の製造方法を得るものである。

本発明は、基板上に半導体積層構造を形成することで複数の半導体レーザを有するウェハを形成する工程と、前記半導体レーザ間において前記ウェハの主面に第１の溝部を形成する工程と、前記第１の溝部を形成した後に、前記ウェハを前記半導体レーザがバー状に並んだレーザバーに分離する工程と、前記第１の溝部と同じか又は狭い幅を持つ第２の溝部を前記レーザバーの前記第１の溝部内に形成する工程と、前記第２の溝部に沿って前記レーザバーを個々の前記半導体レーザに分離する工程とを備え、前記第２の溝部をレーザ光の照射により形成し、このレーザ光の照射により発生する汚染物が前記第１の溝部内にのみ存在するようにレーザ照射条件を設定することを特徴とする半導体装置の製造方法である。

本発明により、製造効率を向上することができる。

実施の形態１に係る半導体装置の製造方法を説明するための上面図である。実施の形態１に係る半導体装置の製造方法を説明するための断面図である。実施の形態１に係る半導体装置の製造方法を説明するための上面図である。実施の形態１に係る半導体装置の製造方法を説明するための断面図である。実施の形態１に係る半導体装置の製造方法を説明するための上面図である。実施の形態１に係る半導体装置の製造方法を説明するための上面図である。実施の形態１に係る半導体装置の製造方法を説明するための上面図である。実施の形態１に係る半導体装置の製造方法を説明するための断面図である。実施の形態１に係る半導体装置の製造方法を説明するための断面図である。実施の形態２に係る半導体装置の製造方法を説明するための断面図である。実施の形態２に係る半導体装置の製造方法を説明するための断面図である。実施の形態３に係る半導体装置の製造方法を説明するための上面図である。図１２のＡ−Ａ´に沿った断面図である。実施の形態４に係る半導体装置の製造方法を説明するための断面図である。実施の形態５に係る半導体装置の製造方法を説明するための断面図である。

実施の形態１．
実施の形態１に係る半導体装置の製造方法について図面を参照しながら説明する。図１，３，５−７は実施の形態１に係る半導体装置の製造方法を説明するための上面図であり、図２，４，８，９は断面図である。

まず、図１及び図２に示すように、ウェハ状のｎ型ＧａＮ基板１０（基板）の主面上に半導体積層構造１２を形成する。半導体積層構造１２は、ｎ型ＧａＮ基板１０側から順次積層されたｎ型ＡｌＧａＮ層１２ａ、ｎ型ＧａＮ層１２ｂ、ＩｎＧａＮ／ＡｌＧａＮ活性層１２ｃ、ｐ型ＡｌＧａＮ層１２ｄ、及びｐ型ＧａＮ層１２ｅを有する。これにより、複数の半導体レーザ１４を有するウェハ１６を形成する。半導体レーザ１４はｎ型ＧａＮ基板１０と半導体積層構造１２からなる。半導体レーザ１４間には、半導体レーザ１４を分離するための分離領域１８が存在する。

次に、図３及び図４に示すように、分離領域１８以外においてウェハ１６の主面にフォトレジスト等の保護膜２０を形成する。半導体レーザ１４間の分離領域１８においてウェハ１６の主面に第１の溝部２２をレーザ光の照射（レーザスクライブ）により形成する。その後、保護膜２０を除去する。なお、レーザ光を保護膜２０に照射すると発熱に伴うフォトレジスト等の熱化学反応により後の工程での除去が困難になるため、レーザ光を保護膜２０に照射しないようにする。

ここで、レーザスクライブは、レーザ光の照射によって半導体を溶解及び揮発させる方法である。レーザ光の照射によってデブリなどの汚染物２４が発生する。半導体レーザ１４は保護膜２０により覆われているため、半導体レーザ１４の表面に汚染物２４が直接に付着しない。従って、保護膜２０を除去した後に半導体レーザ１４の表面は清浄となる。

また、ｎ型ＧａＮ基板１０の厚さと半導体積層構造１２の厚さの合計値を全体厚さＸとし、全体厚さＸの３０％又は３０μｍの何れか薄い方を臨界厚さとすると、全体厚さＸから第１の溝部２２の深さＹ１を引いた残し厚さＺ１を臨界厚さ以上にする。例えば全体厚さＸが１００μｍの場合は残し厚さＺ１を３０μｍ以上にする。このように第１の溝部２２が浅いため、ｎ型ＧａＮ基板１０を第１の溝部２２に沿って分割するのは困難である。

次に、図５に示すように、レーザ発光に必要な共振器端面を形成するための劈開工程により、ウェハ１６を半導体レーザ１４がバー状に並んだレーザバー２６に分離する。そして、図６に示すように、半導体レーザ１４の共振器端面に反射膜２８を形成する。

次に、図７及び図８に示すように、第２の溝部３０をレーザバー２６の第１の溝部２２内にレーザ光の照射により形成する。第２の溝部３０は第１の溝部２２より狭い幅を持つ。この際に、レーザ光の照射により発生する汚染物２４が第１の溝部２２内にのみ存在するようにレーザ照射条件を設定する。レーザ照射条件としては、レーザ照射強度、レーザ照射時のスポットサイズ、レーザ照射時の挿引速度等がある。これにより、汚染物２４が第１の溝部２２の外側のレーザバー２６の表面に飛散するのを防ぐことができる。なお、第２の溝部３０は第１の溝部２２と同じ幅でもよい。

また、全体厚さＸから第１の溝部２２の深さＹ１と第２の溝部３０の深さＹ２の合計値を引いた残し厚さＺ２を臨界厚さより小さくする。例えば全体厚さＸが１００μｍの場合は残し厚さＺ２を３０μｍ以下にする。その後、横空隙が空いた土台に、レーザバー２６を第２の溝部３０を下にして置く。そして、レーザバー２６の第２の溝部３０とは反対側の面に加重を加えることで、第２の溝部３０に沿ってレーザバー２６を個々の半導体レーザ１４に分離する。例えば、空隙の横幅は３５０μｍ、レーザバー２６に加える加重は９０ｇ程度である。即ち、第２の溝部３０が十分に深いため、小さな加重により半導体レーザ１４を容易に分割することができる。

以上説明したように、本実施の形態では、２回に分けて溝部を形成することで深い溝部を形成するため、半導体チップの分離性を向上させることができ、歩留まりを向上できる。

また、本実施の形態では、ウェハ状態で第１の溝部２２を一括で形成する。これにより、それぞれのレーザバー２６ごとに第１の溝部２２を形成する従来技術に比べて製造効率を向上することができる。

なお、第１の溝部２２又は第２の溝部３０を形成するためのレーザ光の照射時にｎ型ＧａＮ基板１０を冷却することが好ましい。例えば図９に示すようにｎ型ＧａＮ基板１０を載せるステージ３２の裏面に水冷機構３４を設ける。これにより、レーザ照射時に発生する熱による保護膜２０や半導体レーザ１４へのダメージ等の悪影響を低減することができる。

また、本実施の形態では、１回のレーザ光の照射により第１の溝部２２又は第２の溝部３０を形成しているが、複数回のレーザ光の照射を同一場所に行って形成してもよい。これにより、各回のレーザ光の照射で生じる半導体装置に対する熱又はストレスなどのダメージを低減することができる。

また、本実施の形態ではレーザ光の照射により第１の溝部２２及び第２の溝部３０を形成しているが、第１の溝部２２又は第２の溝部３０を針スクライブにより形成しても良い。

また、半導体基板として、シリコン基板、ガリウム砒素基板、ＩｎＰ基板、窒化物系化合物半導体基板などの半導体基板や、サファイア基板などの絶縁基板を用いることができる。窒化物系化合物半導体基板は、他の基板と比較して割れにくく、チップ分離が困難であるため、本実施の形態の製造方法が特に効果的である。

実施の形態２．
実施の形態２に係る半導体装置の製造方法について図面を参照しながら説明する。図１０，１１は実施の形態２に係る半導体装置の製造方法を説明するための断面図である。実施の形態１と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。

まず、実施の形態１と同様に、ウェハ状のｎ型ＧａＮ基板１０の主面上に半導体積層構造１２を形成することで、複数の半導体レーザ１４を有するウェハ１６を形成する。

次に、図１０に示すように、半導体レーザ１４間の分離領域１８においてウェハ１６の主面に第１の溝部２２をレーザ光の照射により形成する。この際に実施の形態１と同様に、全体厚さＸから第１の溝部２２の深さＹ１を引いた残し厚さＺ１を臨界厚さ以上にする。

次に、実施の形態１と同様に、ウェハ１６をレーザバー２６に分離する。そして、図１１に示すように、第１の溝部２２よりも広い幅を持つ第２の溝部３０を第１の溝部２２を内部に含むようにレーザバー２６にレーザ光の照射により形成する。第１の溝部２２は第２の溝部３０の底面に位置する。

また、実施の形態１と同様に、全体厚さＸから第１の溝部２２の深さＹ１と第２の溝部３０の深さＹ２の合計値を引いた残し厚さＺ２を臨界厚さより小さくする。その後、第１の溝部２２を内部に含む第２の溝部３０に沿ってレーザバー２６を個々の半導体レーザ１４に分離する。

以上説明したように、本実施の形態でも、ウェハ状態で第１の溝部２２を一括で形成するため、実施の形態１と同様の効果を得ることができる。

また、本実施の形態では、第１の溝部２２よりも広い幅を持つ第２の溝部３０を第１の溝部２２を内部に含むように形成する。これにより、第１の溝部２２の形成時のレーザ光の照射により発生して第１の溝部２２の近傍に付着した汚染物２４を第２の溝部３０を形成する際のレーザ光の照射により除去することができる。従って、半導体レーザ１４の表面の清浄度が高くなる。

実施の形態３．
実施の形態３に係る半導体装置の製造方法について図面を参照しながら説明する。図１２は実施の形態３に係る半導体装置の製造方法を説明するための上面図である。図１３は図１２のＡ−Ａ´に沿った断面図である。実施の形態１と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。

実施の形態１又は２において、針スクライブにより第２の溝部３０を形成する場合、共振器端面まで第２の溝部３０を形成すると共振器端面に欠けが生じる。一方、レーザ光の照射により第２の溝部３０を形成する場合、共振器端面まで第２の溝部３０を形成すると共振器端面にデブリなどの汚染物が付着する。

これに対して、本実施の形態では、図１２及び図１３に示すように、レーザバー２６に含まれる半導体レーザ１４の共振器端面の近傍領域３６には第１の溝部２２及び第２の溝部３０を形成しない。なお、半導体レーザ１４の共振器端面から第２の溝部３０までの近傍領域３６の長さは１０μｍ以下である。また、第１の溝部２２が十分に浅い場合は、第１の溝部２２を近傍領域３６に形成してもよい。その他の構成は実施の形態１又は２と同様である。

これにより、針スクライブによる共振器端面の欠け又はレーザスクライブによる共振器端面への汚染物の付着を防ぐことができる。

実施の形態４．
実施の形態４に係る半導体装置の製造方法について図面を参照しながら説明する。図１４は実施の形態４に係る半導体装置の製造方法を説明するための断面図である。実施の形態１と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。

図１４に示すように、第１の溝部２２の深さＹ１と第２の溝部３０の深さＹ２の合計値は、半導体レーザ１４の共振器方向で変化し、半導体レーザ１４の共振器端面の近傍で相対的に深い。その他の構成は実施の形態１又は２と同様である。これにより、レーザバー２６を個々の半導体レーザ１４に分離する場合に、分離作業が容易になり歩留まりが向上する。

実施の形態５．
実施の形態５に係る半導体装置の製造方法について図面を参照しながら説明する。図１５は実施の形態５に係る半導体装置の製造方法を説明するための断面図である。実施の形態１と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。

図１５に示すように、第１の溝部２２の深さＹ１と第２の溝部３０の深さＹ２の合計値は、半導体レーザ１４の共振器方向で変化し、半導体レーザ１４の共振器端面の近傍で相対的に浅い。その他の構成は実施の形態１又は２と同様である。これにより、溝部の形成過程において発生したデブリ、カケ、汚染物等が共振器端面を汚してしまうのを防ぐことができる。こうした端面部分の汚れが製品の信頼性や外観に問題が有る場合は有効である。

なお、実施の形態４，５において、第１の溝部２２の深さＹ１と第２の溝部３０の深さＹ２のどちらを共振器方向で変化させても良いし、両方を変化させても良い。また、実施の形態４，５の何れを採用するか及び溝部の深さの設計値は、半導体レーザ分割時の容易さと溝部形成時に発生する汚染物の発生量との関係から選択する。

１０ｎ型ＧａＮ基板（基板）
１２半導体積層構造
１４半導体レーザ
１６ウェハ
２０保護膜
２２第１の溝部
２４汚染物
２６レーザバー
３０第２の溝部
３６近傍領域

Claims

基板上に半導体積層構造を形成することで複数の半導体レーザを有するウェハを形成する工程と、
前記半導体レーザ間において前記ウェハの主面に第１の溝部を形成する工程と、
前記第１の溝部を形成した後に、前記ウェハを前記半導体レーザがバー状に並んだレーザバーに分離する工程と、
前記第１の溝部と同じか又は狭い幅を持つ第２の溝部を前記レーザバーの前記第１の溝部内に形成する工程と、
前記第２の溝部に沿って前記レーザバーを個々の前記半導体レーザに分離する工程とを備え、
前記第２の溝部をレーザ光の照射により形成し、このレーザ光の照射により発生する汚染物が前記第１の溝部内にのみ存在するようにレーザ照射条件を設定することを特徴とする半導体装置の製造方法。
前記第１の溝部を形成する前に、前記第１の溝部を形成する領域以外において前記ウェハの前記主面に保護膜を形成する工程と、
前記第１の溝部を形成した後に、前記保護膜を除去する工程とを更に備え、
前記第１の溝部をレーザ光の照射により形成することを特徴とする請求項１に記載の半導体装置の製造方法。
前記レーザ光の照射時に前記基板を冷却することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
前記レーザバーに含まれる前記半導体レーザの共振器端面の近傍領域には前記第２の溝部を形成しないことを特徴とする請求項１−３の何れか１項に記載の半導体装置の製造方法。
前記半導体レーザの前記共振器端面から前記第２の溝部までの前記近傍領域の長さは１０μｍ以下であることを特徴とする請求項４に記載の半導体装置の製造方法。
前記第１の溝部の深さと前記第２の溝部の深さの合計値は、前記半導体レーザの共振器方向で変化し、前記半導体レーザの共振器端面の近傍で相対的に深いことを特徴とする請求項１−３の何れか１項に記載の半導体装置の製造方法。
前記第１の溝部の深さと前記第２の溝部の深さの合計値は、前記半導体レーザの共振器方向で変化し、前記半導体レーザの共振器端面の近傍で相対的に浅いことを特徴とする請求項１−３の何れか１項に記載の半導体装置の製造方法。
前記基板の厚さと前記半導体積層構造の厚さの合計値を全体厚さとし、前記全体厚さの３０％又は３０μｍの何れか薄い方を臨界厚さとすると、
前記全体厚さから前記第１の溝部の深さを引いた厚さは前記臨界厚さ以上であり、
前記全体厚さから前記第１の溝部の深さと前記第２の溝部の深さの合計値を引いた厚さは前記臨界厚さより小さいことを特徴とする請求項１−７の何れか１項に記載の半導体装置の製造方法。
前記基板は窒化物系化合物半導体からなることを特徴とする請求項１−８の何れか１項に記載の半導体装置の製造方法。