JPS61253830A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61253830A JPS61253830A JP60094908A JP9490885A JPS61253830A JP S61253830 A JPS61253830 A JP S61253830A JP 60094908 A JP60094908 A JP 60094908A JP 9490885 A JP9490885 A JP 9490885A JP S61253830 A JPS61253830 A JP S61253830A
- Authority
- JP
- Japan
- Prior art keywords
- grooves
- mesa
- semiconductor
- semiconductor wafer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B28—WORKING CEMENT, CLAY, OR STONE
- B28D—WORKING STONE OR STONE-LIKE MATERIALS
- B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
- B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
- B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメサ溝部にガラス保護膜を有する半導体装置の
製造に関し、半導体ウェーハから各半導体素子片に分離
する工程の改良に関するものである。
製造に関し、半導体ウェーハから各半導体素子片に分離
する工程の改良に関するものである。
従来、この株の半導体装置は、第３図（ａ） 、 （ｂ
）に示すように、一枚の半導体ウェーノ・１に拡散等に
よってゲート領域２．カンード領域３．アノード領域４
を形成して多数の半導体素子を形成し、各半導体素子間
にメサ溝６を形成し、メサ溝６内に算出するＰＮ接合部
５をガラス絶縁体９で被覆保護したのち、ガラス絶縁体
９の中央部からレーザー光線によってスクライプし、さ
らに破断・分離して第４図に示す半導体装置が製造され
ていた。
）に示すように、一枚の半導体ウェーノ・１に拡散等に
よってゲート領域２．カンード領域３．アノード領域４
を形成して多数の半導体素子を形成し、各半導体素子間
にメサ溝６を形成し、メサ溝６内に算出するＰＮ接合部
５をガラス絶縁体９で被覆保護したのち、ガラス絶縁体
９の中央部からレーザー光線によってスクライプし、さ
らに破断・分離して第４図に示す半導体装置が製造され
ていた。
上述した従来の半導体装置は、ガラス保護膜９によって
メサ溝６に路用するＰＮ接合５を十分に保護するために
は、ガラス保護膜９の厚さをある程度厚くする必要があ
る。しかしながら、ガラス保護膜９が厚いとレーサー光
線によるスクライプが困難になるため、レーザーの出力
を上げてスクライプするか又、レーザースクライプ速度
を下ける方法がとられている。しかし、レーザーの出力
を上げてスクライプするとウエーノ九〇ＰＮ接合の耐圧
劣化が観測される。又、レーザースクライプ速度を下げ
てスクライブすると作業能率が極端に低下するという欠
点がある。
メサ溝６に路用するＰＮ接合５を十分に保護するために
は、ガラス保護膜９の厚さをある程度厚くする必要があ
る。しかしながら、ガラス保護膜９が厚いとレーサー光
線によるスクライプが困難になるため、レーザーの出力
を上げてスクライプするか又、レーザースクライプ速度
を下ける方法がとられている。しかし、レーザーの出力
を上げてスクライプするとウエーノ九〇ＰＮ接合の耐圧
劣化が観測される。又、レーザースクライプ速度を下げ
てスクライブすると作業能率が極端に低下するという欠
点がある。
本発明によれば、半導体ウェーハに多数の半導体素子を
形成し、半導体素子間の半導体ウェーノ・に溝を形成し
、この溝の底部に更に細溝を形成し、その抜溝にガラス
保護膜を形成した後者半導体素子片に破断・分離する半
導体装置の製造方法を得る。
形成し、半導体素子間の半導体ウェーノ・に溝を形成し
、この溝の底部に更に細溝を形成し、その抜溝にガラス
保護膜を形成した後者半導体素子片に破断・分離する半
導体装置の製造方法を得る。
次に、本発明について図面を参照して説明する。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は本発明の一実
施例による半導体装置の製造方法を示す各工程での断面
図である。
施例による半導体装置の製造方法を示す各工程での断面
図である。
Ｎ型の半導体ウェーハ１にＰ型不純物の両面拡散を施し
てゲート領域２とアノード領域４とを形成し、その後Ｎ
型不純物を拡散して多数の互いく分離したカソード領域
３を形成する。その後、半導体ウェーハーの素子領域に
該当する部分の表離面にエツチングマスクとしての絶縁
膜９を形成する。
てゲート領域２とアノード領域４とを形成し、その後Ｎ
型不純物を拡散して多数の互いく分離したカソード領域
３を形成する。その後、半導体ウェーハーの素子領域に
該当する部分の表離面にエツチングマスクとしての絶縁
膜９を形成する。
次に、メサエッチングを行なって、メサ溝６を形成する
。こののち、メサ溝６の底部中央に、レーザースクライ
プ又はダイシング等により細溝７を形成する。次いでメ
サ溝部６に例えば電気泳動法によりガラス粉末を被着せ
しめ、その後ガラス粉末を加熱溶融してガラス保ｌ！膜
８を形成する。その後、すでにメサ溝部６に細溝７がす
でに形成されているためレーザースクライブ工程を省略
して、ブレーキングを行ない第２図に示すような半導体
素子を得る。
。こののち、メサ溝６の底部中央に、レーザースクライ
プ又はダイシング等により細溝７を形成する。次いでメ
サ溝部６に例えば電気泳動法によりガラス粉末を被着せ
しめ、その後ガラス粉末を加熱溶融してガラス保ｌ！膜
８を形成する。その後、すでにメサ溝部６に細溝７がす
でに形成されているためレーザースクライブ工程を省略
して、ブレーキングを行ない第２図に示すような半導体
素子を得る。
以上説明したように、本発明はメサエッチ後にメサ溝中
央部にブレーキング用の細溝を形成したのちガラス保護
膜を形成しているので、レーザー光線照射によるスクラ
イブ工程を施す必要がなく、そのまま半導体クエーハを
破断分離して半導体素子間に分離できる。したがって、
従来より問題となっているレーザースクライプによる場
合の耐圧劣化やスクライプ位置ズレによる外観不良及び
特性不良、ないし作業能率低下という問題がなくなり、
特性変動のない良好で高歩留な半導体装置が得られると
いう効果がある。
央部にブレーキング用の細溝を形成したのちガラス保護
膜を形成しているので、レーザー光線照射によるスクラ
イブ工程を施す必要がなく、そのまま半導体クエーハを
破断分離して半導体素子間に分離できる。したがって、
従来より問題となっているレーザースクライプによる場
合の耐圧劣化やスクライプ位置ズレによる外観不良及び
特性不良、ないし作業能率低下という問題がなくなり、
特性変動のない良好で高歩留な半導体装置が得られると
いう効果がある。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は本発明の一実
施例による半導体装置の製造方法を示す各工程におけぬ
断面図で第２図はその結果書られる半導体装置の断面図
である。第３図（ａ） 、 （ｂ）は従来の製造方法を
示す各工程における断面図で、第４図はその結果書られ
る半導体装置の断面図である。 １・・・・・・半導体ウェーハ、２・・・・・・ゲート
領域、３・・・・・・カソード領域、４・・・・・・７
ノード領域、５・・−・・・ＰＮ接合、６・・・・−メ
サ溝、７・・・・・・細溝、８・・−・・・ガラス保護
膜、９・・・・・・絶縁膜。 第 ｆ 図
施例による半導体装置の製造方法を示す各工程におけぬ
断面図で第２図はその結果書られる半導体装置の断面図
である。第３図（ａ） 、 （ｂ）は従来の製造方法を
示す各工程における断面図で、第４図はその結果書られ
る半導体装置の断面図である。 １・・・・・・半導体ウェーハ、２・・・・・・ゲート
領域、３・・・・・・カソード領域、４・・・・・・７
ノード領域、５・・−・・・ＰＮ接合、６・・・・−メ
サ溝、７・・・・・・細溝、８・・−・・・ガラス保護
膜、９・・・・・・絶縁膜。 第 ｆ 図
Claims (1)
- 半導体ウェーハに多数の半導体素子を形成する工程と、
各半導体素子間の前記半導体ウェーハに溝を形成する工
程と、該溝内に細溝を形成する工程と、しかるのちに、
前記溝内にガラス保護膜を形成する工程と、前記半導体
ウェーハを破断して各半導体素子片に分離する工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60094908A JPS61253830A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60094908A JPS61253830A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61253830A true JPS61253830A (ja) | 1986-11-11 |
Family
ID=14123110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60094908A Pending JPS61253830A (ja) | 1985-05-02 | 1985-05-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61253830A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19601261C1 (de) * | 1996-01-16 | 1997-04-10 | Itt Ind Gmbh Deutsche | Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen |
| US6467666B2 (en) | 2000-05-31 | 2002-10-22 | Nec Corporation | Method of producing a semiconductor device |
| US8435869B2 (en) | 2010-01-22 | 2013-05-07 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
-
1985
- 1985-05-02 JP JP60094908A patent/JPS61253830A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19601261C1 (de) * | 1996-01-16 | 1997-04-10 | Itt Ind Gmbh Deutsche | Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen |
| US5858808A (en) * | 1996-01-16 | 1999-01-12 | Deutsche Itt Industries Gmbh | Process and auxiliary device for fabricating semiconductor devices |
| US6467666B2 (en) | 2000-05-31 | 2002-10-22 | Nec Corporation | Method of producing a semiconductor device |
| US8435869B2 (en) | 2010-01-22 | 2013-05-07 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3608186A (en) | Semiconductor device manufacture with junction passivation | |
| JP4372847B2 (ja) | シリコンオンインシュレータ（ｓｏｉ）集積回路を製造する際のゲッタリング手段を設ける方法 | |
| JPH0222869A (ja) | 対称阻止高降伏電圧半導体デバイスとその製造方法 | |
| JPS584814B2 (ja) | 半導体装置 | |
| JPH05175537A (ja) | フォトダイオードアレイおよびその製造法 | |
| US4040084A (en) | Semiconductor device having high blocking voltage with peripheral circular groove | |
| EP0046316A1 (en) | Semiconductor devices and their manufacture | |
| JPS61253830A (ja) | 半導体装置の製造方法 | |
| US4304043A (en) | Process for preparing semiconductor device _by forming reinforcing regions to facilitate separation of pellets | |
| JP2005183891A (ja) | 双方向ブロック型プレーナデバイスの構造と製法 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JPH07235660A (ja) | サイリスタの製造方法 | |
| JPS61253829A (ja) | 半導体装置の製造方法 | |
| JPS6347972A (ja) | 半導体装置 | |
| JPH0560667B2 (ja) | ||
| JPS63119536A (ja) | メサ型半導体装置の製造方法 | |
| JP3049703B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPS59150471A (ja) | 半導体装置 | |
| JPS61131583A (ja) | 半導体レ−ザの製造方法 | |
| JPH02184026A (ja) | 半導体装置の形成方法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JPS6223177A (ja) | 半導体装置の製造方法 | |
| JPH01143273A (ja) | アノード共通ダイオード | |
| JPS645456B2 (ja) | ||
| JPH01313971A (ja) | メサ形半導体装置とその製造方法 |