JP6234725B2 - 半導体ウェハー、半導体icチップ及びその製造方法 - Google Patents
半導体ウェハー、半導体icチップ及びその製造方法 Download PDFInfo
- Publication number
- JP6234725B2 JP6234725B2 JP2013149392A JP2013149392A JP6234725B2 JP 6234725 B2 JP6234725 B2 JP 6234725B2 JP 2013149392 A JP2013149392 A JP 2013149392A JP 2013149392 A JP2013149392 A JP 2013149392A JP 6234725 B2 JP6234725 B2 JP 6234725B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- groove
- distance
- semiconductor wafer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 152
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000000737 periodic effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 78
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000012360 testing method Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
図1は、本発明の第1の実施形態の半導体ウェハーの構造を部分的に示す平面図である。本実施形態の半導体ウェハーは、集積回路が形成された複数の回路形成領域1を備えている。隣接する回路形成領域1の間には、スクライブ領域2が設けられる。上述されているように、スクライブ領域2とは、該半導体ウェハーに対してダイシングを行う際に切りしろとして用いられる領域である。後述されるように、スクライブ領域2でダイシングが行われることにより、回路形成領域1を含む半導体ICチップが得られる。
図11は、第2の実施形態の半導体ウェハーのスクライブ領域2における構造を詳細に示す拡大平面図であり、図12は、図11のA−A断面における半導体ウェハーの構造を示す断面図である。なお、A−A断面は、ガードリング11が延伸する方向(即ち、Y軸方向)に垂直な断面である。
2 :スクライブ領域
11 :ガードリング
11a〜11e:金属配線
12 :TEGパッド
12a :破線
13 :テスト素子
14 :配線
15 :溝部
15a〜15c:面
15d :側面
15e、15f:面
16a〜16d:金属配線
17 :仮想線
18 :端面
21 :半導体基板
22 :絶縁層
23 :表面保護層
23a :開口
24 :溝部
24a〜24c:面
24d :側面
25 :溝部
25a :側壁
26 :溝部
26a :側壁
27 :仮想線
28 :端面
31 :酸化シリコン膜
32 :炭窒化シリコン膜
33 :酸化シリコン膜
34 :炭窒化シリコン膜
35 :低誘電率膜
36 :炭窒化シリコン膜
37 :低誘電率膜
38 :炭窒化シリコン膜
39 :酸化シリコン膜
40 :炭窒化シリコン膜
41 :酸化シリコン膜
42 :酸化シリコン膜
43 :窒化シリコン膜
50 :ダイシングブレード
51〜54:ビアコンタクト
Claims (4)
- 集積回路が形成された複数の回路形成領域を備える半導体ウェハーであって、
前記回路形成領域のそれぞれを取り囲むように設けられたガードリングと、
隣接する前記ガードリングの間に設けられたスクライブ領域と、
前記スクライブ領域に設けられた素子と、
前記スクライブ領域に設けられ、前記素子に電気的に接続されたパッドと、
前記半導体ウェハーの表面に、前記ガードリングに沿って設けられた溝部
とを具備し、
前記溝部は、前記パッドと前記ガードリングの間を通過し、前記ガードリングが延伸する延伸方向に延伸するように設けられており、
前記溝部は、
第1側面と、
前記第1側面に対向し、前記パッドに前記第1側面よりも近い第2側面
とを有し、
前記第2側面は、
前記延伸方向と前記半導体ウェハーの厚さ方向とを含む平面に平行な第1面と、
前記平面に平行で、前記第1面から前記延伸方向にずれて位置する第2面と、
前記平面に平行で、前記第2面から前記延伸方向にずれて位置する第3面と、
前記平面に垂直で、前記第1面と前記第2面とを連結する第4面と、
前記平面に垂直で、前記第2面と前記第3面とを連結する第5面
とを有し、
前記第2面と前記パッドとの間の距離である第2距離が、前記第1面と前記パッドとの間の距離である第1距離よりも遠く、
前記第3面と前記パッドとの間の距離である第3距離が、前記第2距離よりも遠い
半導体ウェハー。 - 請求項1に記載の半導体ウェハーであって、
前記溝部が、前記延伸方向において周期的な形状に形成されている
半導体ウェハー。 - 請求項1又は2に記載の半導体ウェハーを用意する工程と、
ダイシングブレードを用いて前記半導体ウェハーのダイシングを行って半導体ICチップを得る工程
とを具備し、
前記ダイシングブレードの厚さが、前記延伸方向と垂直な方向における前記パッドの幅よりも薄い
半導体ICチップの製造方法。 - 集積回路が形成された回路形成領域と、
前記回路形成領域のそれぞれを取り囲むように設けられたガードリング
とを備える半導体ICチップであって、
当該半導体ICチップの表面には、前記半導体ICチップの端面と前記ガードリングの間を通過するように前記ガードリングに沿って設けられた溝部が形成され、
前記溝部は、
第1側面と、
前記第1側面に対向し、前記半導体ICチップの前記端面に前記第1側面よりも近い第2側面
とを有し、
前記第2側面は、
前記ガードリングが延伸する延伸方向と前記半導体ウェハーの厚さ方向とを含む平面に平行な第1面と、
前記平面に平行で、前記第1面から前記延伸方向にずれて位置する第2面と、
前記平面に平行で、前記第2面から前記延伸方向にずれて位置する第3面と、
前記平面に垂直で、前記第1面と前記第2面とを連結する第4面と、
前記平面に垂直で、前記第2面と前記第3面とを連結する第5面
とを有し、
前記第2面と前記半導体ICチップの前記端面との間の距離である第2距離が、前記第1面と前記半導体ICチップの前記端面との間の距離である第1距離よりも遠く、
前記第3面と前記半導体ICチップの前記端面との間の距離である第3距離が、前記第2距離よりも遠い
半導体ICチップ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013149392A JP6234725B2 (ja) | 2013-07-18 | 2013-07-18 | 半導体ウェハー、半導体icチップ及びその製造方法 |
US14/329,816 US9443808B2 (en) | 2013-07-18 | 2014-07-11 | Semiconductor wafer, semiconductor IC chip and manufacturing method of the same |
CN201410344850.3A CN104299898B (zh) | 2013-07-18 | 2014-07-18 | 半导体晶片、半导体ic芯片及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013149392A JP6234725B2 (ja) | 2013-07-18 | 2013-07-18 | 半導体ウェハー、半導体icチップ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015023121A JP2015023121A (ja) | 2015-02-02 |
JP6234725B2 true JP6234725B2 (ja) | 2017-11-22 |
Family
ID=52319574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013149392A Expired - Fee Related JP6234725B2 (ja) | 2013-07-18 | 2013-07-18 | 半導体ウェハー、半導体icチップ及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9443808B2 (ja) |
JP (1) | JP6234725B2 (ja) |
CN (1) | CN104299898B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831193B1 (en) * | 2016-05-31 | 2017-11-28 | Texas Instruments Incorporated | Methods and apparatus for scribe street probe pads with reduced die chipping during wafer dicing |
US9905466B2 (en) | 2016-06-28 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer partitioning method and device formed |
KR102633112B1 (ko) | 2016-08-05 | 2024-02-06 | 삼성전자주식회사 | 반도체 소자 |
KR102428328B1 (ko) | 2017-07-26 | 2022-08-03 | 삼성전자주식회사 | 반도체 장치 |
KR102497570B1 (ko) | 2018-01-18 | 2023-02-10 | 삼성전자주식회사 | 반도체 장치 |
EP3557610A1 (en) * | 2018-04-17 | 2019-10-23 | Infineon Technologies Austria AG | Semiconductor wafer, semiconductor chip and method of fabricating a semiconductor wafer |
CN113130413A (zh) * | 2019-12-30 | 2021-07-16 | 联华电子股份有限公司 | 半导体元件封装结构及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275713A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | 半導体ウエハおよび半導体チップならびにダイシング方法 |
JP2003257895A (ja) * | 2002-02-28 | 2003-09-12 | Mitsubishi Electric Corp | 半導体チップを搭載したウェハおよびその製造方法 |
JP2004055852A (ja) * | 2002-07-19 | 2004-02-19 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2006108489A (ja) * | 2004-10-07 | 2006-04-20 | Toshiba Corp | 半導体装置の製造方法 |
JP2006140404A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
JP2007049066A (ja) * | 2005-08-12 | 2007-02-22 | Seiko Epson Corp | 半導体ウェハ、並びに、半導体チップおよびその製造方法 |
JP2011014605A (ja) * | 2009-06-30 | 2011-01-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP5953974B2 (ja) * | 2011-09-15 | 2016-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2013
- 2013-07-18 JP JP2013149392A patent/JP6234725B2/ja not_active Expired - Fee Related
-
2014
- 2014-07-11 US US14/329,816 patent/US9443808B2/en active Active
- 2014-07-18 CN CN201410344850.3A patent/CN104299898B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015023121A (ja) | 2015-02-02 |
CN104299898A (zh) | 2015-01-21 |
US20150021733A1 (en) | 2015-01-22 |
CN104299898B (zh) | 2018-11-30 |
US9443808B2 (en) | 2016-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6234725B2 (ja) | 半導体ウェハー、半導体icチップ及びその製造方法 | |
JP5173525B2 (ja) | 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法 | |
JP6061726B2 (ja) | 半導体装置および半導体ウェハ | |
JP5334459B2 (ja) | 半導体装置およびその製造方法 | |
JP5341087B2 (ja) | 半導体デバイスの応力緩和 | |
US8125053B2 (en) | Embedded scribe lane crack arrest structure for improved IC package reliability of plastic flip chip devices | |
JP2006140404A (ja) | 半導体装置 | |
US9401343B2 (en) | Method of processing a semiconductor wafer | |
TWI709183B (zh) | 半導體測試結構及其形成方法 | |
US20070029641A1 (en) | Semiconductor device | |
US20120286397A1 (en) | Die Seal for Integrated Circuit Device | |
JP2012009473A (ja) | 半導体装置及びその製造方法 | |
US20150048373A1 (en) | Method and layout for detecting die cracks | |
US9318461B2 (en) | Wafer level array of chips and method thereof | |
JP2010225648A (ja) | 半導体装置およびその製造方法 | |
JP2017168732A (ja) | 半導体装置 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
US9275963B2 (en) | Semiconductor structure having stage difference surface and manufacturing method thereof | |
JP2009218504A (ja) | 半導体装置 | |
JP2009076782A (ja) | 半導体基板、その製造方法、および半導体チップ | |
KR20110083278A (ko) | 반도체 칩 패키지 제조방법 | |
US8310032B2 (en) | Wafer and method of manufacturing semiconductor device | |
KR20130011386A (ko) | 반도체 소자 및 그 형성 방법 | |
TWI473220B (zh) | 半導體堆疊結構及其製法 | |
JP5580458B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171025 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6234725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |