JPH06275713A - 半導体ウエハおよび半導体チップならびにダイシング方法 - Google Patents

半導体ウエハおよび半導体チップならびにダイシング方法

Info

Publication number
JPH06275713A
JPH06275713A JP5979093A JP5979093A JPH06275713A JP H06275713 A JPH06275713 A JP H06275713A JP 5979093 A JP5979093 A JP 5979093A JP 5979093 A JP5979093 A JP 5979093A JP H06275713 A JPH06275713 A JP H06275713A
Authority
JP
Japan
Prior art keywords
dicing
semiconductor wafer
groove
semiconductor chip
cut zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5979093A
Other languages
English (en)
Inventor
Tatsumi Sakazume
太津美 坂詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5979093A priority Critical patent/JPH06275713A/ja
Publication of JPH06275713A publication Critical patent/JPH06275713A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 素子部の破壊を来さないダイシング技術の提
供。 【構成】 半導体ウエハ10においては、カットゾーン
11の両側にカットゾーン11に沿う溝12が設けられ
る。この溝12は素子部5よりも深く形成される。ダイ
シングは前記カットゾーン11に沿って行われる。ダイ
シング時に発生するクラック4の内、表層部のクラック
4は前記溝12に到達した後は、溝12を越えて素子部
5に延びることはなく、素子部5の破壊が防止できる。
半導体チップ1は、各工程で受ける熱で前記クラック
(マイクロクラック)4が成長しても、クラックは溝1
2を越えて素子部5に至ることはなく信頼性が高い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はダイシング技術に関し、
半導体ウエハおよび半導体チップならびにダイシング方
法に関する。
【0002】
【従来の技術】半導体デバイスの製造において、半導体
ウエハを縦横に切断して半導体チップを製造するチップ
化工程がある。このチップ化において、円板の円周部分
にダイヤモンド砥粒を付着させたブレードを高速で回転
させて半導体ウエハを切断するダイシングが知られてい
る。このダイシングによって製造された半導体チップ
は、その切断面にチッピングと称される微細な凹凸が生
じる。半導体チップの切断面を平滑化する技術として、
ブレードの砥粒を細かくしたり、ブレードの回転数(砥
石周速)を最適化する技術がある。ダイシング装置につ
いては、たとえば、工業調査会発行「電子材料」1989年
3月号、同年3月1日発行、P32〜P36に記載されてい
る。この文献には、ダイヤモンド砥粒の粒径が5μm前
後となる超薄刃ダイヤモンドブレードを使用し、かつ砥
石周速を4500〜5500m/minとする例が示さ
れている。また、この文献には「ダイシング工程は完成
したウエハをダイス化し,パッケージに組み込むための
最初の工程であり,ワークは加工条件の設定ミスにより
不良になる以外に(ダイの割れ,欠けや大きなチッピン
グなどによる不良),後の工程で不良となる可能性もも
っている。たとえば、加工されたダイのエッジ周辺には
チッピングが発生している。またダイのサイド面には研
削による加工ダメージが入っている。このような部分で
はマイクロクラックが発生している可能性が高く,この
マイクロクラックは,後工程で熱が加わることにより成
長して不良の原因となる可能性をもっている。」旨記載
されている。
【0003】また、工業調査会発行「電子材料別冊号」
1985年11月20日発行、P40〜P45にはダイシング工程の
自動化システムについて記載されている。この文献に
は、ウエハマウンタ動作手順,マウントルーム概略図,
ダイシングソー機械仕様,ダイシングソー動作手順等の
詳細が記載されている。
【0004】
【発明が解決しようとする課題】ダイシングによって製
造された半導体チップ1は、図9に示すように、その周
面の切断面2は、平坦な面とはならず微細な鋭利な凹凸
面3となる。そして、場合によっては所々に深くクラッ
ク(マイクロクラック)4が入る。半導体チップ1の表
層に入ったクラック4が素子部5(二点鎖線で一部が囲
まれる領域)に到達すると、特性不良が発生することに
なる。また、前記クラック4が原因となって半導体チッ
プ1に割れや欠けが発生することもある。また、半導体
チップの周縁のマイクロクラックは、後工程で熱が加わ
ることによって成長し、不良を作る原因となる。このよ
うなことから、半導体チップの切断面の平滑化を図るた
め、ブレードの砥粒を細かくしたり、あるいはブレード
の回転数の最適化を図っているが、カットゾーンと素子
部との間隔が短くなってきている現況では、半導体チッ
プ不良に繋がるクラック等の発生は抑え難い。
【0005】本発明の目的は、素子部の破壊を来さない
ダイシング方法を提供することにある。
【0006】本発明の他の目的は、ダイシングによって
素子部が破壊され難い半導体ウエハを提供することにあ
る。
【0007】本発明の他の目的は、ダイシングによって
発生したマイクロクラックに起因する不良発生のおそれ
がない半導体チップを提供することにある。本発明の前
記ならびにそのほかの目的と新規な特徴は、本明細書の
記述および添付図面からあきらかになるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のダイシング方法
においては、半導体ウエハの主面に溝が設けられる。こ
の溝は半導体ウエハのカットゾーンの両側にカットゾー
ンに沿うように設けられている。この溝は素子部の深さ
よりも深くなっている。ダイシングは前記溝と溝の間の
カットゾーンの中央に沿って行われる。ダイシングによ
って製造された半導体チップは、その外周に沿って溝を
有する構造となっている。
【0009】本発明の他の実施例では、半導体ウエハの
主面に設ける溝は、素子部と素子部との間のダイシング
を行うカットゾーン部分に一致しかつカットゾーンより
も幅が広い溝となっている。そして、ダイシングはカッ
トゾーンの中央に沿って行われる。
【0010】
【作用】上記した手段によれば、本発明のダイシング方
法では、半導体ウエハのカットゾーンの両側に素子部よ
りも深い溝が設けられていることから、ダイシング時に
発生するクラックの内、半導体ウエハの表層部分のクラ
ックは前記溝に到達した後は、溝を越えて延びることは
なく、半導体ウエハの表層部分に形成される素子部を破
壊することがなくなり、不良発生率の低減からダイシン
グ歩留りの向上が達成できる。
【0011】また、本発明によって製造された半導体チ
ップは、その後いくつかの工程で熱を受けることになる
が、この熱によって、半導体チップの周縁に存在するク
ラック(マイクロクラック)等が成長しても、溝でその
成長は阻まれて素子部には到達しないため、素子破壊が
生じることがなく信頼性が高い。
【0012】カットゾーンに一致させた溝を設ける本発
明の他の実施例では、溝幅がカットゾーンの幅よりも広
く形成されていることから、ブレードが半導体ウエハに
触れてクラックが発生しても、このクラックの発生位置
は溝の溝底下となり、素子部よりも充分深い位置である
ことから、クラックが素子部に到達することもなく、素
子部の破壊が防止できる。
【0013】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例によるダイシング
状態の要部を示す模式的拡大断面図、図2は本発明によ
る半導体ウエハを示す模式的平面図、図3は本発明によ
るダイシング状態の要部を示す断面図、図4は本発明の
ダイシング方法における半導体ウエハおよびブレードの
要部を示す模式的拡大断面図、図5は本発明のダイシン
グ方法によって製造された半導体チップの要部を示す模
式的拡大断面図、図6は本発明の半導体チップの要部を
示す模式的拡大断面図である。
【0014】本発明のダイシング方法においては、ダイ
シングに先立って図2に示すように、ダイシングのため
のカットゾーン11に沿って溝12が設けられた本発明
による半導体ウエハ(ウエハ)10が用意される。前記
溝12は、図2では二点鎖線で示され、実線で示される
カットゾーン11の両側にそれぞれ設けられる。半導体
ウエハ10は、たとえば、厚さ370μmのシリコン基
板からなり、図1に示すように、表層部分に素子部5が
縦横に整列配置形成されている。そして、素子部5と素
子部5との間の中央の一定幅領域がカットゾーン(カッ
トライン)11となる。このカットゾーン11は、ブレ
ード14の幅に、切削によって削られる長さを加えた幅
程であり、数十μm〜百数十μmの幅となる。そして、
このカットゾーン11の両側であって、かつ前記素子部
5から外れた位置に溝12が設けられる。この溝12
は、その溝形成時にクラック等が入っては困ることから
エッチングによって形成され、たとえば、素子部5を形
成する前の段階で形成される。溝12の幅は数μm〜数
十μmと特に規定されないが、溝12の深さは、ダイシ
ング時に発生したクラック4が素子部5に到達するのを
遮るに充分な深さとなり、たとえば、10μm程度と素
子部5よりも深くなっている。
【0015】ダイシングにおいては、図1に示すよう
に、スピンドル15に取り付けられたブレード14を高
速で回転させて半導体ウエハ10をカットゾーン11の
中央に沿って切断する。ブレード14は最初は半導体ウ
エハ10の表面に接触しその後深さ方向に移動して切削
が行われる。このダイシング時、クラック4は、図1に
示すように、切削先端部分で発生し、深さ方向あるいは
横方向に延びる。しかし、本発明の半導体ウエハ10で
は、カットゾーン11の両側に溝12が設けられている
ことから、クラック4は溝12に到達しても、その先は
空間領域になっているため途切れ、素子部5に到達しな
くなる。また、前記溝12の下方に延在するクラック4
は、深く入っても、バルクそのものであることから、素
子特性に悪い影響を与えるものではない。したがって、
製品として必ずしも不良品とされるものではない。
【0016】ここで、半導体ウエハ10として、より具
体的なものについて説明する。半導体ウエハ10は、図
4および図6に示すように、370μm厚さのシリコン
半導体基板26からなっている。また、素子部5の外れ
にはガードリング20が設けられている。また、ガード
リング20の内側には、ワイヤボンディングパッド25
が設けられている。隣り合うガードリング間隔は180
μmとなり、ブレード14の幅は100μmとなってい
る。また、ガードリング20の幅(a)は24μm、ワ
イヤボンディングパッド25の幅(b)は100μmと
なり、ガードリング20とワイヤボンディングパッド2
5との間隔(c)は24μmとなっている。したがっ
て、溝12は、約40μmの幅領域に形成され、幅が2
0〜30μm程度、深さが10μm程度となっている。
図4は模式図であり、ガードリング20およびワイヤボ
ンディングパッド25は、その位置関係を便宜的に示す
ように記載されている。ガードリング20およびワイヤ
ボンディングパッド25は、図6に示されるように、シ
リコン半導体基板26の主面に設けられ、それぞれ第1
アルミニウム層27および第2アルミニウム層28によ
って形成されている。図6では、シリコン半導体基板2
6の表面に設けられるフィールド酸化膜29,層間絶縁
膜30,パッシベーション膜31は、図が見難くなるこ
とからハッチングを省略してあるが、ガードリング20
およびワイヤボンディングパッド25は、前記フィール
ド酸化膜29,層間絶縁膜30,パッシベーション膜3
1の選択と、第1アルミニウム層27および第2アルミ
ニウム層28との選択によって形成されている。
【0017】つぎに、ダイシング装置35の要部につい
て、図3に基づき説明する。ダイシング装置35は、X
方向に移動可能なテーブル36を有している。このテー
ブル36は上面に多数の真空吸着孔37が設けられてい
る。これらの真空吸着孔37は内部の導孔38に連通し
ている。また、この導孔38はテーブル36に取り付け
られた接手39に接続されている。接手39には真空系
に接続される図示しないパイプに接続される。真空系の
ON,OFF動作によってテーブル36の上面に置かれ
たワークの真空吸着保持,解放が行われる。半導体ウエ
ハ10はフレーム40に張り付けられたテープ41に張
り付けられて取り扱われる。したがって、フレーム40
をテーブル36上に載置し、かつ真空系をONすること
によって、半導体ウエハ10はテーブル36に固定され
る。また、テーブル36は図示しない昇降装置に取り付
けられているとともに、回転制御もされるようになって
いる。
【0018】他方、前記テーブル36の上方にはカバー
45が設けられている。このカバー45は、ダイシング
時に飛散する切削層等を外部に撒き散らさないカバーの
役割を果たす。また、このカバー45の天井の裏面に
は、平面Y方向に沿って2本のレール46が取り付けら
れているとともに、このレール46にはブレード駆動部
47が摺動自在に取り付けられている。このブレード駆
動部47のスピンドル15にはブレード14が取り付け
られている。ブレード14は平面Y方向に沿って延在
し、かつ回転しながらY方向に移動制御される。
【0019】このようなダイシング装置35において
は、前記テーブル36上に半導体ウエハ10を固定した
後、テーブル36をブレード14に対して位置決めし、
ブレード駆動部47を動作させて、半導体ウエハ10の
ダイシングを行う。ダイシングは図4に示すように、カ
ットゾーン11の中央に沿って行われる。そして、半導
体ウエハ10の表層部でのダイシングにおいては、ダイ
シングによって発生したクラック4は延びても溝12の
部分で途切れ、素子部5に到達することはない。図6は
切断して製造された半導体チップ1の端部の拡大図であ
る。半導体チップ(チップ)1の切断面2からガードリ
ング20に至る長さmは、この実施例では40μm程度
となり、この部分に幅20〜30μm程度の溝12が設
けられる。したがって、溝12の外側のシリコン半導体
基板部分は極めて薄いことになり、ダイシングによって
半導体チップ1にされた状態では、図5に示すように、
溝12の外側部分は略消失された状態となる。しかし、
ブレード14の端から溝12までの間隔を広くとれば、
この部分は残留(図5における右端部)することにな
る。
【0020】そして、溝12の外側にシリコン半導体基
板部分が残留する半導体チップ1の場合、以下のように
信頼性が高い。すなわち、半導体チップ1は半導体デバ
イスの製造に至るまでの間、いくつかの工程で熱を受け
る。この熱によって溝12の外側のシリコン半導体基板
部分のクラック(マイクロクラック)が成長するが、ク
ラックは溝12で遮られるため素子部5に到達すること
はなく、素子破壊が防止されることになる。また、溝1
2の下側に存在するクラック(マイクロクラック)が熱
によって成長しても、半導体チップ1の下部はバルクで
あり、数層の拡散等による素子部5が存在しないため、
素子特性には悪影響を与えない。
【0021】
【発明の効果】(1)本発明のダイシング方法にあって
は、半導体ウエハにおいては、ダイシングのためのカッ
トゾーンの両側に、カットゾーンに沿って溝が設けられ
ていることから、半導体ウエハの表層でのダイシング時
に発生したクラックは、延びても溝に至り、その先は延
びないことから、クラックによる素子部の破壊が防止で
きるという効果が得られる。
【0022】(2)上記(1)により、本発明のダイシ
ング方法によれば、ダイシングの歩留りが向上するとい
う効果が得られる。
【0023】(3)本発明の半導体チップは、周辺に沿
って溝が設けられていることから、溝の外側のクラック
が熱によって成長しても、クラックは溝を越えて素子部
に至ることがなく、半導体チップの特性劣化が防止でき
るという効果が得られる。すなわち、本発明の半導体チ
ップは熱に対して信頼性が高いものとなる。
【0024】(4)上記(1)〜(3)により、本発明
のダイシング技術によれば、ダイシング時に半導体チッ
プを損なうことなく歩留りの向上を図ることができると
ともに、製造した半導体チップも熱的信頼性を高くする
ことができるという相乗効果が得られる。
【0025】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、溝12はカットゾーン11の両側に離
して設けているが、カットゾーン11の外側と溝12が
一部で重なるようにし、ブレード14の端が溝12に臨
むようにしてもよい。この場合も、前記実施例同様に、
ブレード14の先端部分でダイシングが行われ、かつこ
の部分で発生したクラック4は、側方に延在しても、溝
12に至り、その先の素子部5には到達せず、素子部の
破壊が防止できることになる。
【0026】また、前記実施例では、半導体ウエハの一
面にのみ溝を設けているが、両面に対応して設けてもよ
い。この場合、図7に示すように、半導体チップ1の表
裏面周縁部分には、エッチングによって形成した溝12
の一部が現れて平滑面50となり、ダイシングされて製
造された半導体チップ1の外観形状が良くなる。また、
前記溝はU字断面溝となっているが、溝断面形状はどの
ような形状でも良い。
【0027】図8は本発明の他の実施例による半導体ウ
エハにおけるダイシング状態を示す一部拡大断面図であ
る。この実施例では、半導体ウエハ10における溝12
をカットゾーン11に一致させて設けた例である。前記
溝12はカットゾーン11の幅よりも広くなり、ブレー
ド14でカットゾーン11の中央に沿ってダイシングを
行った際、ブレード14の両端に溝12の両側が現れる
状態となっている。これによれば、ブレード14が半導
体ウエハ10に触れてクラック4が発生しても、このク
ラック4の発生位置は溝12の溝底下となり、素子部5
よりも充分深い位置であることから、クラック4は素子
部5に向かって延びることがなく、素子部5の破壊が防
止できる。
【0028】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である一般の
半導体チップ、すなわち、内部に微細素子があり、外周
に端子結線用の電極(ワイヤボンディングパッド)を有
する半導体チップの製造技術に適用した場合について説
明したが、それに限定されるものではなく、たとえば、
ワイヤボンディングパッドが内部にあり、外周まで微細
素子が配置されるDRAM(Dynamic Random Access Me
mory)を構成する半導体チップの製造技術にはより効果
的である。本発明は少なくとも半導体ウエハを切断する
ダイシング技術には適用できる。
【図面の簡単な説明】
【図1】 本発明の一実施例によるダイシング状態の要
部を示す模式的拡大断面図である。
【図2】 本発明による半導体ウエハを示す模式的平面
図である。
【図3】 本発明によるダイシング状態の要部を示す断
面図である。
【図4】 本発明のダイシング方法における半導体ウエ
ハおよびブレードの要部を示す模式的拡大断面図であ
る。
【図5】 本発明のダイシング方法によって製造された
半導体チップの要部を示す模式的拡大断面図である。
【図6】 本発明の半導体チップの要部を示す模式的拡
大断面図である。
【図7】 本発明の他の実施例による半導体チップを示
す一部拡大断面図である。
【図8】 本発明の他の実施例による半導体ウエハにお
けるダイシング状態を示す一部拡大断面図である。
【図9】 従来のダイシングによって製造された半導体
チップの要部を示す模式的拡大断面図である。
【符号の説明】
1…半導体チップ、2…切断面、3…鋭利な凹凸面、4
…クラック(マイクロクラック)、5…素子部、10…
半導体ウエハ、11…カットゾーン、12…溝、14…
ブレード、15…スピンドル、20…ガードリング、2
5…ワイヤボンディングパッド、26…シリコン半導体
基板、27…第1アルミニウム層、28…第2アルミニ
ウム層、29…フィールド酸化膜、30…層間絶縁膜、
31…パッシベーション膜、35…ダイシング装置、3
6…テーブル、37…真空吸着孔、38…導孔、39…
接手、40…フレーム、41…テープ、45…カバー、
46…レール、47…ブレード駆動部、50…平滑面。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 主面に縦横に素子部を整列配置形成して
    なる半導体ウエハであって、前記素子部と素子部との間
    のダイシングを行うカットゾーンの両側にカットゾーン
    に沿う溝が設けられていることを特徴とする半導体ウエ
    ハ。
  2. 【請求項2】 主面に縦横に素子部を整列配置形成して
    なる半導体ウエハであって、前記素子部と素子部との間
    のダイシングを行うカットゾーン部分にカットゾーンよ
    りも幅が広い溝が設けられていることを特徴とする半導
    体ウエハ。
  3. 【請求項3】 主面に素子部を形成してなる半導体チッ
    プであって、主面周縁に沿って溝が設けられていること
    を特徴とする半導体チップ。
  4. 【請求項4】 半導体ウエハをブレードで切断して半導
    体チップを製造するダイシング方法であって、半導体ウ
    エハの素子部が形成された主面において、素子部と素子
    部との間のダイシングを行うカットゾーンの両側にカッ
    トゾーンに沿うように溝を設けておき、その後、前記カ
    ットゾーンの中央に沿ってダイシングを行って半導体チ
    ップを形成することを特徴とするダイシング方法。
  5. 【請求項5】 半導体ウエハをブレードで切断して半導
    体チップを製造するダイシング方法であって、半導体ウ
    エハの素子部が形成された主面において、素子部と素子
    部との間のダイシングを行うカットゾーンにカットゾー
    ンよりも幅の広い溝を設けておき、その後、前記カット
    ゾーンの中央に沿ってダイシングを行って半導体チップ
    を形成することを特徴とするダイシング方法。
JP5979093A 1993-03-19 1993-03-19 半導体ウエハおよび半導体チップならびにダイシング方法 Pending JPH06275713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5979093A JPH06275713A (ja) 1993-03-19 1993-03-19 半導体ウエハおよび半導体チップならびにダイシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5979093A JPH06275713A (ja) 1993-03-19 1993-03-19 半導体ウエハおよび半導体チップならびにダイシング方法

Publications (1)

Publication Number Publication Date
JPH06275713A true JPH06275713A (ja) 1994-09-30

Family

ID=13123435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5979093A Pending JPH06275713A (ja) 1993-03-19 1993-03-19 半導体ウエハおよび半導体チップならびにダイシング方法

Country Status (1)

Country Link
JP (1) JPH06275713A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009932A1 (fr) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
JP2005209719A (ja) * 2004-01-20 2005-08-04 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2006190779A (ja) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006196641A (ja) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2006346716A (ja) * 2005-06-17 2006-12-28 Disco Abrasive Syst Ltd レーザ加工方法
JP2007201182A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20100279490A1 (en) * 2003-09-30 2010-11-04 Intel Corporation Methods and apparatus for laser scribing wafers
US8108998B2 (en) * 2004-11-26 2012-02-07 Canon Kabushiki Kaisha Laser cutting method
JP2012033721A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2013011548A1 (ja) * 2011-07-15 2013-01-24 富士電機株式会社 半導体装置の製造方法
JP2013511155A (ja) * 2009-11-17 2013-03-28 クリー インコーポレイテッド クラックストップを備えたデバイス
WO2013054917A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 半導体素子及びその製造方法
JP2015023121A (ja) * 2013-07-18 2015-02-02 シナプティクス・ディスプレイ・デバイス株式会社 半導体ウェハー、半導体icチップ及びその製造方法
US9070560B2 (en) 2005-11-10 2015-06-30 Renesas Electronics Corporation Semiconductor chip with modified regions for dividing the chip
JP2015198179A (ja) * 2014-04-02 2015-11-09 日亜化学工業株式会社 発光素子の製造方法
US9218960B2 (en) 2012-08-10 2015-12-22 Infineon Technologies Ag Method of manufacturing a semiconductor device including a stress relief layer
US10756029B2 (en) 2017-03-16 2020-08-25 Mitsubishi Electric Corporation Semiconductor device
JP2021057417A (ja) * 2019-09-27 2021-04-08 キヤノン株式会社 半導体装置及び半導体ウエハ

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300224B1 (en) 1999-07-30 2001-10-09 Nippon Sheet Glass Co., Ltd. Methods of dicing semiconductor wafer into chips, and structure of groove formed in dicing area
WO2001009932A1 (fr) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
US20100279490A1 (en) * 2003-09-30 2010-11-04 Intel Corporation Methods and apparatus for laser scribing wafers
US8364304B2 (en) * 2003-09-30 2013-01-29 Intel Corporation Methods and apparatus for laser scribing wafers
JP2005209719A (ja) * 2004-01-20 2005-08-04 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US8108998B2 (en) * 2004-11-26 2012-02-07 Canon Kabushiki Kaisha Laser cutting method
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2006190779A (ja) * 2005-01-05 2006-07-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006196641A (ja) * 2005-01-13 2006-07-27 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2006346716A (ja) * 2005-06-17 2006-12-28 Disco Abrasive Syst Ltd レーザ加工方法
US10002808B2 (en) 2005-11-10 2018-06-19 Renesas Electronics Corporation Semiconductor device manufacturing method and semiconductor device
US9070560B2 (en) 2005-11-10 2015-06-30 Renesas Electronics Corporation Semiconductor chip with modified regions for dividing the chip
JP2007201182A (ja) * 2006-01-26 2007-08-09 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2013511155A (ja) * 2009-11-17 2013-03-28 クリー インコーポレイテッド クラックストップを備えたデバイス
US8877611B2 (en) 2009-11-17 2014-11-04 Cree, Inc. Devices with crack stops
JP2012033721A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JPWO2013011548A1 (ja) * 2011-07-15 2015-02-23 富士電機株式会社 半導体装置の製造方法
WO2013011548A1 (ja) * 2011-07-15 2013-01-24 富士電機株式会社 半導体装置の製造方法
US9240456B2 (en) 2011-07-15 2016-01-19 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
WO2013054917A1 (ja) * 2011-10-13 2013-04-18 株式会社タムラ製作所 半導体素子及びその製造方法
US9218960B2 (en) 2012-08-10 2015-12-22 Infineon Technologies Ag Method of manufacturing a semiconductor device including a stress relief layer
DE102013108585B4 (de) 2012-08-10 2021-09-02 Infineon Technologies Ag Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
JP2015023121A (ja) * 2013-07-18 2015-02-02 シナプティクス・ディスプレイ・デバイス株式会社 半導体ウェハー、半導体icチップ及びその製造方法
JP2015198179A (ja) * 2014-04-02 2015-11-09 日亜化学工業株式会社 発光素子の製造方法
US10756029B2 (en) 2017-03-16 2020-08-25 Mitsubishi Electric Corporation Semiconductor device
US11031357B2 (en) 2017-03-16 2021-06-08 Mitsubishi Electric Corporation Semiconductor device
JP2021057417A (ja) * 2019-09-27 2021-04-08 キヤノン株式会社 半導体装置及び半導体ウエハ

Similar Documents

Publication Publication Date Title
JPH06275713A (ja) 半導体ウエハおよび半導体チップならびにダイシング方法
US6699774B2 (en) Wafer splitting method using cleavage
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5128897B2 (ja) ウエーハの分割方法
EP0678904A1 (en) Multicut wafer saw process
US20060261445A1 (en) Integrated circuit device with treated perimeter edge
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
US20060169680A1 (en) Integrated, integrated circuit singulation system
TWI732949B (zh) 晶圓的加工方法
JPH1140520A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2017204555A (ja) 切削方法
JP4892201B2 (ja) 貼合せワークの外周エッジ部の段差加工方法及び装置
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
JP2012222310A (ja) ウェーハの加工方法
TW201907455A (zh) 被加工物的切削方法
JP2002043254A (ja) ダイシング装置及びダイシング方法
US6264535B1 (en) Wafer sawing/grinding process
JP2007019478A (ja) ウエハのダイシング方法、ダイシング装置および半導体素子
US11024542B2 (en) Manufacturing method of device chip
JP6896346B2 (ja) 被加工物の加工方法
JP2000195826A (ja) ウェ―ハの分割方法及び半導体装置の製造方法
JP6896347B2 (ja) 被加工物の加工方法
JP4744078B2 (ja) 半導体ウェーハ
JP5181209B2 (ja) 半導体ウエハのダイシング方法
JPS60216565A (ja) ウエハのダイシング方法