JPWO2013011548A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2013011548A1
JPWO2013011548A1 JP2013524532A JP2013524532A JPWO2013011548A1 JP WO2013011548 A1 JPWO2013011548 A1 JP WO2013011548A1 JP 2013524532 A JP2013524532 A JP 2013524532A JP 2013524532 A JP2013524532 A JP 2013524532A JP WO2013011548 A1 JPWO2013011548 A1 JP WO2013011548A1
Authority
JP
Japan
Prior art keywords
wafer
groove
main surface
breakdown voltage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013524532A
Other languages
English (en)
Other versions
JP5768885B2 (ja
Inventor
博樹 脇本
博樹 脇本
荻野　正明
正明 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013524532A priority Critical patent/JP5768885B2/ja
Publication of JPWO2013011548A1 publication Critical patent/JPWO2013011548A1/ja
Application granted granted Critical
Publication of JP5768885B2 publication Critical patent/JP5768885B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Dicing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

ウエハ（１０）の第１主面に、逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造、分離構造部のｐ型分離領域を形成する。逆阻止型ＩＧＢＴのおもて面素子構造および耐圧構造部のおもて面素子構造は、ウエハ（１０）の素子形成領域（１）に形成される。分離構造部のｐ型分離領域は、素子形成領域（１）の素子端部側に耐圧構造部を囲むように形成される。つぎに、ウエハ（１０）の第２主面側からウエハ（１０）を薄板化した後、ウエハ（１０）の第２主面にｐ型分離領域に達する溝（３）を形成する。このとき、溝（３）の長手方向の端部がウエハ（１０）の外周端部（２−１ａ，２−２ａ，２−１ｂ，２−２ｂ）に達しないように当該溝（３）を形成する。つぎに、ウエハ（１０）の第２主面にｐ型コレクタ層を形成するとともに、溝（３）の側壁にｐ型コレクタ層およびｐ型分離領域に接するｐ型層を形成することで逆阻止型ＩＧＢＴが完成する。

Description

この発明は、半導体装置の製造方法に関する。
従来、電力用半導体素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を有するワンチップのパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。
また、ＡＣ（交流）／ＡＣ変換を行うため、直接リンク形変換回路等のマトリックスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。そこで、逆耐圧を有するＩＧＢＴを逆並列接続することにより前記双方向スイッチング素子を構成するために、逆耐圧を有するＩＧＢＴ（以下、逆阻止型ＩＧＢＴとする）が要望されている。このような逆阻止型ＩＧＢＴの構成について説明する。
図１１は、逆阻止型ＩＧＢＴの構成の要部を示す断面図である。図１１には、逆阻止型ＩＧＢＴ１００の耐圧構造部１１０近傍の断面構造を示す。逆阻止型ＩＧＢＴ１００は、活性領域（不図示）と、耐圧を保持するための耐圧構造部１１０と、逆耐圧を保持するための分離構造部１２０と、を備える。耐圧構造部１１０は活性領域を囲み、分離構造部１２０は耐圧構造部１１０を囲む。活性領域において、ｎ型ドリフト領域となる半導体基板１０１の第１主面（おもて面）にはＩＧＢＴのＭＯＳゲート構造やエミッタ電極（不図示）が形成されている。
耐圧構造部１１０において、半導体基板１０１の第１主面の表面層には、ｐ型フィールドリミッティングリング１１１およびｐ型チャネルストッパー１１２が形成されている。ｐ型チャネルストッパー１１２は、耐圧構造部１１０の素子端部側に形成されている。ｐ型フィールドリミッティングリング１１１およびｐ型チャネルストッパー１１２には、それぞれ導電膜１１３が接続されている。各導電膜１１３は、層間絶縁膜１１４によって互いに絶縁されている。
半導体基板１０１の第２主面（裏面）の表面層には、活性領域から耐圧構造部１１０にわたってｐ型コレクタ層１０２が形成されている。そして、逆阻止型ＩＧＢＴ１００の逆耐圧を保持するためには、半導体基板１０１の第２主面側に設けられたｐ型コレクタ層１０２と、半導体基板１０１の第１主面側に設けられたｐ型チャネルストッパー１１２とが接続されている必要がある。このため、半導体基板１０１の素子端部の分離構造部１２０には、ｐ型コレクタ層１０２とｐ型チャネルストッパー１１２とに接するｐ型分離領域１２１が形成される。
ｐ型分離領域１２１は、例えば、半導体基板１０１の第１主面側から第２主面にまで達する深い拡散によって、半導体基板１０１の厚さと同じ深さの拡散層として形成することができる。このようにｐ型分離領域１２１となる拡散層を形成する場合、耐圧クラスごとのｎ型ドリフト領域の厚さに応じた深さで拡散層を形成する必要がある。具体的には、ｐ型分離領域１２１となる拡散層の深さは、６００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて１２０μｍ以上とし、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて２００μｍ以上とする必要がある。しかしながら、１２０μｍ以上の深さで拡散層を形成するためには、１３００℃の温度で１００時間以上の熱処理を行う必要があるので実用的ではない。
このような問題を解消するため、図１１に示すように、半導体基板１０１の第１主面側から第２主面に形成された溝１３０に達する深さで半導体基板１０１の厚さよりも浅く形成されたｐ型分離領域１２１と、溝１３０の側壁部に形成されたｐ型層１３１とによって、ｐ型コレクタ層１０２とｐ型チャネルストッパー１１２とを接続した逆阻止型ＩＧＢＴ１００が公知である。このように溝１３０の側壁部にｐ型層１３１が形成されていることにより、逆阻止型ＩＧＢＴ１００は、半導体基板１０１の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと同程度の逆耐圧を得ることができる。
具体的には、逆阻止型ＩＧＢＴ１００は、例えば、次のように作製（製造）される。まず、半導体基板１０１の第１主面側から第２主面に達しない所定の深さでｐ型分離領域１２１を形成する。つぎに、半導体基板１０１の第１主面にＭＯＳゲート構造やエミッタ電極などのおもて面素子構造および耐圧構造部１１０のおもて面素子構造を形成する。耐圧構造部１１０のおもて面素子構造として形成されるｐ型チャネルストッパー１１２は、ｐ型分離領域１２１に接するように形成される。
つぎに、半導体基板１０１の第２主面側からｐ型分離領域１２１に達する溝１３０を形成する。溝１３０は、耐圧構造部１１０を囲むように形成される。そして、半導体基板１０１の第２主面の表面層にｐ型コレクタ層１０２を形成するとともに、溝１３０の側壁部の表面層に、ｐ型コレクタ層１０２およびｐ型分離領域１２１に接するｐ型層１３１を形成する。その後、ｐ型コレクタ層１０２およびｐ型層１３１に接するコレクタ電極（不図示）を形成する。
このような逆阻止型ＩＧＢＴ１００は、ウエハの各素子形成領域にそれぞれ形成される。溝１３０は、ウエハの素子形成領域を囲むダイシングライン上に形成される。そして、溝１３０の底面の短手方向の幅よりも狭い幅を有するダイシングブレードを用いて溝１３０に沿ってウエハをダイシングし、ウエハに形成された複数の逆阻止型ＩＧＢＴ１００をそれぞれチップ状に切り出す。これにより、逆阻止型ＩＧＢＴ１００が完成する。
逆阻止型ＩＧＢＴの製造方法として、次の方法が提案されている。ＩＧＢＴのプレーナ型の耐圧構造の外側にポジティブベベル構造を形成する。プレーナ型の耐圧構造で順方向耐圧を出し、ポジティブベベル構造で逆方向耐圧を出す。ベベル面（半導体基板の端面）にｐ領域を形成することで、逆方向耐圧を有する半導体装置が得られる（例えば、下記特許文献１参照。）。
つぎに、逆阻止型ＩＧＢＴ１００が形成されたウエハにおける溝１３０の配置について説明する。図１２は、従来の半導体装置の製造途中のウエハの状態を示す説明図である。図１２の上側に、ウエハ２００の第２主面に形成された溝１３０の平面レイアウトを点線で示す。図１２の中央および下側に、切断線ＡＡ−ＡＡ’，ＢＢ−ＢＢ’で切断したウエハ２００の断面構造を示す。切断線ＡＡ−ＡＡ’で切断した断面は、溝１３０をその短手方向に複数の素子形成領域２０１を横切るように切断した断面構造である。切断線ＢＢ−ＢＢ’で切断した断面は、溝１３０をその長手方向に切断した断面構造である。
図１２に示すように、ウエハ２００の各素子形成領域２０１に逆阻止型ＩＧＢＴ（不図示）が形成されることにより、ウエハ２００の第２主面に格子状に溝１３０が形成される。溝１３０は、ウエハ２００の外周端部（側面）２０２に達するように形成される。具体的には、切断線ＡＡ−ＡＡ’で切断したウエハ２００の断面においては、溝１３０は、ウエハ２００の第２主面に一定の間隔で形成され、ウエハ２００の第２主面の外周端部２０２−１ａ，２０２−２ａには形成されていない。
一方、切断線ＢＢ−ＢＢ’で切断したウエハ２００の断面においては、溝１３０は、ウエハ２００の第２主面の外周端部２０２−１ｂから他方の外周端部２０２−２ｂにわたって形成され、ウエハ２００を横方向（素子の深さ方向に垂直な方向）に貫通する。このため、切断線ＢＢ−ＢＢ’で切断したウエハ２００の断面において、ウエハ２００の厚さは一様に薄くなる。
ウエハに素子構造を形成する方法として、素子領域を確定するリソグラフィー工程において、エッチングマスクとなる絶縁膜を堆積した半導体基板上にフォトレジストを塗布する工程と、有効チップを露光し、かつ、有効チップ外のウエハ周辺部を、有効チップと同じレチクルを用いてダミーとして露光した上で現像し、被エッチング面積がウエハ全体の６０％以上となる最小数だけ露光して被エッチング領域とする工程とを備えた方法が提案されている（例えば、下記特許文献２参照。）。
また、別の方法として、半導体ウエハの有効処理領域内に位置し、半導体集積回路装置を構成する製品チップが形成される製品チップ領域、および、前記半導体ウエハの外周部に位置し、前記製品チップとはならない不完全チップが形成される擬似チップ領域を含む半導体ウエハを処理する半導体集積回路装置の製造方法であって、前記製品チップ領域の絶縁膜に半導体集積回路素子を構成する導電性の素子構成部材が形成される凹部を形成すると同時に、前記周辺チップ領域の絶縁膜に前記凹部のパターン寸法の２倍以上１ｍｍ以下の擬似凹部を形成する第１の工程と、前記半導体ウエハの全面に前記凹部および擬似凹部の内面を含む前記絶縁膜の表面に導電膜を堆積し、前記導電膜をＣＭＰ法により研磨して前記絶縁膜の表面の前記導電膜を除去することにより前記凹部内面および疑似凹部内面に導電性の素子形成部材を形成する第２の工程と、を含む方法が提案されている（例えば、下記特許文献３参照。）。
さらに、ウエハに溝を形成する方法として、レジストパターンをマスクとして配線パターンを形成する際に、ウエハ周辺部の無効パターン領域にもレジストパターンを部分的に形成する方法が提案されている（例えば、下記特許文献４参照。）。
特開２００１−１８５７２７号公報 特許第３２８５１４６号公報 特許第３５５６４３７号公報 特開２００４−２０７５５３号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、次のような問題が生じることが新たに判明した。上述した図１２の切断線ＢＢ−ＢＢ’で切断した断面に示すようにウエハ２００の外周端部２０２に達する溝１３０を形成した場合、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、高い頻度でウエハ２００に割れが生じた。ウエハ２００の割れは、ウエハ２００の外周端部２０２近傍の溝１３０を基点として生じることが確認された。割れの生じたウエハ２００は、その後のウエハプロセスの製造ラインに載せることができない。したがって、ウエハ２００の良品率が低下するという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、半導体ウエハの割れを低減させることのできる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体ウエハの第１主面に、半導体素子のゲート電極からなるＭＯＳゲート構造および第１電極と、前記半導体素子の耐圧を保持するための耐圧構造部と、前記半導体素子および前記耐圧構造部を囲む第２導電型の第１半導体領域と、を形成する工程を行う。つぎに、前記半導体ウエハの第２主面から前記第１半導体領域に達する溝を形成する工程を行う。つぎに、前記半導体ウエハの第２主面に第２導電型の第２半導体領域を形成するとともに、前記溝の側壁に前記第１半導体領域および前記第２半導体領域に電気的に接する第２導電型の第３半導体領域を形成する工程を行う。つぎに、前記第２半導体領域に電気的に接する第２電極を形成する工程を行う。このとき、前記溝を形成する工程では、前記半導体ウエハの外周端部から内側に所定の幅で当該半導体ウエハを残し、当該前記半導体ウエハの外周端部よりも当該半導体ウエハの内側に前記溝を形成する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記溝の側壁から前記半導体ウエハの外周端部までの距離を７ｍｍ以上残すように前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の断面形状は、台形状または円形状であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記溝の底部に対応する部分の前記半導体ウエハの厚さが部分的に厚くなるように前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記半導体素子および前記耐圧構造部を囲むように前記溝を形成することを特徴とする。
上述した発明によれば、ウエハに形成された半導体素子および耐圧構造部を囲む溝を当該ウエハに形成する際に、溝の長手方向の端部がウエハの外周端部に達しないように当該溝を形成する。このため、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、ウエハに割れが生じることを低減することができる。
本発明にかかる半導体装置の製造方法によれば、半導体ウエハの割れを低減させることができるという効果を奏する。
図１は、実施の形態１による半導体装置の製造途中のウエハの状態を示す説明図である。 図２は、実施の形態１にかかる溝の断面形状について示す断面図である。 図３は、実施の形態２にかかる溝の断面形状について示す断面図である。 図４は、実施の形態３にかかる溝の断面形状について示す断面図である。 図５は、実施の形態３による半導体装置の製造途中の溝の状態を示す断面図である。 図６は、実施の形態３による半導体装置の製造途中のウエハの状態を示す平面図である。 図７は、実施の形態４にかかる溝の平面形状について示す平面図である。 図８は、実施の形態４にかかる溝の平面形状の別の一例について示す平面図である。 図９は、ウエハの割れ発生率について示す特性図である。 図１０は、実施例にかかるウエハ外周端部の端部形状について模式的に示す断面図である。 図１１は、逆阻止型ＩＧＢＴの構成の要部を示す断面図である。 図１２は、従来の半導体装置の製造途中のウエハの状態を示す説明図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１による半導体装置の製造途中のウエハの状態を示す説明図である。図１の上側に、半導体装置が形成された状態のウエハ１０の平面図を示す。図１において、切断線Ａ−Ａ’で切断したウエハ１０の断面は、溝３をその短手方向に複数の素子形成領域１を横切るように切断した断面構造である（図１中央の断面図）。切断線Ｂ−Ｂ’で切断したウエハ１０の断面は、溝３をその長手方向に切断した断面構造である（図１下側の断面図）。また、図２は、実施の形態１にかかる溝の断面形状について示す断面図である。
図１に示すように、ウエハ１０の各素子形成領域１には、それぞれ半導体装置の素子構造（不図示）が形成される。ウエハ１０に形成される半導体装置は、例えば、逆耐圧を有するＩＧＢＴ（逆阻止型ＩＧＢＴ）である（図１１参照）。逆阻止型ＩＧＢＴは、オン状態のときに電流が流れる活性領域と、耐圧を保持するための耐圧構造部と、逆耐圧を保持するための分離構造部と、を備える。すなわち、活性領域、耐圧構造部および分離構造部は、各素子形成領域１内に形成される。
各素子形成領域１の活性領域において、ｎ型ドリフト領域となるｎ型のウエハ１０の第１主面（おもて面）には、ベース領域、エミッタ領域、ゲート絶縁膜、ゲート電極からなるＭＯＳゲート構造およびエミッタ電極（第１電極）など、例えばＩＧＢＴのおもて面素子構造が形成される。
耐圧構造部は、活性領域を囲むように形成される。各素子形成領域１の耐圧構造部において、ウエハ１０の第１主面の表面層には、ｐ型フィールドリミッティングリングおよびｐ型チャネルストッパーなどの耐圧構造部のおもて面素子構造が形成される。ｐ型チャネルストッパーは、ｐ型フィールドリミッティングリングと離れて、耐圧構造部の素子端部側に形成される。ｐ型フィールドリミッティングリングおよびｐ型チャネルストッパーには、それぞれ導電膜が接続される。各導電膜は、層間絶縁膜によって互いに絶縁される。
分離構造部は、各素子形成領域１の素子端部側に耐圧構造部を囲むように形成される。各素子形成領域１の分離構造部において、ウエハ１０の第１主面の表面層には、ウエハ１０の第２主面に達しない所定の深さで逆阻止型ＩＧＢＴの逆耐圧を保持するためｐ型分離領域（第１半導体領域）が形成される。ｐ型分離領域は、例えばイオン注入および熱処理による拡散によって形成される。また、ｐ型分離領域は、ｐ型チャネルストッパーに接するように形成される。
そして、ウエハ１０は、上述したように第１主面側に逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造および分離構造部が形成された後、第２主面（裏面）側から薄板化される。薄板化されたウエハ１０の第２主面には、ｐ型分離領域に達する溝３が形成される。溝３は、ウエハ１０の第２主面の外周端部（側面）２に達しないように形成される。すなわち、溝３は、ウエハの横方向（素子の深さ方向に垂直な方向）に貫通しないように形成される。また、溝３は、活性領域および耐圧構造部を囲むように、例えばウエハ１０の素子形成領域１を囲むダイシングライン上に形成される。
具体的には、溝３は、ウエハ１０の第２主面に形成したレジストマスクをマスクとして、例えばウェットエッチングやドライエッチングによって形成される。また、溝３は、ウエハ１０の外周端部２から内側に所定の幅で当該ウエハ１０を残すように、ウエハ１０の外周端部よりも内側に形成される。すなわち、溝３は、溝３の長手方向の端部がウエハ１０の外周端部２−１ａ，２−２ａ，２−１ｂ，２−２ｂに達しないように形成される。このように溝３を形成することにより、ウエハ１０のダイシング時におけるウエハ１０の割れを低減することができる。
ウエハ１０の外周端部２から内側に残される部分の幅、すなわち、ウエハ１０の外周端部２からウエハ１０の外周端部２に最も近い溝３の側壁上端までの距離（以下、溝・ウエハ外周端部間の最短距離とする）ｗ１１は、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて５ｍｍ以上であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて７ｍｍ以上であるのが好ましい。溝・ウエハ外周端部間の最短距離ｗ１１を大きくしすぎた場合、１枚のウエハ１０から切り出されるチップ枚数が減少してコストが増大するため、逆阻止型ＩＧＢＴの構成や耐圧クラスに合わせて溝・ウエハ外周端部間の最短距離ｗ１１を適宜変更するのが好ましい。
薄板化後のウエハ１０の厚さは、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて例えば１９０μｍ程度であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて例えば２７０μｍ程度であってもよい。溝３の深さｔは、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて８５μｍ以下であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて１７５μｍ以下であってもよい。溝３の形成方法については後述する。溝３が形成されたウエハ１０の断面形状については後述する。
また、ウエハ１０の第２主面の表面層には、溝３を形成するためのレジストマスクが除去された後に、活性領域から耐圧構造部にわたって逆阻止型ＩＧＢＴのｐ型コレクタ層（第２半導体領域：不図示）が形成される。そして、溝３の側壁部の表面層には、ｐ型コレクタ層およびｐ型分離領域に接するｐ型層（第３半導体領域）が形成される。すなわち、ウエハ１０の第１主面側から所定の深さで形成されたｐ型分離領域と、溝３の側壁部に形成されたｐ型層とによって、ｐ型コレクタ層とｐ型チャネルストッパーとが接続される。ｐ型層は、例えばｐ型コレクタ層と同時に形成される。
さらに、ウエハ１０の第２主面側には、ｐ型コレクタ層およびｐ型層に接するコレクタ電極（第２電極）が形成される。コレクタ電極は、例えば、化学気相成長法やスパッタリング法などの物理気相成長法によって形成される。このようにして、図１上側の平面図に点線で示すように、ウエハ１０の第２主面に、ウエハ１０の外周端部２に達しないように格子状に溝３が形成される。その後、ウエハ１０は、溝３の底面の短手方向の幅よりも狭い幅を有するダイシングブレードを用いてダイシングラインに沿ってダイシングされチップ状に切断される。これにより、ウエハ１０の各素子形成領域１に形成された逆阻止型ＩＧＢＴが個々のチップに切断され、逆阻止型ＩＧＢＴが完成する。
つぎに、例えばウェットエッチングによって溝３の形成方法について説明する。まず、逆阻止型ＩＧＢＴのおもて面素子構造（耐圧構造部のおもて面素子構造および分離構造部のｐ型分離領域も含む）が形成されたウエハ１０の第１主面を保護レジストによって保護する。そして、保護レジストの表面にテープを貼り付ける。逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造および分離構造部のｐ型分離領域は、例えば従来と同様の方法で形成されてもよい。つぎに、ウエハ１０のテープが貼り付けられた第１主面側を下にして、ウエハ１０を例えばステージに固定する。
つぎに、例えば研削またはエッチングによって、ウエハ１０の第２主面側からウエハ１０を均一に除去してウエハ１０を薄板化する。ウエハ１０の第１主面に保護レジストが形成される際にウエハ１０の第１主面から側面および第２主面にまたがって保護レジストが形成されるが、ウエハ１０の裏面に形成された保護レジストは、ウエハ１０の第２主面側からウエハ１０が薄板化されることによって除去される。ウエハ１０を薄板化した後、ウエハ１０の第１主面からテープを剥離する。
つぎに、フォトリソグラフィーによって、ウエハ１０の第２主面に、溝３の形成領域が開口するレジストマスクを形成する。レジストマスクの開口部は、ウエハ１０の第２主面に塗布されたレジストの、ウエハ１０の外周端部２から少なくとも溝・ウエハ外周端部間の最短距離ｗ１１分だけウエハ１０の内側までの領域に対応する部分には形成されない。つぎに、ウエハ１０全体をアルカリ溶液に浸漬してウェットエッチングを行い、レジストマスクの開口部に露出するウエハ１０を除去する。これにより、ウエハ１０の第２主面に溝３が形成される。溝３は、ウエハ１０の第１主面に形成されたｐ分離領域に達する深さｔとなるように形成される。
溝３を形成するためのレジストマスクは、溝３のパターンをレジストに露光および現像することによって形成されてもよい。具体的には、ステッパーを用いてウエハ１０の第２主面に塗布された例えばレジストを露光する。このとき、ウエハ１０の第２主面に塗布されたレジストの、ウエハ１０の外周端部２から少なくとも溝・ウエハ外周端部間の最短距離ｗ１１分だけウエハ１０の内側までの領域に対応する部分に溝３のパターンを露光しないように露光条件を設定する。
つぎに、溝３が形成されたウエハ１０の断面形状について説明する。図１上側のウエハ１０の平面図に示すように、溝３は、ウエハ１０の外周端部２に達しないように格子状の平面レイアウトで配置される。このため、図１の中央および下側の切断線Ａ−Ａ’，Ｂ−Ｂ’で切断したウエハ１０の断面に示すように、ウエハ１０の外周端部２−１ａ，２−２ａ，２−１ｂ，２−２ｂにおける厚さは、ウエハ１０の中央部２−３ａ，２−３ｂの溝３が形成されている部分に比べて厚くなる。図１の切断線Ａ−Ａ’，Ｂ−Ｂ’で切断したウエハ１０の断面では、溝３の側壁は、ウエハ１０の第１主面に対して垂直に図示されているが、後述する図２に示すようにウエハ１０の第１主面に対して斜度を有する。
具体的には、切断線Ａ−Ａ’で切断したウエハ１０の断面においては、溝３は、ウエハ１０の第２主面に一定の間隔で形成され、ウエハ１０の第２主面の外周端部２−１ａ，２−２ａには形成されていない。このため、切断線Ａ−Ａ’におけるウエハ１０の断面形状は、第２主面側に溝３による凹凸が形成される。ウエハ１０の、隣り合う溝３に挟まれた部分には、逆阻止型ＩＧＢＴおよび耐圧構造部の素子構造（不図示）が形成される。
一方、切断線Ｂ−Ｂ’で切断したウエハ１０の断面においては、ウエハ１０の外周端部２−１ｂ，２−２ｂにおけるウエハ１０の厚さを残して溝３が形成される。具体的には、溝３は、ウエハ１０の第２主面の外周端部２−１ｂから他方の外周端部２−２ｂにわたって形成されず、ウエハ１０を横方向に貫通しない。このため、切断線Ｂ−Ｂ’におけるウエハ１０の断面形状は、中央部２−３ｂの厚さが一様に薄く除去され、外周端部２−１ｂ，２−２ｂが厚く残る凹部状となる。
つぎに、ウエハ１０に形成される溝３の断面形状について説明する。図２に示すように、溝３は、溝３の開口部の短手方向の第１幅ｗ２１が溝３の底面の短手方向の第２幅ｗ２２よりも広い台形状の断面形状を有する。また、溝３の側壁に（１１０）面が露出するように溝３を形成するのが好ましい。その理由は、溝３の側壁を平坦な面にすることができるので、溝３の側壁に形成されるｐ型層の拡散深さを均一にすることができるからである。このような台形状の断面形状を有する溝３は、例えばウェットエッチングによって形成される。
具体的には、溝３は、レジストマスク１１をマスクとして、異方性エッチングによってｐ型分離領域４に達する深さｔで形成される。異方性エッチングによって溝３の底面の延長線と溝３の側壁とのなす角θが鋭角になり、台形状の断面形状を有する溝３が形成される。第１幅ｗ２１は、例えば２５０μｍ程度であってもよい。第２幅ｗ２２は、例えば１００μｍ程度であってもよい。
また、溝３の断面形状は、略矩形状としてもよい（不図示）。略矩形状の断面形状を有する溝３は、例えばドライエッチングによって形成される。具体的には、溝３は、レジストマスクをマスクとして、異方性エッチングによってｐ型分離領域に達する深さで形成される。異方性エッチングによって溝３を形成することによって、溝３の底面の延長線と溝３の側壁とのなす角θが略９０°程度となり、略矩形状の断面形状を有する溝３が形成される。
以上、説明したように、実施の形態１にかかる半導体装置の製造方法によれば、ウエハ１０の素子形成領域１の分離構造部に溝３を形成する際に、溝３の長手方向の端部がウエハ１０の外周端部に達しないように当該溝３を形成する。このため、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、ウエハ１０に割れが生じることを低減することができる。したがって、ウエハ１０の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと比べて、ウエハ１０の良品率を向上することができる。
また、実施の形態１にかかる半導体装置の製造方法によれば、ウエハ１０の第１主面に形成したｐ型分離領域とｐ型コレクタ層とをｐ型層によって電気的に接続した逆阻止型ＩＧＢＴの製造方法に適用することができる。このため、ｐ型分離領域を形成するための１３００℃の温度で１００時間以上の熱処理を行うことなく、ウエハ１０の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと同程度の逆耐圧を有する逆阻止型ＩＧＢＴを良品率よく製造することができる。
（実施の形態２）
図３は、実施の形態２にかかる溝の断面形状について示す断面図である。実施の形態２にかかる半導体装置の製造方法が実施の形態１と異なるのは、図３に示すように、ウエハ１０の素子形成領域１の分離構造部に形成される溝として、底面コーナー部３１ａの形状を円弧状とした溝３１を形成することである。このような溝３１は、例えば、ウエハ１０の素子形成領域１の分離構造部に形成した溝の底面コーナー部を円形状に変形させることにより形成される。
具体的には、まず、実施の形態１と同様に、レジストマスク１１をマスクとして例えばウェットエッチングを行い、ウエハ１０の第２主面に、素子形成領域１の分離構造部に形成されたｐ型分離領域４に達する溝を形成する。そして、この溝の底面コーナー部に例えばレーザーを照射して円形状に変形させる。これにより、底面コーナー部３１ａが円弧状の溝３１が形成される。溝３１の底面コーナー部３１ａだけでなく、溝３１の底面を円弧状にし、例えばＵ字状の断面形状を有する溝３１を形成してもよい。
また、溝３１を形成する別の一例として、エッチングを２回行い、２回目のエッチングによって溝の底面コーナー部を円形状に変形させてもよい。具体的には、まず、実施の形態１と同様にウェットエッチングを行い（１回目のエッチング）、ウエハ１０の第２主面にｐ型分離領域４に達する溝を形成する。そして、レジストマスク１１を除去する。その後、ドライエッチングなどの等方性エッチングを行い（２回目のエッチング）、溝の底面コーナー部を円形状に変形させる。このように２回目にドライエッチングを行うことにより、１回目のエッチング時に溝内に突出するように溝の側壁上端にオーバーハングが形成されたとしても、このオーバーハングを２回目のエッチングによって除去することができる。
溝３１の寸法は、例えば、実施の形態１にかかる溝の寸法と同様である。ウエハ１０に形成される溝３１以外の逆阻止型ＩＧＢＴの構成は、実施の形態１のウエハに形成される逆阻止型ＩＧＢＴの構成と同様である。実施の形態２にかかる溝３１の形成方法を除く逆阻止型ＩＧＢＴの製造方法は、実施の形態１にかかる逆阻止型ＩＧＢＴの製造方法と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１にかかる半導体装置の製造方法と同様の効果を得ることができる。また、ウエハ１０の溝３１の底面コーナー部３１ａの形状を円弧状にすることにより、ウエハ１０のウエハプロセス処理中、ウエハ搬送時、ウエハハンドリング時にウエハ１０の溝３１の底面コーナー部３１ａにかかる応力をより低減することができる。したがって、ウエハ１０の割れをより低減させることができる。
（実施の形態３）
図４は、実施の形態３にかかる溝の断面形状について示す断面図である。実施の形態３にかかる半導体装置の製造方法が実施の形態１と異なるのは、図４に示すように、ウエハ１０の素子形成領域１の分離構造部に形成される溝の底面に対応する部分のウエハ１０の厚みが部分的に厚くなるように当該溝３２を形成することである。このような溝３２は、例えば、隣り合う素子形成領域１の間に溝３２の形成領域の短手方向に並ぶように２本の溝を形成し、この２本の溝の間に形成された突起部を所定の高さまで小さくすることにより形成される。
具体的には、溝３２は、例えば、次のように形成される。図５は、実施の形態３による半導体装置の製造途中の溝の状態を示す断面図である。また、図６は、実施の形態３による半導体装置の製造途中のウエハの状態を示す平面図である。まず、図５に示すように、例えば、ウエハ１０の第１主面に、溝３２の形成領域が開口する第１レジストマスク１１を形成するとともに、溝３２の形成領域内に例えば中央部に設けられたダイシングライン（不図示）の上方のみを覆う第２レジストマスク１２を形成する。
つぎに、第１，２レジストマスク１１，１２をマスクとして例えばウェットエッチングを行い、第１，２レジストマスク１１，１２の開口部に露出するウエハ１０を除去して、ウエハ１０の第２主面にｐ型分離領域４に達する溝３２を形成する。このとき、溝３２の形成領域の中央部を覆う第２レジストマスク１２によって、ウエハ１０の第２レジストマスク１２の下方の部分を除去するエッチング速度は、第１，２レジストマスク１１，１２の開口部に露出するウエハ１０を除去するエッチング速度よりも遅くなる。これにより、図５に示すように、第２レジストマスク１２に対応する溝３２の底面から突出する突起部３２ａによって２本の溝に分離された溝３２が形成される。
その後、ウェットエッチングを続けることにより、溝３２の底面から突出する突起部３２ａの高さが低くなり、突起部３２ａの上端部と第２レジストマスク１２との間に隙間が生じる。これにより、図４に示すように、突起部３２ａの上方の空間で２本の溝が連結されるので、突起部３２ａによって底面が部分的に突出した断面形状を有する溝３２が形成される。溝３２の開口部の短手方向の第１幅ｗ３１は、例えば１５５μｍであってもよい。溝３２の底面の短手方向の第２幅ｗ３２は、例えば１００μｍであってもよい。
エッチング終了後に溝３２の底面に残る突起部３２ａの短手方向の第３幅ｗ３３は、ウエハ１０のダイシング時にダイシングブレードによって除去される程度の幅であるのが好ましい。その理由は、ダイシングによってチップ状に切断された完成後の逆阻止型ＩＧＢＴの素子端部に形成される溝３２の底面を平坦な状態にすることができるからである。エッチング終了後に溝３２の底面に残る突起部３２ａの短手方向の第３幅ｗ３３は、例えば２０μｍ〜３０μｍであってもよい。
溝３２を形成するための第１，２レジストマスク１１，１２は、図６に示すように、溝３２の長手方向の端部など任意の箇所で互いに連結されていてもよい。第１，２レジストマスク１１，１２が連結されていることにより、ウエハ１０のエッチング時に第２レジストマスク１２がエッチング浴内を漂うことを防止することができる。このため、エッチング浴内を漂う第２レジストマスク１２が付着物としてウエハ１０に再付着することを防止することができる。また、エッチング浴内を漂う第２レジストマスク１２によるエッチング浴の劣化を防止することができる。
ウエハ１０に形成される溝３２以外の逆阻止型ＩＧＢＴの構成は、実施の形態１のウエハに形成される逆阻止型ＩＧＢＴの構成と同様である。実施の形態３にかかる溝３２の形成方法を除く逆阻止型ＩＧＢＴの製造方法は、実施の形態１にかかる逆阻止型ＩＧＢＴの製造方法と同様である。
以上、説明したように、実施の形態３によれば、実施の形態１にかかる半導体装置の製造方法と同様の効果を得ることができる。また、割れの生じやすい溝３２の底面に対応する部分のウエハ１０の厚さを従来よりも厚く形成することができる。これにより、ウエハプロセス処理中、ウエハ搬送時、ウエハハンドリング時におけるウエハ１０の割れをより低減させることができる。
（実施の形態４）
図７は、実施の形態４にかかる溝の平面形状について示す平面図である。実施の形態４にかかる半導体装置の製造方法が実施の形態１と異なるのは、図７に示すように、ウエハ１０の外周端部２に最も近い素子形成領域１のコーナー部１ａから当該コーナー部１ａに対向する溝３３の側壁コーナー部３３ａまでの溝３３の開口部の第４幅ｗ１２を、溝３３の他の部分の開口部の第１幅ｗ２１よりも狭くすることである。具体的には、例えば、ウエハ１０の外周端部２に最も近い溝３３の側壁コーナー部３３ａを円弧状の平面形状にする。
また、図７に示す溝３３の変形例を示す。図８は、実施の形態４にかかる溝の平面形状の別の一例について示す平面図である。図８に示すように、ウエハ１０の外周端部２に最も近い溝３４の側壁コーナー部３４ａを面取りした平面形状にすることで、溝３３の第４幅ｗ１２を第１幅ｗ２１よりも狭くしてもよい。
このような溝３３，３４は、例えば、溝３３，３４を形成するためのレジストマスクの溝３３の第４幅ｗ１２に対応する部分のパターンを適宜設定し、このレジストマスクをマスクとしてウェットエッチングを行うことで形成される。溝３３，３４を形成する際には、ウエハ１０のダイシング後の逆阻止型ＩＧＢＴの素子端部に、溝３３，３４の側壁コーナー部３３ａ，３４ａが残らないように溝３３，３４の側壁コーナー部３３ａ，３４ａの平面形状を適宜設定するのが好ましい。その理由は、溝３３，３４の側壁コーナー部３３ａ，３４ａが残ってしまった場合、チップ状の逆阻止型ＩＧＢＴの溝３３，３４が半田で充填されたときに、逆阻止型ＩＧＢＴの電気的特性に悪影響を及ぼすからである。
溝３３，３４の側壁コーナー部３３ａ，３４ａ部分以外の寸法は、例えば、実施の形態１にかかる溝の寸法と同様である。ウエハ１０に形成される溝３３，３４以外の逆阻止型ＩＧＢＴの構成は、実施の形態１のウエハに形成される逆阻止型ＩＧＢＴの構成と同様である。実施の形態４にかかる溝３３，３４の形成方法を除く逆阻止型ＩＧＢＴの製造方法は、実施の形態１にかかる逆阻止型ＩＧＢＴの製造方法と同様である。
以上、説明したように、実施の形態４によれば、実施の形態１にかかる半導体装置の製造方法と同様の効果を得ることができる。また、上述したように第４幅ｗ１２を設定することで、溝・ウエハ外周端部間の最短距離ｗ４１，ｗ５１を広げることができる。したがって、１枚のウエハ１０に配置される素子形成領域１の個数を増やすことができる。したがって、１枚のウエハ１０から切り出されるチップ枚数を増やすことができる。
（実施例１）
つぎに、ウエハ１０の割れ発生率について検証する。図９は、ウエハの割れ発生率について示す特性図である。実施の形態１にしたがい、溝・ウエハ外周端部間の最短距離ｗ１１を種々変更してウエハ１０に逆阻止型ＩＧＢＴを作製した。溝・ウエハ外周端部間の最短距離ｗ１１の異なる各ウエハ１０について、それぞれ割れ発生率を測定した。逆阻止型ＩＧＢＴの耐圧クラスを１７００Ｖとした。逆阻止型ＩＧＢＴの活性領域側の厚さ（エミッタ電極を含む）を１９０μｍとした。逆阻止型ＩＧＢＴの活性領域側の厚さ（エミッタ電極を含まない）を１８０μｍとした。逆阻止型ＩＧＢＴの分離構造部側の厚さを１００μｍとした。溝・ウエハ外周端部間の最短距離ｗ１１を９ｍｍ以下の範囲で種々変更した。
図９に示す結果より、溝・ウエハ外周端部間の最短距離ｗ１１を７ｍｍ以上とすることで、ウエハ１０の割れ発生率が低減することが確認された。また、図示を省略するが耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハは、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０よりも割れ発生率が低いことが発明者らによって確認されている。このため、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０の割れ発生率を低減する溝・ウエハ外周端部間の最短距離ｗ１１の設定条件は、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハに適用した場合においてもウエハの割れ発生率を低減する設定条件となる。したがって、溝・ウエハ外周端部間の最短距離ｗ１１を７ｍｍ以上とすることで、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの割れ発生率を低減することができることが検証された。
（実施例２）
つぎに、耐圧クラスが低いほどウエハ１０の割れ発生率が低くなることについて検証した。図１０は、実施例にかかるウエハ外周端部の端部形状について模式的に示す断面図である。実施の形態１にしたがい、ウエハ１０の第１主面側に逆阻止型ＩＧＢＴのおもて面素子構造などを形成する処理から、ウエハ１０の第２主面側にｐ型コレクタ領域およびｐ型層を形成するまでの処理を行った。そして、ウエハ１０の第１主面のおもて面素子構造を保護する保護レジスト、およびウエハ１０の第２主面に溝を形成するためのレジストマスクを除去した後の、ウエハ１０の外周端部２の端部形状を観察した。
具体的には、ウエハ１０に上記ｐ型コレクタ領域およびｐ型層を形成するまでの処理を行い、耐圧クラス１２００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０（以下、第１ウエハとする）と、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０（以下、第２ウエハとする）とを準備した。第１ウエハの薄板化後の厚さを１９０μｍとした。第２ウエハの薄板化後の厚さを２７０μｍとした。このような第１，２ウエハの外周端部２の端部形状を観察した。
図１０（ａ），１０（ｂ）に、それぞれ第１，２ウエハの外周端部２の端部形状を示す。図１０（ａ），１０（ｂ）においては図示を省略するが、第１，２ウエハには素子構造や溝が形成されている。図１０（ａ），１０（ｂ）に示すように、第１ウエハの外周端部２の端部形状は、第２ウエハの外周端部２の端部形状に比べて鋭角になることが確認された。このように、第１ウエハの厚さは第２ウエハよりも薄い。かつ、第１ウエハの外周端部２の端部形状は、第２ウエハの端部形状に比べて鋭角になっている。このため、例えば、ウエハをウエハキャリアに収納する際にウエハキャリア内の仕切り部にウエハ端部が接触したとしても、第１ウエハは、第２ウエハよりも容易に変形し、ウエハキャリア内の仕切り部との接触による摩擦が第２ウエハの場合よりも少ない。これにより、第１ウエハは、第２ウエハよりも割れ発生率が低くなると推測される。
また、第１ウエハのような耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの厚さは、その耐圧クラスに応じて、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハよりも薄くなる。このため、第１ウエハのような耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの外周端部２は、そのウエハの厚さに応じて、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハの外周端部２よりも端部形状が鋭角になる。したがって、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハは、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハよりも割れ発生率が低くなることが検証された。
以上において本発明では、逆阻止型ＩＧＢＴを例に説明しているが、上述した実施の形態に限らず、素子端部に溝を備える半導体装置に適用することが可能である。
以上のように、本発明にかかる半導体装置の製造方法は、汎用インバータ、ＡＣサーボ、無停電電源またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野において使用されるパワー半導体装置を製造するのに有用である。
１ 素子形成領域
２，２−１ａ，２−２ａ，２−１ｂ，２−２ｂ ウエハの外周端部
２−３ａ 素子形成領域を横切るウエハ断面の中央部
２−３ｂ 溝を横切るウエハ断面の中央部
３ 溝
１０ ウエハ
この発明は、半導体装置の製造方法に関する。
従来、電力用半導体素子の一つであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を有するワンチップのパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。
また、ＡＣ（交流）／ＡＣ変換を行うため、直接リンク形変換回路等のマトリックスコンバータの用途に双方向スイッチング素子を使用することにより、回路の小型化、軽量化、高効率化、高速応答化および低コスト化を図る研究がなされるようになった。そこで、逆耐圧を有するＩＧＢＴを逆並列接続することにより前記双方向スイッチング素子を構成するために、逆耐圧を有するＩＧＢＴ（以下、逆阻止型ＩＧＢＴとする）が要望されている。このような逆阻止型ＩＧＢＴの構成について説明する。
図１１は、逆阻止型ＩＧＢＴの構成の要部を示す断面図である。図１１には、逆阻止型ＩＧＢＴ１００の耐圧構造部１１０近傍の断面構造を示す。逆阻止型ＩＧＢＴ１００は、活性領域（不図示）と、耐圧を保持するための耐圧構造部１１０と、逆耐圧を保持するための分離構造部１２０と、を備える。耐圧構造部１１０は活性領域を囲み、分離構造部１２０は耐圧構造部１１０を囲む。活性領域において、ｎ型ドリフト領域となる半導体基板１０１の第１主面（おもて面）にはＩＧＢＴのＭＯＳゲート構造やエミッタ電極（不図示）が形成されている。
耐圧構造部１１０において、半導体基板１０１の第１主面の表面層には、ｐ型フィールドリミッティングリング１１１およびｐ型チャネルストッパー１１２が形成されている。ｐ型チャネルストッパー１１２は、耐圧構造部１１０の素子端部側に形成されている。ｐ型フィールドリミッティングリング１１１およびｐ型チャネルストッパー１１２には、それぞれ導電膜１１３が接続されている。各導電膜１１３は、層間絶縁膜１１４によって互いに絶縁されている。
半導体基板１０１の第２主面（裏面）の表面層には、活性領域から耐圧構造部１１０にわたってｐ型コレクタ層１０２が形成されている。そして、逆阻止型ＩＧＢＴ１００の逆耐圧を保持するためには、半導体基板１０１の第２主面側に設けられたｐ型コレクタ層１０２と、半導体基板１０１の第１主面側に設けられたｐ型チャネルストッパー１１２とが接続されている必要がある。このため、半導体基板１０１の素子端部の分離構造部１２０には、ｐ型コレクタ層１０２とｐ型チャネルストッパー１１２とに接するｐ型分離領域１２１が形成される。
ｐ型分離領域１２１は、例えば、半導体基板１０１の第１主面側から第２主面にまで達する深い拡散によって、半導体基板１０１の厚さと同じ深さの拡散層として形成することができる。このようにｐ型分離領域１２１となる拡散層を形成する場合、耐圧クラスごとのｎ型ドリフト領域の厚さに応じた深さで拡散層を形成する必要がある。具体的には、ｐ型分離領域１２１となる拡散層の深さは、６００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて１２０μｍ以上とし、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて２００μｍ以上とする必要がある。しかしながら、１２０μｍ以上の深さで拡散層を形成するためには、１３００℃の温度で１００時間以上の熱処理を行う必要があるので実用的ではない。
このような問題を解消するため、図１１に示すように、半導体基板１０１の第１主面側から第２主面に形成された溝１３０に達する深さで半導体基板１０１の厚さよりも浅く形成されたｐ型分離領域１２１と、溝１３０の側壁部に形成されたｐ型層１３１とによって、ｐ型コレクタ層１０２とｐ型チャネルストッパー１１２とを接続した逆阻止型ＩＧＢＴ１００が公知である。このように溝１３０の側壁部にｐ型層１３１が形成されていることにより、逆阻止型ＩＧＢＴ１００は、半導体基板１０１の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと同程度の逆耐圧を得ることができる。
具体的には、逆阻止型ＩＧＢＴ１００は、例えば、次のように作製（製造）される。まず、半導体基板１０１の第１主面側から第２主面に達しない所定の深さでｐ型分離領域１２１を形成する。つぎに、半導体基板１０１の第１主面にＭＯＳゲート構造やエミッタ電極などのおもて面素子構造および耐圧構造部１１０のおもて面素子構造を形成する。耐圧構造部１１０のおもて面素子構造として形成されるｐ型チャネルストッパー１１２は、ｐ型分離領域１２１に接するように形成される。
つぎに、半導体基板１０１の第２主面側からｐ型分離領域１２１に達する溝１３０を形成する。溝１３０は、耐圧構造部１１０を囲むように形成される。そして、半導体基板１０１の第２主面の表面層にｐ型コレクタ層１０２を形成するとともに、溝１３０の側壁部の表面層に、ｐ型コレクタ層１０２およびｐ型分離領域１２１に接するｐ型層１３１を形成する。その後、ｐ型コレクタ層１０２およびｐ型層１３１に接するコレクタ電極（不図示）を形成する。
このような逆阻止型ＩＧＢＴ１００は、ウエハの各素子形成領域にそれぞれ形成される。溝１３０は、ウエハの素子形成領域を囲むダイシングライン上に形成される。そして、溝１３０の底面の短手方向の幅よりも狭い幅を有するダイシングブレードを用いて溝１３０に沿ってウエハをダイシングし、ウエハに形成された複数の逆阻止型ＩＧＢＴ１００をそれぞれチップ状に切り出す。これにより、逆阻止型ＩＧＢＴ１００が完成する。
逆阻止型ＩＧＢＴの製造方法として、次の方法が提案されている。ＩＧＢＴのプレーナ型の耐圧構造の外側にポジティブベベル構造を形成する。プレーナ型の耐圧構造で順方向耐圧を出し、ポジティブベベル構造で逆方向耐圧を出す。ベベル面（半導体基板の端面）にｐ領域を形成することで、逆方向耐圧を有する半導体装置が得られる（例えば、下記特許文献１参照。）。
つぎに、逆阻止型ＩＧＢＴ１００が形成されたウエハにおける溝１３０の配置について説明する。図１２は、従来の半導体装置の製造途中のウエハの状態を示す説明図である。図１２の上側に、ウエハ２００の第２主面に形成された溝１３０の平面レイアウトを点線で示す。図１２の中央および下側に、切断線ＡＡ−ＡＡ’，ＢＢ−ＢＢ’で切断したウエハ２００の断面構造を示す。切断線ＡＡ−ＡＡ’で切断した断面は、溝１３０をその短手方向に複数の素子形成領域２０１を横切るように切断した断面構造である。切断線ＢＢ−ＢＢ’で切断した断面は、溝１３０をその長手方向に切断した断面構造である。
図１２に示すように、ウエハ２００の各素子形成領域２０１に逆阻止型ＩＧＢＴ（不図示）が形成されることにより、ウエハ２００の第２主面に格子状に溝１３０が形成される。溝１３０は、ウエハ２００の外周端部（側面）２０２に達するように形成される。具体的には、切断線ＡＡ−ＡＡ’で切断したウエハ２００の断面においては、溝１３０は、ウエハ２００の第２主面に一定の間隔で形成され、ウエハ２００の第２主面の外周端部２０２−１ａ，２０２−２ａには形成されていない。
一方、切断線ＢＢ−ＢＢ’で切断したウエハ２００の断面においては、溝１３０は、ウエハ２００の第２主面の外周端部２０２−１ｂから他方の外周端部２０２−２ｂにわたって形成され、ウエハ２００を横方向（素子の深さ方向に垂直な方向）に貫通する。このため、切断線ＢＢ−ＢＢ’で切断したウエハ２００の断面において、ウエハ２００の厚さは一様に薄くなる。
ウエハに素子構造を形成する方法として、素子領域を確定するリソグラフィー工程において、エッチングマスクとなる絶縁膜を堆積した半導体基板上にフォトレジストを塗布する工程と、有効チップを露光し、かつ、有効チップ外のウエハ周辺部を、有効チップと同じレチクルを用いてダミーとして露光した上で現像し、被エッチング面積がウエハ全体の６０％以上となる最小数だけ露光して被エッチング領域とする工程とを備えた方法が提案されている（例えば、下記特許文献２参照。）。
また、別の方法として、半導体ウエハの有効処理領域内に位置し、半導体集積回路装置を構成する製品チップが形成される製品チップ領域、および、前記半導体ウエハの外周部に位置し、前記製品チップとはならない不完全チップが形成される擬似チップ領域を含む半導体ウエハを処理する半導体集積回路装置の製造方法であって、前記製品チップ領域の絶縁膜に半導体集積回路素子を構成する導電性の素子構成部材が形成される凹部を形成すると同時に、前記周辺チップ領域の絶縁膜に前記凹部のパターン寸法の２倍以上１ｍｍ以下の擬似凹部を形成する第１の工程と、前記半導体ウエハの全面に前記凹部および擬似凹部の内面を含む前記絶縁膜の表面に導電膜を堆積し、前記導電膜をＣＭＰ法により研磨して前記絶縁膜の表面の前記導電膜を除去することにより前記凹部内面および疑似凹部内面に導電性の素子形成部材を形成する第２の工程と、を含む方法が提案されている（例えば、下記特許文献３参照。）。
さらに、ウエハに溝を形成する方法として、レジストパターンをマスクとして配線パターンを形成する際に、ウエハ周辺部の無効パターン領域にもレジストパターンを部分的に形成する方法が提案されている（例えば、下記特許文献４参照。）。
特開２００１−１８５７２７号公報 特許第３２８５１４６号公報 特許第３５５６４３７号公報 特開２００４−２０７５５３号公報
しかしながら、本発明者らが鋭意研究を重ねた結果、次のような問題が生じることが新たに判明した。上述した図１２の切断線ＢＢ−ＢＢ’で切断した断面に示すようにウエハ２００の外周端部２０２に達する溝１３０を形成した場合、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、高い頻度でウエハ２００に割れが生じた。ウエハ２００の割れは、ウエハ２００の外周端部２０２近傍の溝１３０を基点として生じることが確認された。割れの生じたウエハ２００は、その後のウエハプロセスの製造ラインに載せることができない。したがって、ウエハ２００の良品率が低下するという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、半導体ウエハの割れを低減させることのできる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の半導体ウエハの第１主面に、半導体素子のゲート電極からなるＭＯＳゲート構造および第１電極と、前記半導体素子の耐圧を保持するための耐圧構造部と、前記半導体素子および前記耐圧構造部を囲む第２導電型の第１半導体領域と、を形成する工程を行う。つぎに、前記半導体ウエハの第２主面から前記第１半導体領域に達する溝を形成する工程を行う。つぎに、前記半導体ウエハの第２主面に第２導電型の第２半導体領域を形成するとともに、前記溝の側壁に前記第１半導体領域および前記第２半導体領域に電気的に接する第２導電型の第３半導体領域を形成する工程を行う。つぎに、前記第２半導体領域に電気的に接する第２電極を形成する工程を行う。このとき、前記溝を形成する工程では、前記半導体ウエハの外周端部から内側に所定の幅で当該半導体ウエハを残し、当該半導体ウエハの外周端部よりも当該半導体ウエハの内側に前記溝を形成する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記溝の側壁から前記半導体ウエハの外周端部までの距離を７ｍｍ以上残すように前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝の断面形状は、台形状または円形状であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記溝の底部に対応する部分の前記半導体ウエハの厚さが部分的に厚くなるように前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記半導体素子および前記耐圧構造部を囲むように前記溝を形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記半導体素子ごとに矩形状に前記溝を形成することを特徴とする。また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝を形成する工程では、前記半導体ウエハの外周端部に最も近いコーナー部が面取りされた平面形状となるように前記溝を形成することを特徴とする。
上述した発明によれば、ウエハに形成された半導体素子および耐圧構造部を囲む溝を当該ウエハに形成する際に、溝の長手方向の端部がウエハの外周端部に達しないように当該溝を形成する。このため、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、ウエハに割れが生じることを低減することができる。
本発明にかかる半導体装置の製造方法によれば、半導体ウエハの割れを低減させることができるという効果を奏する。
図１は、実施の形態１による半導体装置の製造途中のウエハの状態を示す説明図である。 図２は、実施の形態１にかかる溝の断面形状について示す断面図である。 図３は、実施の形態２にかかる溝の断面形状について示す断面図である。 図４は、実施の形態３にかかる溝の断面形状について示す断面図である。 図５は、実施の形態３による半導体装置の製造途中の溝の状態を示す断面図である。 図６は、実施の形態３による半導体装置の製造途中のウエハの状態を示す平面図である。 図７は、実施の形態４にかかる溝の平面形状について示す平面図である。 図８は、実施の形態４にかかる溝の平面形状の別の一例について示す平面図である。 図９は、ウエハの割れ発生率について示す特性図である。 図１０は、実施例にかかるウエハ外周端部の端部形状について模式的に示す断面図である。 図１１は、逆阻止型ＩＧＢＴの構成の要部を示す断面図である。 図１２は、従来の半導体装置の製造途中のウエハの状態を示す説明図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１による半導体装置の製造途中のウエハの状態を示す説明図である。図１の上側に、半導体装置が形成された状態のウエハ１０の平面図を示す。図１において、切断線Ａ−Ａ’で切断したウエハ１０の断面は、溝３をその短手方向に複数の素子形成領域１を横切るように切断した断面構造である（図１中央の断面図）。切断線Ｂ−Ｂ’で切断したウエハ１０の断面は、溝３をその長手方向に切断した断面構造である（図１下側の断面図）。また、図２は、実施の形態１にかかる溝の断面形状について示す断面図である。
図１に示すように、ウエハ１０の各素子形成領域１には、それぞれ半導体装置の素子構造（不図示）が形成される。ウエハ１０に形成される半導体装置は、例えば、逆耐圧を有するＩＧＢＴ（逆阻止型ＩＧＢＴ）である（図１１参照）。逆阻止型ＩＧＢＴは、オン状態のときに電流が流れる活性領域と、耐圧を保持するための耐圧構造部と、逆耐圧を保持するための分離構造部と、を備える。すなわち、活性領域、耐圧構造部および分離構造部は、各素子形成領域１内に形成される。
各素子形成領域１の活性領域において、ｎ型ドリフト領域となるｎ型のウエハ１０の第１主面（おもて面）には、ベース領域、エミッタ領域、ゲート絶縁膜、ゲート電極からなるＭＯＳゲート構造およびエミッタ電極（第１電極）など、例えばＩＧＢＴのおもて面素子構造が形成される。
耐圧構造部は、活性領域を囲むように形成される。各素子形成領域１の耐圧構造部において、ウエハ１０の第１主面の表面層には、ｐ型フィールドリミッティングリングおよびｐ型チャネルストッパーなどの耐圧構造部のおもて面素子構造が形成される。ｐ型チャネルストッパーは、ｐ型フィールドリミッティングリングと離れて、耐圧構造部の素子端部側に形成される。ｐ型フィールドリミッティングリングおよびｐ型チャネルストッパーには、それぞれ導電膜が接続される。各導電膜は、層間絶縁膜によって互いに絶縁される。
分離構造部は、各素子形成領域１の素子端部側に耐圧構造部を囲むように形成される。各素子形成領域１の分離構造部において、ウエハ１０の第１主面の表面層には、ウエハ１０の第２主面に達しない所定の深さで逆阻止型ＩＧＢＴの逆耐圧を保持するためｐ型分離領域（第１半導体領域）が形成される。ｐ型分離領域は、例えばイオン注入および熱処理による拡散によって形成される。また、ｐ型分離領域は、ｐ型チャネルストッパーに接するように形成される。
そして、ウエハ１０は、上述したように第１主面側に逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造および分離構造部が形成された後、第２主面（裏面）側から薄板化される。薄板化されたウエハ１０の第２主面には、ｐ型分離領域に達する溝３が形成される。溝３は、ウエハ１０の第２主面の外周端部（側面）２に達しないように形成される。すなわち、溝３は、ウエハの横方向（素子の深さ方向に垂直な方向）に貫通しないように形成される。また、溝３は、活性領域および耐圧構造部を囲むように、例えばウエハ１０の素子形成領域１を囲むダイシングライン上に形成される。
具体的には、溝３は、ウエハ１０の第２主面に形成したレジストマスクをマスクとして、例えばウェットエッチングやドライエッチングによって形成される。また、溝３は、ウエハ１０の外周端部２から内側に所定の幅で当該ウエハ１０を残すように、ウエハ１０の外周端部よりも内側に形成される。すなわち、溝３は、溝３の長手方向の端部がウエハ１０の外周端部２−１ａ，２−２ａ，２−１ｂ，２−２ｂに達しないように形成される。このように溝３を形成することにより、ウエハ１０のダイシング時におけるウエハ１０の割れを低減することができる。
ウエハ１０の外周端部２から内側に残される部分の幅、すなわち、ウエハ１０の外周端部２からウエハ１０の外周端部２に最も近い溝３の側壁上端までの距離（以下、溝・ウエハ外周端部間の最短距離とする）ｗ１１は、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて５ｍｍ以上であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて７ｍｍ以上であるのが好ましい。溝・ウエハ外周端部間の最短距離ｗ１１を大きくしすぎた場合、１枚のウエハ１０から切り出されるチップ枚数が減少してコストが増大するため、逆阻止型ＩＧＢＴの構成や耐圧クラスに合わせて溝・ウエハ外周端部間の最短距離ｗ１１を適宜変更するのが好ましい。
薄板化後のウエハ１０の厚さは、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて例えば１９０μｍ程度であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて例えば２７０μｍ程度であってもよい。溝３の深さｔは、１２００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて８５μｍ以下であり、１７００Ｖ耐圧クラスの逆阻止型ＩＧＢＴにおいて１７５μｍ以下であってもよい。溝３の形成方法については後述する。溝３が形成されたウエハ１０の断面形状については後述する。
また、ウエハ１０の第２主面の表面層には、溝３を形成するためのレジストマスクが除去された後に、活性領域から耐圧構造部にわたって逆阻止型ＩＧＢＴのｐ型コレクタ層（第２半導体領域：不図示）が形成される。そして、溝３の側壁部の表面層には、ｐ型コレクタ層およびｐ型分離領域に接するｐ型層（第３半導体領域）が形成される。すなわち、ウエハ１０の第１主面側から所定の深さで形成されたｐ型分離領域と、溝３の側壁部に形成されたｐ型層とによって、ｐ型コレクタ層とｐ型チャネルストッパーとが接続される。ｐ型層は、例えばｐ型コレクタ層と同時に形成される。
さらに、ウエハ１０の第２主面側には、ｐ型コレクタ層およびｐ型層に接するコレクタ電極（第２電極）が形成される。コレクタ電極は、例えば、化学気相成長法やスパッタリング法などの物理気相成長法によって形成される。このようにして、図１上側の平面図に点線で示すように、ウエハ１０の第２主面に、ウエハ１０の外周端部２に達しないように格子状に溝３が形成される。その後、ウエハ１０は、溝３の底面の短手方向の幅よりも狭い幅を有するダイシングブレードを用いてダイシングラインに沿ってダイシングされチップ状に切断される。これにより、ウエハ１０の各素子形成領域１に形成された逆阻止型ＩＧＢＴが個々のチップに切断され、逆阻止型ＩＧＢＴが完成する。
つぎに、例えばウェットエッチングによって溝３の形成方法について説明する。まず、逆阻止型ＩＧＢＴのおもて面素子構造（耐圧構造部のおもて面素子構造および分離構造部のｐ型分離領域も含む）が形成されたウエハ１０の第１主面を保護レジストによって保護する。そして、保護レジストの表面にテープを貼り付ける。逆阻止型ＩＧＢＴのおもて面素子構造、耐圧構造部のおもて面素子構造および分離構造部のｐ型分離領域は、例えば従来と同様の方法で形成されてもよい。つぎに、ウエハ１０のテープが貼り付けられた第１主面側を下にして、ウエハ１０を例えばステージに固定する。
つぎに、例えば研削またはエッチングによって、ウエハ１０の第２主面側からウエハ１０を均一に除去してウエハ１０を薄板化する。ウエハ１０の第１主面に保護レジストが形成される際にウエハ１０の第１主面から側面および第２主面にまたがって保護レジストが形成されるが、ウエハ１０の裏面に形成された保護レジストは、ウエハ１０の第２主面側からウエハ１０が薄板化されることによって除去される。ウエハ１０を薄板化した後、ウエハ１０の第１主面からテープを剥離する。
つぎに、フォトリソグラフィーによって、ウエハ１０の第２主面に、溝３の形成領域が開口するレジストマスクを形成する。レジストマスクの開口部は、ウエハ１０の第２主面に塗布されたレジストの、ウエハ１０の外周端部２から少なくとも溝・ウエハ外周端部間の最短距離ｗ１１分だけウエハ１０の内側までの領域に対応する部分には形成されない。つぎに、ウエハ１０全体をアルカリ溶液に浸漬してウェットエッチングを行い、レジストマスクの開口部に露出するウエハ１０を除去する。これにより、ウエハ１０の第２主面に溝３が形成される。溝３は、ウエハ１０の第１主面に形成されたｐ分離領域に達する深さｔとなるように形成される。
溝３を形成するためのレジストマスクは、溝３のパターンをレジストに露光および現像することによって形成されてもよい。具体的には、ステッパーを用いてウエハ１０の第２主面に塗布された例えばレジストを露光する。このとき、ウエハ１０の第２主面に塗布されたレジストの、ウエハ１０の外周端部２から少なくとも溝・ウエハ外周端部間の最短距離ｗ１１分だけウエハ１０の内側までの領域に対応する部分に溝３のパターンを露光しないように露光条件を設定する。
つぎに、溝３が形成されたウエハ１０の断面形状について説明する。図１上側のウエハ１０の平面図に示すように、溝３は、ウエハ１０の外周端部２に達しないように格子状の平面レイアウトで配置される。このため、図１の中央および下側の切断線Ａ−Ａ’，Ｂ−Ｂ’で切断したウエハ１０の断面に示すように、ウエハ１０の外周端部２−１ａ，２−２ａ，２−１ｂ，２−２ｂにおける厚さは、ウエハ１０の中央部２−３ａ，２−３ｂの溝３が形成されている部分に比べて厚くなる。図１の切断線Ａ−Ａ’，Ｂ−Ｂ’で切断したウエハ１０の断面では、溝３の側壁は、ウエハ１０の第１主面に対して垂直に図示されているが、後述する図２に示すようにウエハ１０の第１主面に対して斜度を有する。
具体的には、切断線Ａ−Ａ’で切断したウエハ１０の断面においては、溝３は、ウエハ１０の第２主面に一定の間隔で形成され、ウエハ１０の第２主面の外周端部２−１ａ，２−２ａには形成されていない。このため、切断線Ａ−Ａ’におけるウエハ１０の断面形状は、第２主面側に溝３による凹凸が形成される。ウエハ１０の、隣り合う溝３に挟まれた部分には、逆阻止型ＩＧＢＴおよび耐圧構造部の素子構造（不図示）が形成される。
一方、切断線Ｂ−Ｂ’で切断したウエハ１０の断面においては、ウエハ１０の外周端部２−１ｂ，２−２ｂにおけるウエハ１０の厚さを残して溝３が形成される。具体的には、溝３は、ウエハ１０の第２主面の外周端部２−１ｂから他方の外周端部２−２ｂにわたって形成されず、ウエハ１０を横方向に貫通しない。このため、切断線Ｂ−Ｂ’におけるウエハ１０の断面形状は、中央部２−３ｂの厚さが一様に薄く除去され、外周端部２−１ｂ，２−２ｂが厚く残る凹部状となる。
つぎに、ウエハ１０に形成される溝３の断面形状について説明する。図２に示すように、溝３は、溝３の開口部の短手方向の第１幅ｗ２１が溝３の底面の短手方向の第２幅ｗ２２よりも広い台形状の断面形状を有する。また、溝３の側壁に（１１０）面が露出するように溝３を形成するのが好ましい。その理由は、溝３の側壁を平坦な面にすることができるので、溝３の側壁に形成されるｐ型層の拡散深さを均一にすることができるからである。このような台形状の断面形状を有する溝３は、例えばウェットエッチングによって形成される。
具体的には、溝３は、レジストマスク１１をマスクとして、異方性エッチングによってｐ型分離領域４に達する深さｔで形成される。異方性エッチングによって溝３の底面の延長線と溝３の側壁とのなす角θが鋭角になり、台形状の断面形状を有する溝３が形成される。第１幅ｗ２１は、例えば２５０μｍ程度であってもよい。第２幅ｗ２２は、例えば１００μｍ程度であってもよい。
また、溝３の断面形状は、略矩形状としてもよい（不図示）。略矩形状の断面形状を有する溝３は、例えばドライエッチングによって形成される。具体的には、溝３は、レジストマスクをマスクとして、異方性エッチングによってｐ型分離領域に達する深さで形成される。異方性エッチングによって溝３を形成することによって、溝３の底面の延長線と溝３の側壁とのなす角θが略９０°程度となり、略矩形状の断面形状を有する溝３が形成される。
以上、説明したように、実施の形態１にかかる半導体装置の製造方法によれば、ウエハ１０の素子形成領域１の分離構造部に溝３を形成する際に、溝３の長手方向の端部がウエハ１０の外周端部に達しないように当該溝３を形成する。このため、ウエハプロセス処理中やウエハ搬送時、ウエハハンドリング時に、ウエハ１０に割れが生じることを低減することができる。したがって、ウエハ１０の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと比べて、ウエハ１０の良品率を向上することができる。
また、実施の形態１にかかる半導体装置の製造方法によれば、ウエハ１０の第１主面に形成したｐ型分離領域とｐ型コレクタ層とをｐ型層によって電気的に接続した逆阻止型ＩＧＢＴの製造方法に適用することができる。このため、ｐ型分離領域を形成するための１３００℃の温度で１００時間以上の熱処理を行うことなく、ウエハ１０の第１主面側から第２主面にまで達する深い拡散層を備えた逆阻止型ＩＧＢＴと同程度の逆耐圧を有する逆阻止型ＩＧＢＴを良品率よく製造することができる。
（実施の形態２）
図３は、実施の形態２にかかる溝の断面形状について示す断面図である。実施の形態２にかかる半導体装置の製造方法が実施の形態１と異なるのは、図３に示すように、ウエハ１０の素子形成領域１の分離構造部に形成される溝として、底面コーナー部３１ａの形状を円弧状とした溝３１を形成することである。このような溝３１は、例えば、ウエハ１０の素子形成領域１の分離構造部に形成した溝の底面コーナー部を円形状に変形させることにより形成される。
具体的には、まず、実施の形態１と同様に、レジストマスク１１をマスクとして例えばウェットエッチングを行い、ウエハ１０の第２主面に、素子形成領域１の分離構造部に形成されたｐ型分離領域４に達する溝を形成する。そして、この溝の底面コーナー部に例えばレーザーを照射して円形状に変形させる。これにより、底面コーナー部３１ａが円弧状の溝３１が形成される。溝３１の底面コーナー部３１ａだけでなく、溝３１の底面を円弧状にし、例えばＵ字状の断面形状を有する溝３１を形成してもよい。
また、溝３１を形成する別の一例として、エッチングを２回行い、２回目のエッチングによって溝の底面コーナー部を円形状に変形させてもよい。具体的には、まず、実施の形態１と同様にウェットエッチングを行い（１回目のエッチング）、ウエハ１０の第２主面にｐ型分離領域４に達する溝を形成する。そして、レジストマスク１１を除去する。その後、ドライエッチングなどの等方性エッチングを行い（２回目のエッチング）、溝の底面コーナー部を円形状に変形させる。このように２回目にドライエッチングを行うことにより、１回目のエッチング時に溝内に突出するように溝の側壁上端にオーバーハングが形成されたとしても、このオーバーハングを２回目のエッチングによって除去することができる。
溝３１の寸法は、例えば、実施の形態１にかかる溝の寸法と同様である。ウエハ１０に形成される溝３１以外の逆阻止型ＩＧＢＴの構成は、実施の形態１のウエハに形成される逆阻止型ＩＧＢＴの構成と同様である。実施の形態２にかかる溝３１の形成方法を除く逆阻止型ＩＧＢＴの製造方法は、実施の形態１にかかる逆阻止型ＩＧＢＴの製造方法と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１にかかる半導体装置の製造方法と同様の効果を得ることができる。また、ウエハ１０の溝３１の底面コーナー部３１ａの形状を円弧状にすることにより、ウエハ１０のウエハプロセス処理中、ウエハ搬送時、ウエハハンドリング時にウエハ１０の溝３１の底面コーナー部３１ａにかかる応力をより低減することができる。したがって、ウエハ１０の割れをより低減させることができる。
（実施の形態３）
図４は、実施の形態３にかかる溝の断面形状について示す断面図である。実施の形態３にかかる半導体装置の製造方法が実施の形態１と異なるのは、図４に示すように、ウエハ１０の素子形成領域１の分離構造部に形成される溝の底面に対応する部分のウエハ１０の厚みが部分的に厚くなるように当該溝３２を形成することである。このような溝３２は、例えば、隣り合う素子形成領域１の間に溝３２の形成領域の短手方向に並ぶように２本の溝を形成し、この２本の溝の間に形成された突起部を所定の高さまで小さくすることにより形成される。
具体的には、溝３２は、例えば、次のように形成される。図５は、実施の形態３による半導体装置の製造途中の溝の状態を示す断面図である。また、図６は、実施の形態３による半導体装置の製造途中のウエハの状態を示す平面図である。まず、図５に示すように、例えば、ウエハ１０の第１主面に、溝３２の形成領域が開口する第１レジストマスク１１を形成するとともに、溝３２の形成領域内に例えば中央部に設けられたダイシングライン（不図示）の上方のみを覆う第２レジストマスク１２を形成する。
つぎに、第１，２レジストマスク１１，１２をマスクとして例えばウェットエッチングを行い、第１，２レジストマスク１１，１２の開口部に露出するウエハ１０を除去して、ウエハ１０の第２主面にｐ型分離領域４に達する溝３２を形成する。このとき、溝３２の形成領域の中央部を覆う第２レジストマスク１２によって、ウエハ１０の第２レジストマスク１２の下方の部分を除去するエッチング速度は、第１，２レジストマスク１１，１２の開口部に露出するウエハ１０を除去するエッチング速度よりも遅くなる。これにより、図５に示すように、第２レジストマスク１２に対応する溝３２の底面から突出する突起部３２ａによって２本の溝に分離された溝３２が形成される。
その後、ウェットエッチングを続けることにより、溝３２の底面から突出する突起部３２ａの高さが低くなり、突起部３２ａの上端部と第２レジストマスク１２との間に隙間が生じる。これにより、図４に示すように、突起部３２ａの上方の空間で２本の溝が連結されるので、突起部３２ａによって底面が部分的に突出した断面形状を有する溝３２が形成される。溝３２の開口部の短手方向の第１幅ｗ３１は、例えば１５５μｍであってもよい。溝３２の底面の短手方向の第２幅ｗ３２は、例えば１００μｍであってもよい。
エッチング終了後に溝３２の底面に残る突起部３２ａの短手方向の第３幅ｗ３３は、ウエハ１０のダイシング時にダイシングブレードによって除去される程度の幅であるのが好ましい。その理由は、ダイシングによってチップ状に切断された完成後の逆阻止型ＩＧＢＴの素子端部に形成される溝３２の底面を平坦な状態にすることができるからである。エッチング終了後に溝３２の底面に残る突起部３２ａの短手方向の第３幅ｗ３３は、例えば２０μｍ〜３０μｍであってもよい。
溝３２を形成するための第１，２レジストマスク１１，１２は、図６に示すように、溝３２の長手方向の端部など任意の箇所で互いに連結されていてもよい。第１，２レジストマスク１１，１２が連結されていることにより、ウエハ１０のエッチング時に第２レジストマスク１２がエッチング浴内を漂うことを防止することができる。このため、エッチング浴内を漂う第２レジストマスク１２が付着物としてウエハ１０に再付着することを防止することができる。また、エッチング浴内を漂う第２レジストマスク１２によるエッチング浴の劣化を防止することができる。
ウエハ１０に形成される溝３２以外の逆阻止型ＩＧＢＴの構成は、実施の形態１のウエハに形成される逆阻止型ＩＧＢＴの構成と同様である。実施の形態３にかかる溝３２の形成方法を除く逆阻止型ＩＧＢＴの製造方法は、実施の形態１にかかる逆阻止型ＩＧＢＴの製造方法と同様である。
以上、説明したように、実施の形態３によれば、実施の形態１にかかる半導体装置の製造方法と同様の効果を得ることができる。また、割れの生じやすい溝３２の底面に対応する部分のウエハ１０の厚さを従来よりも厚く形成することができる。これにより、ウエハプロセス処理中、ウエハ搬送時、ウエハハンドリング時におけるウエハ１０の割れをより低減させることができる。
（実施の形態４）
図７は、実施の形態４にかかる溝の平面形状について示す平面図である。実施の形態４にかかる半導体装置の製造方法が実施の形態１と異なるのは、図７に示すように、ウエハ１０の外周端部２に最も近い素子形成領域１のコーナー部１ａから当該コーナー部１ａに対向する溝３３の側壁コーナー部３３ａまでの溝３３の開口部の第４幅ｗ１２を、溝３３の他の部分の開口部の第１幅ｗ２１よりも狭くすることである。具体的には、例えば、ウエハ１０の外周端部２に最も近い溝３３の側壁コーナー部３３ａを円弧状の平面形状にする。
また、図７に示す溝３３の変形例を示す。図８は、実施の形態４にかかる溝の平面形状の別の一例について示す平面図である。図８に示すように、ウエハ１０の外周端部２に最も近い溝３４の側壁コーナー部３４ａを面取りした平面形状にすることで、溝３３の第４幅ｗ１２を第１幅ｗ２１よりも狭くしてもよい。
このような溝３３，３４は、例えば、溝３３，３４を形成するためのレジストマスクの溝３３の第４幅ｗ１２に対応する部分のパターンを適宜設定し、このレジストマスクをマスクとしてウェットエッチングを行うことで形成される。溝３３，３４を形成する際には、ウエハ１０のダイシング後の逆阻止型ＩＧＢＴの素子端部に、溝３３，３４の側壁コーナー部３３ａ，３４ａが残らないように溝３３，３４の側壁コーナー部３３ａ，３４ａの平面形状を適宜設定するのが好ましい。その理由は、溝３３，３４の側壁コーナー部３３ａ，３４ａが残ってしまった場合、チップ状の逆阻止型ＩＧＢＴの溝３３，３４が半田で充填されたときに、逆阻止型ＩＧＢＴの電気的特性に悪影響を及ぼすからである。
溝３３，３４の側壁コーナー部３３ａ，３４ａ部分以外の寸法は、例えば、実施の形態１にかかる溝の寸法と同様である。ウエハ１０に形成される溝３３，３４以外の逆阻止型ＩＧＢＴの構成は、実施の形態１のウエハに形成される逆阻止型ＩＧＢＴの構成と同様である。実施の形態４にかかる溝３３，３４の形成方法を除く逆阻止型ＩＧＢＴの製造方法は、実施の形態１にかかる逆阻止型ＩＧＢＴの製造方法と同様である。
以上、説明したように、実施の形態４によれば、実施の形態１にかかる半導体装置の製造方法と同様の効果を得ることができる。また、上述したように第４幅ｗ１２を設定することで、溝・ウエハ外周端部間の最短距離ｗ４１，ｗ５１を広げることができる。したがって、１枚のウエハ１０に配置される素子形成領域１の個数を増やすことができる。したがって、１枚のウエハ１０から切り出されるチップ枚数を増やすことができる。
（実施例１）
つぎに、ウエハ１０の割れ発生率について検証する。図９は、ウエハの割れ発生率について示す特性図である。実施の形態１にしたがい、溝・ウエハ外周端部間の最短距離ｗ１１を種々変更してウエハ１０に逆阻止型ＩＧＢＴを作製した。溝・ウエハ外周端部間の最短距離ｗ１１の異なる各ウエハ１０について、それぞれ割れ発生率を測定した。逆阻止型ＩＧＢＴの耐圧クラスを１７００Ｖとした。逆阻止型ＩＧＢＴの活性領域側の厚さ（エミッタ電極を含む）を１９０μｍとした。逆阻止型ＩＧＢＴの活性領域側の厚さ（エミッタ電極を含まない）を１８０μｍとした。逆阻止型ＩＧＢＴの分離構造部側の厚さを１００μｍとした。溝・ウエハ外周端部間の最短距離ｗ１１を９ｍｍ以下の範囲で種々変更した。
図９に示す結果より、溝・ウエハ外周端部間の最短距離ｗ１１を７ｍｍ以上とすることで、ウエハ１０の割れ発生率が低減することが確認された。また、図示を省略するが耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハは、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０よりも割れ発生率が低いことが発明者らによって確認されている。このため、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０の割れ発生率を低減する溝・ウエハ外周端部間の最短距離ｗ１１の設定条件は、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハに適用した場合においてもウエハの割れ発生率を低減する設定条件となる。したがって、溝・ウエハ外周端部間の最短距離ｗ１１を７ｍｍ以上とすることで、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの割れ発生率を低減することができることが検証された。
（実施例２）
つぎに、耐圧クラスが低いほどウエハ１０の割れ発生率が低くなることについて検証した。図１０は、実施例にかかるウエハ外周端部の端部形状について模式的に示す断面図である。実施の形態１にしたがい、ウエハ１０の第１主面側に逆阻止型ＩＧＢＴのおもて面素子構造などを形成する処理から、ウエハ１０の第２主面側にｐ型コレクタ領域およびｐ型層を形成するまでの処理を行った。そして、ウエハ１０の第１主面のおもて面素子構造を保護する保護レジスト、およびウエハ１０の第２主面に溝を形成するためのレジストマスクを除去した後の、ウエハ１０の外周端部２の端部形状を観察した。
具体的には、ウエハ１０に上記ｐ型コレクタ領域およびｐ型層を形成するまでの処理を行い、耐圧クラス１２００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０（以下、第１ウエハとする）と、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成されたウエハ１０（以下、第２ウエハとする）とを準備した。第１ウエハの薄板化後の厚さを１９０μｍとした。第２ウエハの薄板化後の厚さを２７０μｍとした。このような第１，２ウエハの外周端部２の端部形状を観察した。
図１０（ａ），１０（ｂ）に、それぞれ第１，２ウエハの外周端部２の端部形状を示す。図１０（ａ），１０（ｂ）においては図示を省略するが、第１，２ウエハには素子構造や溝が形成されている。図１０（ａ），１０（ｂ）に示すように、第１ウエハの外周端部２の端部形状は、第２ウエハの外周端部２の端部形状に比べて鋭角になることが確認された。このように、第１ウエハの厚さは第２ウエハよりも薄い。かつ、第１ウエハの外周端部２の端部形状は、第２ウエハの端部形状に比べて鋭角になっている。このため、例えば、ウエハをウエハキャリアに収納する際にウエハキャリア内の仕切り部にウエハ端部が接触したとしても、第１ウエハは、第２ウエハよりも容易に変形し、ウエハキャリア内の仕切り部との接触による摩擦が第２ウエハの場合よりも少ない。これにより、第１ウエハは、第２ウエハよりも割れ発生率が低くなると推測される。
また、第１ウエハのような耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの厚さは、その耐圧クラスに応じて、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハよりも薄くなる。このため、第１ウエハのような耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハの外周端部２は、そのウエハの厚さに応じて、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハの外周端部２よりも端部形状が鋭角になる。したがって、耐圧クラス１７００Ｖ未満の逆阻止型ＩＧＢＴが形成されたウエハは、耐圧クラス１７００Ｖの逆阻止型ＩＧＢＴが形成された第２ウエハよりも割れ発生率が低くなることが検証された。
以上において本発明では、逆阻止型ＩＧＢＴを例に説明しているが、上述した実施の形態に限らず、素子端部に溝を備える半導体装置に適用することが可能である。
以上のように、本発明にかかる半導体装置の製造方法は、汎用インバータ、ＡＣサーボ、無停電電源またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野において使用されるパワー半導体装置を製造するのに有用である。
１ 素子形成領域
２，２−１ａ，２−２ａ，２−１ｂ，２−２ｂ ウエハの外周端部
２−３ａ 素子形成領域を横切るウエハ断面の中央部
２−３ｂ 溝を横切るウエハ断面の中央部
３ 溝
１０ ウエハ

Claims (5)

  1. 第１導電型の半導体ウエハの第１主面に、半導体素子のゲート電極からなるＭＯＳゲート構造および第１電極と、前記半導体素子の耐圧を保持するための耐圧構造部と、前記半導体素子および前記耐圧構造部を囲む第２導電型の第１半導体領域と、を形成する工程と、
    前記半導体ウエハの第２主面から前記第１半導体領域に達する溝を形成する工程と、
    前記半導体ウエハの第２主面に第２導電型の第２半導体領域を形成するとともに、前記溝の側壁に前記第１半導体領域および前記第２半導体領域に電気的に接する第２導電型の第３半導体領域を形成する工程と、
    前記第２半導体領域に電気的に接する第２電極を形成する工程と、
    を含み、
    前記溝を形成する工程では、前記半導体ウエハの外周端部から内側に所定の幅で当該半導体ウエハを残し、当該半導体ウエハの外周端部よりも当該半導体ウエハの内側に前記溝を形成することを特徴とする半導体装置の製造方法。
  2. 前記溝を形成する工程では、前記溝の側壁から前記半導体ウエハの外周端部までの距離を７ｍｍ以上残すように前記溝を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記溝の断面形状は、台形状または円形状であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記溝を形成する工程では、前記溝の底部に対応する部分の前記半導体ウエハの厚さが部分的に厚くなるように前記溝を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記溝を形成する工程では、前記半導体素子および前記耐圧構造部を囲むように前記溝を形成することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
JP2013524532A 2011-07-15 2011-07-15 半導体装置の製造方法 Expired - Fee Related JP5768885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013524532A JP5768885B2 (ja) 2011-07-15 2011-07-15 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013524532A JP5768885B2 (ja) 2011-07-15 2011-07-15 半導体装置の製造方法
PCT/JP2011/066262 WO2013011548A1 (ja) 2011-07-15 2011-07-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2013011548A1 true JPWO2013011548A1 (ja) 2015-02-23
JP5768885B2 JP5768885B2 (ja) 2015-08-26

Family

ID=47557755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013524532A Expired - Fee Related JP5768885B2 (ja) 2011-07-15 2011-07-15 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9240456B2 (ja)
JP (1) JP5768885B2 (ja)
CN (1) CN103688346B (ja)
DE (1) DE112011105448T5 (ja)
WO (1) WO2013011548A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393363B (zh) * 2013-06-27 2018-01-02 三菱电机株式会社 半导体器件及其制造方法
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
CN117558622A (zh) * 2024-01-11 2024-02-13 粤芯半导体技术股份有限公司 一种沟槽刻蚀方法及沟槽型栅器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914780B1 (ja) * 1969-12-05 1974-04-10
JPS61263227A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp 半導体装置の製造方法
JPS63266851A (ja) * 1987-04-24 1988-11-02 Mitsubishi Monsanto Chem Co 半導体素子分離方法
JPH06275713A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
JPH07221049A (ja) * 1994-01-31 1995-08-18 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2002231972A (ja) * 2001-02-07 2002-08-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2009139417A1 (ja) * 2008-05-13 2009-11-19 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2011054844A (ja) * 2009-09-03 2011-03-17 Yokogawa Electric Corp 半導体ウェーハ及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556437B2 (ja) 1997-07-25 2004-08-18 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3285146B2 (ja) 1999-03-09 2002-05-27 日本電気株式会社 半導体装置の製造方法
JP4696337B2 (ja) * 1999-10-15 2011-06-08 富士電機システムズ株式会社 半導体装置
JP2004207553A (ja) 2002-12-26 2004-07-22 Ｆａｓｌ Ｊａｐａｎ 株式会社 配線パターンの形成方法
JP2004228152A (ja) * 2003-01-20 2004-08-12 Shinko Electric Ind Co Ltd ウエハのダイシング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914780B1 (ja) * 1969-12-05 1974-04-10
JPS61263227A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp 半導体装置の製造方法
JPS63266851A (ja) * 1987-04-24 1988-11-02 Mitsubishi Monsanto Chem Co 半導体素子分離方法
JPH06275713A (ja) * 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
JPH07221049A (ja) * 1994-01-31 1995-08-18 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2002231972A (ja) * 2001-02-07 2002-08-16 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2009139417A1 (ja) * 2008-05-13 2009-11-19 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2011054844A (ja) * 2009-09-03 2011-03-17 Yokogawa Electric Corp 半導体ウェーハ及び半導体装置

Also Published As

Publication number Publication date
CN103688346B (zh) 2016-12-28
US20140162413A1 (en) 2014-06-12
WO2013011548A1 (ja) 2013-01-24
DE112011105448T5 (de) 2014-04-03
CN103688346A (zh) 2014-03-26
JP5768885B2 (ja) 2015-08-26
US9240456B2 (en) 2016-01-19

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
JP6344483B2 (ja) 半導体装置および半導体装置の製造方法
TWI424489B (zh) 半導體功率元件的製作方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US10910319B2 (en) Method of manufacturing semiconductor device
JP2017143136A (ja) 半導体装置および半導体装置の製造方法
JP2019046834A (ja) 半導体装置の製造方法
JP5768885B2 (ja) 半導体装置の製造方法
JP2018110165A (ja) 半導体装置および半導体装置の製造方法
KR20150044645A (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
KR20160137318A (ko) 반도체 디바이스 구조체 및 반도체 디바이스 구조체의 형성 방법
JP2016225511A (ja) 半導体装置および半導体装置の製造方法
JP6028325B2 (ja) 半導体装置の製造方法
JP2013197169A (ja) 半導体装置の製造方法
KR20180061006A (ko) 상단 플레이트가 비-산소 함유 재료로 형성되어 있는 챔버를 사용하는 에칭
JP2012054435A (ja) 電力用半導体装置及びその製造方法
JP2018207031A (ja) 半導体装置およびその製造方法
KR102119483B1 (ko) 전력 반도체 소자 및 그 제조방법
CN109390387B (zh) 半导体器件及其制造方法
JP2005340484A (ja) 半導体装置及びその製造方法
CN111952189A (zh) 基于空腔包围结构的环形栅场效应晶体管及制备方法
US8866264B2 (en) Semiconductor device and manufacturing method of the same
CN116264182A (zh) Igbt结构及其制备方法
CN110571148A (zh) 功率半导体器件的加工方法及功率半导体器件
JP2008243863A (ja) Ｐｉｎダイオードとその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5768885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees