JP2016225511A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016225511A JP2016225511A JP2015111772A JP2015111772A JP2016225511A JP 2016225511 A JP2016225511 A JP 2016225511A JP 2015111772 A JP2015111772 A JP 2015111772A JP 2015111772 A JP2015111772 A JP 2015111772A JP 2016225511 A JP2016225511 A JP 2016225511A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- groove
- semiconductor device
- semiconductor
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 270
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 9
- 230000006835 compression Effects 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 21
- 239000012535 impurity Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 for example Polymers 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
【課題】信頼性が高く、放熱性が高く、かつ低抵抗な半導体装置を提供すること。当該半導体装置を生産性よく製造することができる半導体装置の製造方法を提供すること。
【解決手段】半導体ウエハ１のおもて面を覆う熱硬化性樹脂からなる表面保護膜１３を選択的に除去して形成されたスクライブライン２に、半導体ウエハ１のおもて面から所定深さｄの溝３を形成する。スクライブライン２に溝３を形成することにより、表面保護膜１３を形成するための焼き締め時に生じる表面保護膜１３の熱収縮により半導体ウエハ１のおもて面側にかかる圧縮応力の逃げ道が確保される。これによって、半導体ウエハ１のおもて面側にかかる圧縮応力が緩和されるため、その後、半導体ウエハ１の薄板化が容易となる。そして、薄板化した半導体ウエハ１の裏面に裏面電極を形成した後、半導体ウエハ１をダイシングして個片化する。
【選択図】図６
【解決手段】半導体ウエハ１のおもて面を覆う熱硬化性樹脂からなる表面保護膜１３を選択的に除去して形成されたスクライブライン２に、半導体ウエハ１のおもて面から所定深さｄの溝３を形成する。スクライブライン２に溝３を形成することにより、表面保護膜１３を形成するための焼き締め時に生じる表面保護膜１３の熱収縮により半導体ウエハ１のおもて面側にかかる圧縮応力の逃げ道が確保される。これによって、半導体ウエハ１のおもて面側にかかる圧縮応力が緩和されるため、その後、半導体ウエハ１の薄板化が容易となる。そして、薄板化した半導体ウエハ１の裏面に裏面電極を形成した後、半導体ウエハ１をダイシングして個片化する。
【選択図】図６
Description
この発明は、半導体装置および半導体装置の製造方法に関する。
昨今の省エネルギー化に対応して、電力変換装置や種々の産業用機械などの電源装置に使用される電力用デバイスの省エネルギー化、さらに普及拡大のために低価格化が進んでいる。このような電力用デバイスとしては、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）等のスイッチング素子が代表的である。また、高耐圧化、低抵抗化および高効率化を狙って、ドリフト層を、不純物濃度を高めたｎ型領域とｐ型領域とを交互に配置した並列ｐｎ層とした超接合（ＳＪ：Ｓｕｐｅｒ Ｊｕｎｃｔｉｏｎ）構造のＭＯＳＦＥＴの製品化も加速している。また、次世代デバイスとして炭化珪素（ＳｉＣ）を用いたスイッチング素子の開発も進んでいる。
これらのスイッチング素子は、スイッチング動作時に発熱を伴い、ある一定温度以上に達すると誤動作して破壊に至るため、半導体チップの厚さを薄くして放熱性を向上させることが好ましい。また、これらのスイッチング素子は、半導体チップの厚さ方向に電流を流す縦型にすることで、半導体チップの厚さを薄くすることによる低抵抗化が可能であり、高効率化に寄与する。そこで、放熱性向上や低抵抗化を目的として半導体ウエハの薄板化が課題として挙げられる。一方、スイッチング素子の信頼性を向上させるためには、表面保護膜（パッシベーション膜）の材料として熱硬化性樹脂、例えばポリイミドを用いることが好ましい。しかしながら、熱硬化性樹脂膜の形成には焼き締め工程が必須であり、焼き締めにより熱硬化性樹脂膜が熱収縮し、半導体ウエハのおもて面（主面）にはウエハおもて面に平行な方向に圧縮応力が生じる。このため、その後、半導体ウエハを薄板化した場合、半導体ウエハのおもて面にかかる圧縮応力により、半導体ウエハにおもて面を凹面とする反りが生じてしまう。
半導体ウエハに反りが生じた場合、その後、裏面電極を形成する際に半導体ウエハに割れが生じたり、半導体ウエハをダイシングなどにより個々のチップ状に切断する際に半導体チップに欠けや割れが生じて不良になる等の問題がある。図１０は、従来の半導体装置の製造方法における半導体ウエハの反り量を示す特性図である。一般的な方法によりウエハおもて面側の最終工程として熱硬化性樹脂からなる表面保護膜１０２を形成した後に、半導体ウエハ１０１の厚さｔ１０１を薄くしたときの半導体ウエハ１０１の反り量ｔ１０２を図１０（ａ）に示す。半導体ウエハの反り量ｔ１０２とは、反った状態の半導体ウエハ１０１の凸面（裏面１０１ｂ）の最も厚さ方向外側（下方）に突出した頂点部１０１ｃからウエハ端部の凸面側の角部１０１ｄまでの距離である（図１０（ｂ））。符号１０１ａは、反った状態の半導体ウエハ１０１の凹面（おもて面）である。図１０（ａ）に示すように、従来の半導体装置の製造方法では、半導体ウエハ１０１を２００μｍ以下の厚さｔ１０１に薄くした場合、半導体ウエハ１０１の厚さｔ１０１に対して半導体ウエハ１０１の反り量ｔ１０２が大きくなり、上述した半導体ウエハ１０１の反りによる問題が生じることが確認された。
半導体ウエハの反りを抑制する方法として、半導体ウエハの外周部を所定幅で厚く残し、中央部のみを所定の素子特性が得られる程度に薄くした状態で製造プロセスを行う方法が提案されている（例えば、下記特許文献１〜３参照。）。
また、半導体ウエハをダイシングする方法として、半導体ウエハ上にトランジスタを形成する前に、フォトリソグラフィおよびエッチングによりスクライブラインに溝を形成する方法が提案されている（例えば、下記特許文献４（第００１１段落）参照。）。下記特許文献４では、ブレードの幅よりも広い幅で形成された溝によってダイシング時のブレードの位置ずれが補正されることで、半導体チップの欠けや割れが抑制されている。
また、半導体ウエハをダイシングする別の方法として、半導体ウエハのおもて面にスクライブラインに対応する部分を開口したレジスト膜を形成し、半導体ウエハの裏面を研削した後に、レジスト膜をマスクとして等方性ドライエッチングを行い、半導体素子形成層よりも深い溝をスクライブラインに形成する方法が提案されている（例えば、下記特許文献５（第００３２〜００３４段落）参照。）。下記特許文献５では、溝の幅をブレードの幅よりも広くし、ダイシングによる切断屑の排出効率を向上させることで、品質低下や汚染を抑制している。
また、半導体ウエハをダイシングする別の方法として、半導体ウエハ上に半導体素子を形成し、半導体ウエハの裏面全面を研削した後に、半導体ウエハのおもて面にスクライブラインに対応する部分を開口したレジスト膜を形成し、レジスト膜をマスクとしてエッチングを行うことでスクライブラインに溝を形成する方法が提案されている（例えば、下記特許文献６（第０００６〜０００７段落）参照。）。下記特許文献６では、スクライブラインの幅よりも狭い幅で溝を形成することで、ダイシング時に半導体チップに直接応力がかかることを防止している。
しかしながら、上記特許文献１〜３では、半導体ウエハの中央部の厚さの薄い部分を有効チップ領域とし、半導体ウエハの外周部の厚く残した部分は半導体チップとして切断しないため、半導体ウエハの有効チップ領域の面積が減少する。このため、１枚の半導体ウエハから切断可能な有効チップ数が少なくなるという問題がある。また、上記特許文献４〜６では、半導体素子の信頼性を向上させるために表面保護膜として熱硬化性樹脂膜を形成した場合、次の問題が生じる。
表面保護膜として熱硬化性樹脂膜を形成することにより半導体ウエハのおもて面側に生じる圧縮応力は、酸化膜（ＳｉＯ2、ＳｉＮ）やポリシリコン膜の形成により半導体ウエハのおもて面に生じる応力に比べて極めて大きい。このため、上記特許文献４のように半導体ウエハに素子構造を形成する前にスクライブラインに溝を形成する場合、溝の熱硬化性樹脂膜を完全に除去することが難しく、溝内に残った熱硬化性樹脂膜の収縮によって半導体ウエハに変形が生じる。上記特許文献５，６のように半導体ウエハの厚さを薄くした後にスクライブラインに溝を形成する場合、熱硬化性樹脂膜によって半導体ウエハのおもて面に生じた圧縮応力を緩和することができず、半導体ウエハに反りが生じる。
この発明は、上述した従来技術による問題点を解消するため、信頼性が高く、放熱性が高く、かつ低抵抗な半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、信頼性が高く、放熱性が高く、かつ低抵抗な半導体装置を生産性よく製造することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハのおもて面側に、素子構造を形成する素子形成工程を行う。次に、前記素子形成工程の後に、前記半導体ウエハのおもて面に熱硬化性樹脂からなる表面保護膜を形成する保護膜形成工程を行う。次に、前記表面保護膜を選択的に除去して前記半導体ウエハのおもて面を露出させた部分を、前記半導体ウエハを切断する際の切り代となるスクライブラインとする除去工程を行う。次に、前記除去工程の後、前記表面保護膜を焼き締める焼き締め工程を行う。次に、前記半導体ウエハのおもて面の前記スクライブラインの位置に、前記半導体ウエハのおもて面から所定深さの溝を形成する溝形成工程を行う。次に、前記溝形成工程の後、前記半導体ウエハの厚さを裏面側から薄くする薄板化工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝形成工程では、前記焼き締め工程の後の前記表面保護膜の厚さの１／２以上の前記所定深さで前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝形成工程では、前記スクライブラインの幅よりも狭い幅で前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記薄板化工程の後、前記半導体ウエハの裏面に電極を形成する裏面電極形成工程をさらに含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記裏面電極形成工程の後、前記半導体ウエハを個片化する切断工程をさらに含むことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝形成工程では、前記半導体ウエハを切断するためのブレードの刃の厚さよりも広い幅で前記溝を形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記溝形成工程では、異方性ドライエッチングにより前記溝を形成することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、半導体ウエハをスクライブラインに沿って切断した半導体基板の端面が、前記半導体ウエハのおもて面からスクライブラインに所定深さで設けられた溝と、前記半導体基板のおもて面側の、前記溝の側面よりも内側を覆う熱硬化性樹脂からなる表面保護膜と、を備えることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板の端面の前記溝以外の面は、ブレードによる切断面であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板のおもて面側に設けられた素子構造をさらに備え、前記表面保護膜は、前記素子構造を覆うことを特徴とする。
上述した発明によれば、製造プロセスをほぼ変更せずに、かつ新たな設備を追加せずに、表面保護膜の形成により半導体ウエハのおもて面側に生じた圧縮応力を緩和させることができる。これにより、薄板化工程において半導体ウエハにほぼ反りが生じない。このため、半導体ウエハの薄板化が容易となる。また、半導体ウエハの薄板化後に行う、裏面電極の形成や半導体ウエハを個片化するダイシングなどの工程を安定して行うことができる。これにより、チップ不良を低減させることができる。また、上述した発明によれば、従来のように半導体ウエハの外周部を所定幅で厚く残して半導体ウエハの強度を確保する構成にしないため、半導体ウエハの有効チップ領域の面積を増大させることができる。これにより、１枚の半導体ウエハから切断可能な有効チップ数を増やすことができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、信頼性が高く、放熱性が高く、かつ低抵抗な半導体装置を提供することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法によれば、信頼性が高く、放熱性が高く、かつ低抵抗な半導体装置を生産性よく製造することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
実施の形態１にかかる半導体装置の構造方法について説明する。図１は、実施の形態１にかかる半導体装置の製造途中の状態を示す平面図である。図２は、実施の形態１にかかる半導体装置の構造を示す断面図である。図３〜６は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。図１（ａ）には、半導体ウエハ１を個々のチップ状に切断する前の状態を示す。図１（ｂ）には、図１（ａ）の丸枠Ａで囲む部分を拡大して示す。図１（ａ）の切断線Ｂ−Ｂ’における断面を図６に示す。図１（ａ），３〜６では、表面保護膜１３，４１以外の各部を図示省略する。図１（ｂ）には、各種電極パッド１１，１２および表面保護膜１３のみを示す。
実施の形態１にかかる半導体装置の構造方法について説明する。図１は、実施の形態１にかかる半導体装置の製造途中の状態を示す平面図である。図２は、実施の形態１にかかる半導体装置の構造を示す断面図である。図３〜６は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。図１（ａ）には、半導体ウエハ１を個々のチップ状に切断する前の状態を示す。図１（ｂ）には、図１（ａ）の丸枠Ａで囲む部分を拡大して示す。図１（ａ）の切断線Ｂ−Ｂ’における断面を図６に示す。図１（ａ），３〜６では、表面保護膜１３，４１以外の各部を図示省略する。図１（ｂ）には、各種電極パッド１１，１２および表面保護膜１３のみを示す。
まず、図１に示すように、例えばシリコン（Ｓｉ）からなる７００μｍ程度の厚さの半導体ウエハ１のおもて面側に、おもて面素子構造を形成する。おもて面素子構造とは、活性領域に形成される例えば縦型ＭＯＳＦＥＴのＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造（不図示）などの単位セル構造（素子の機能単位）や、終端構造領域に形成されるガードリング等の耐圧構造（不図示）である。活性領域は、オン状態のときに電流が流れる領域である。終端構造領域は、活性領域の周囲を囲むように配置され、チップおもて面側の電界を緩和して耐圧を保持する領域である。おもて面素子構造は、半導体ウエハ１に複数配置されたチップ領域１０にそれぞれ形成される。
チップ領域１０は、半導体ウエハ１を個々のチップ状に切断したときに半導体チップ（半導体基板）となる領域であり、その周囲をスクライブライン２に囲まれている。具体的には、スクライブライン２は半導体ウエハ１のおもて面に格子状の平面レイアウトに配置され、チップ領域１０はスクライブライン２で囲まれたマトリクス状の平面レイアウトに配置される。スクライブライン２は、半導体ウエハ１のおもて面の後述する表面保護膜１３の形成されていない露出部分であり、半導体ウエハ１を個々のチップ状に切断するときの切り代となる。チップ領域１０に形成される素子構造の一例として、ｎチャネル型の超接合ＭＯＳＦＥＴを図２に示す。図２に示す超接合ＭＯＳＦＥＴをチップ領域１０に形成する場合、例えば、ｎ+型ドレイン層となる出発ウエハ２１を用意する。
出発ウエハ２１は、例えば、１×１０19／ｃｍ3のドーズ量で砒素（Ａｓ）がドープされた例えば７２５μｍ程度の厚さのシリコン（Ｓｉ）ウエハであってもよい。次に、例えばｎ型エピタキシャル層を積層するごとにｐ型不純物のみ、またはｐ型不純物およびｎ型不純物を選択的にイオン注入する多段エピ方式により、出発ウエハ２１のおもて面に、ｎ型領域２３とｐ型領域２４とをウエハおもて面に平行な方向に交互に繰り返し配置した並列ｐｎ層２５を形成する。このとき、例えば、出発ウエハ２１上に積層する最下層および最上層のｎ型エピタキシャル層２２，２６にはイオン注入を行わなくてもよい。ここまでの工程により、出発ウエハ２１上に最下層のｎ型エピタキシャル層２２、並列ｐｎ層２５および最上層のｎ型エピタキシャル層２６を順に積層してなる半導体ウエハ１が作製される。
次に、半導体ウエハ１のおもて面側に、例えば、プレーナゲート型のＭＯＳゲート構造等の単位セル構造や、ガードリング等の耐圧構造を形成する。具体的には、半導体ウエハ１のおもて面に５０ｎｍの厚さのスクリーン酸化膜（不図示）を形成し、スクリーン酸化膜を介して半導体ウエハ１のおもて面に例えばリン（Ｐ）などのｎ型不純物をイオン注入することにより、ｎ型エピタキシャル層２６の表面層にｎ型領域２７を形成する。ｎ型領域２７の不純物濃度は、後述するｐ型ベース領域３０の不純物濃度の１０-1倍で、かつｎ型領域２３の不純物濃度の１０2倍であってもよい。
次に、スクリーン酸化膜を除去した後、ｎ型領域２７の表面に１００ｎｍの厚さのゲート絶縁膜２８を形成する。次に、ゲート絶縁膜２８上に、ゲート電極２９となるポリシリコン層を５００ｎｍの厚さで堆積（形成）してパターニングする。次に、ゲート電極２９をマスクとして例えばボロン（Ｂ）などのｐ型不純物をイオン注入した後、例えば１１５０℃の温度の熱処理（アニール）により不純物を拡散し、ｎ型領域２７の表面層にｐ型領域２４に達する深さでｐ型ベース領域３０を選択的に形成する。このとき、ｐ型ベース領域３０とともに、終端構造領域にガードリング等の耐圧構造を形成してもよい。次に、フォトリソグラフィおよびイオン注入を繰り返し行い、熱処理により不純物を拡散させることで、ｐ型ベース領域３０の内部にｐ+型コンタクト領域３１およびｎ+型ソース領域３２をそれぞれ選択的に形成する。
次に、半導体ウエハ１を洗浄する。次に、例えば化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、半導体ウエハ１のおもて面に、ゲート電極２９を覆うように、例えばＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の層間絶縁膜３３を形成する。次に、フォトリソグラフィおよびエッチングにより、層間絶縁膜３３を深さ方向に貫通するコンタクトホール３４を形成することで、ｐ+型コンタクト領域３１およびｎ+型ソース領域３２を露出させる。次に、スパッタリングにより、コンタクトホール３４に埋め込むように層間絶縁膜３３上に、例えばアルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金からなるソース電極３５および電極パッド（不図示）などを形成する。
次に、ソース電極３５および電極パッドを低抵抗化させるための例えば４００℃の温度の熱処理を行う。このソース電極３５は図１（ｂ）の例えば電極パッド（ソース電極パッド）１１に相当し、ここで形成する電極パッドは図１（ｂ）の例えば電極パッド１２に相当する。ソース電極３５および電極パッドは別々に形成されてもよい。次に、半導体ウエハおもて面全体に表面保護膜（パッシベーション膜）１３を形成し、表面保護膜１３でおもて面素子構造を覆う。表面保護膜１３の材料として、ポリイミド（ＰＩ）やポリベンゾオキサゾール（ＰＢＯ）などの熱硬化性樹脂を用いる。次に、表面保護膜１３を選択的に除去することで、各種電極パッド１１，１２を露出させるとともに、チップ領域１０を囲むようにスクライブライン２を形成する（図１（ｂ））。
スクライブライン２を形成する理由は、半導体ウエハ１を個々のチップ状に切断する際に、表面保護膜１３が切断屑となりパーティクルを発生させる原因となるからである。表面保護膜１３は、各種電極パッド１１，１２の端部上に若干延在していてもよい。図１（ｂ）には、各種電極パッド１１，１２の端部上に表面保護膜１３が延在している状態を示す。表面保護膜１３の材料は、非感光性であってもよいし、感光性であってもよい。表面保護膜１３の材料を非感光性とする場合、フォトリソグラフィおよびエッチングにより表面保護膜１３を選択的に除去すればよい。一方、表面保護膜１３の材料を感光性とする場合、次のようにフォトリソグラフィのみで表面保護膜１３を選択的に除去することができる。
図３に示すように、半導体ウエハ１のおもて面全体に、感光性および熱硬化性の樹脂からなる表面保護膜４１を形成する。焼き締め前の表面保護膜４１の厚さｔ１は、例えば１６μｍ程度であってもよい。次に、図４に示すように、表面保護膜４１上にレジスト膜４２を形成し、露光および現像によりレジスト膜４２をパターニングする。このとき、レジスト膜４２とともに、レジスト膜４２と同じパターンで表面保護膜４１がパターニングされる。これによって、各種電極パッド１１，１２を露出させるとともに、半導体ウエハ１のおもて面をマトリクス状に配置されたチップ領域１０を囲む格子状に露出させる。この半導体ウエハ１のおもて面を格子状に露出させた部分がスクライブライン２である。スクライブライン２の幅ｗ１は、ダイシングブレードのぶれ量をマージンとして見込んでダイシングブレードの刃の厚さよりも広いことがよく、例えば８０μｍ程度であってもよい。スクライブライン２の幅ｗ１をダイシングブレードの刃の厚さよりも広くすることで、ダイシングブレードによってチップ領域１０や表面保護膜１３が削れてしまうことを抑制することができ、チップ不良を低減させることができる。
次に、図５に示すように、レジスト膜４２を除去した後、例えば４００℃程度の温度での熱処理（ベーキング）により、表面保護膜４１を焼き締める。この熱処理は、例えば、半導体ウエハ１全体を例えば３８０℃程度の温度に保った恒温炉内で７５分間保持してもよい。この熱処理により表面保護膜４１が熱収縮し、焼き締め後の表面保護膜１３の厚さｔ２は例えば１０μｍ程度になる。また、表面保護膜４１が熱収縮することにより、半導体ウエハ１のおもて面側には、焼き締め後の表面保護膜１３の端部付近（すなわちチップ領域１０とスクライブライン２との境界付近）からチップ領域１０側へ向う方向に圧縮応力４３が生じる。このとき、半導体ウエハ１は薄板化されておらず厚い状態であるため、半導体ウエハ１に反りはほぼ生じないが、半導体ウエハ１のおもて面側にかかる圧縮応力４３は表面保護膜１３の端部付近に集中する。
そこで、図６に示すように、フォトリソグラフィおよびエッチングにより、半導体ウエハ１のスクライブライン２の位置に溝３を形成する。スクライブライン２に溝３を形成することにより、半導体ウエハ１のおもて面側に生じた圧縮応力４３の逃げ道を確保することができるため、半導体ウエハ１のおもて面側にかかる圧縮応力４３が緩和される。溝３の幅ｗ２は、スクライブライン２の幅ｗ１以下であることがよい（ｗ１≧ｗ２）。好ましくは、溝３の幅ｗ２は、スクライブライン２の幅ｗ１よりも狭いことがよく（ｗ１＞ｗ２）、例えば５０μｍ程度であってもよい。溝３の内壁にチップ領域１０が露出しないため、ダイシングブレードによってチップ領域１０が削れてしまうことを回避することができる。また、溝３の幅ｗ２は、ダイシングブレードの刃の厚さよりも狭くてもよいが、ダイシングブレードが溝３に引っかかるなどによって、ダイシングブレードの寿命が短くなったり、半導体チップの端部に割れや欠けが生じる虞がある。このため、溝３の幅ｗ２は、ダイシングブレードの刃の厚さよりも広いことが好ましい。
溝３の深さｄは、半導体ウエハ１のおもて面側の圧縮応力４３が集中する深さ以上とすることがよい。具体的には、溝３の深さｄは、焼き締め後の表面保護膜１３の厚さｔ２の１／２以上程度であることがよい（ｄ≧１／２×ｔ２）。溝３の深さｄを焼き締め後の表面保護膜１３の厚さｔ２の１／２以上の深さで深くするほど、半導体ウエハ１の厚さを薄くしたときに半導体ウエハ１に生じる反りを低減させることができる。また、例えば、四フッ化炭素（ＣＦ4）および水素（Ｈ2）を含む雰囲気ガス等を用いた異方性ドライエッチングにより略矩形状の断面形状で溝３を形成することが好ましい。その理由は、寸法精度よく溝３を形成することができるからである。次に、溝３を形成するためのエッチング用のレジストマスク、および、エッチング時に生成されたポリマーを除去する。したがって、表面保護膜１３の焼き締めによって発生する圧縮応力を後述する半導体ウエハ１を裏面側から研削を行う前に緩和することができ、圧縮応力がかかった状態でその後の製造工程を行うことがなくなる。これにより、半導体ウエハ１を裏面側からの研削を行う薄板化工程において半導体ウエハ１にほぼ反りが生じない。このため、半導体ウエハ１の薄板化が容易となる。また、半導体ウエハ１の薄板化後に行う、裏面電極の形成や半導体ウエハ１を個片化するダイシングなどの工程を安定して行うことができ、チップ不良を低減させることができる。
次に、半導体ウエハ１を裏面側から研削していき、半導体装置として用いる製品厚さ（例えば１８０μｍ程度）の位置まで研削する。上述したように半導体ウエハ１のおもて面側にかかる圧縮応力４３はスクライブライン２に形成した溝３により緩和されている。このため、半導体ウエハ１にほぼ反りを生じさせることなく、半導体ウエハ１の厚さを薄くすることができる。次に、半導体ウエハ１の研削後の裏面に、ドレイン電極となる裏面電極３６を形成する。その後、半導体ウエハ１を個々のチップ状に切断（個片化）する。すなわち、半導体ウエハ１をスクライブライン２に沿って切断し、各チップ領域１０を個々の半導体チップとして分離することで、図２に示す縦型ＭＯＳＦＥＴ（半導体チップ）が完成する。そして、この半導体チップを絶縁基板の回路パターン上に実装し、ワイヤボンディング、配線および封止など一般的な組立工程を行うことで半導体デバイスが完成する。
次に、半導体チップ（すなわち製品の状態）の端部形状について説明する。図７は、実施の形態１にかかる半導体装置の端部形状を示す断面図である。図７では、素子構造の表面保護膜１３以外の各部を図示省略する。また、図７には、図１の半導体ウエハ１から切断された半導体チップ（半導体基板）の切断線Ｂ−Ｂ’における断面の一方の端部を示すが、略矩形状の半導体チップの周囲（すなわち４辺）すべてがほぼ同じ状態になっている。具体的には、上述したようにスクライブライン２の幅ｗ１がダイシングブレードの刃の厚さよりも広く設定されていることで、半導体チップの端部にはチップ領域１０を囲むように、表面保護膜１３が形成されていないスクライブライン２が残っている。そして、半導体チップの側面（端面）は、スクライブライン２に形成する溝３の幅ｗ２により異なる。
図７（ａ）に示すように、溝３の幅ｗ２がダイシングブレードの刃の厚さよりも広い場合、溝３はダイシングブレードにより分断される。このため、半導体チップの側面には、チップおもて面側に例えば側壁と底部とでＬ字状をなす溝３が残る。半導体チップの側面のチップ裏面側は、溝３の底部からチップ裏面にわたってダイシングブレードによる切断面１４ａとなる。すなわち、半導体チップのおもて面側に溝３が残ることで、半導体チップは裏面側の幅ｗ１２よりもおもて面側の幅ｗ１１が狭くなっている。一方、図７（ｂ）に示すように、溝３の幅ｗ２がダイシングブレードの刃の厚さよりも狭い場合、溝３はダイシングブレードによって削られてなくなる。このため、半導体チップの側面は、チップおもて面から裏面にわたってダイシングブレードによる切断面１４ｂとなる。すなわち、半導体チップの幅ｗ１３はおもて面側から裏面側にわたって一様である。半導体チップの幅ｗ１１〜１３とは、略矩形状の平面形状を有する半導体チップの１辺の長さである。
次に、溝３の深さｄと半導体ウエハ１の反り量との関係について検証した。図８は、スクライブラインの溝の深さと半導体ウエハの反り量との関係を示す特性図である。図８（ａ）の横軸はスクライブライン２に形成した溝３の深さｄであり、縦軸は半導体ウエハの反り量ｔ１２である。半導体ウエハの反り量ｔ１２とは、反った状態の半導体ウエハ１の凸面（裏面１ｂ）の最も厚さ方向外側（下方）に突出した頂点部１ｃからウエハ端部の凸面側の角部１ｄまでの距離である（図８（ｂ））。符号１ａは、反った状態の半導体ウエハ１の凹面（おもて面）である。図８（ｂ）では、スクライブライン２に形成された溝３を図示省略する。
まず、上述した実施の形態１にかかる半導体装置の製造方法にしたがい、おもて面側におもて面素子構造を形成する工程から、半導体ウエハ１の厚さを薄くする工程までを行った複数の試料（半導体ウエハ１）を用意した。各試料は、スクライブライン２に形成した溝の深さｄがそれぞれ異なり、溝３の深さｄ以外の条件を例示した上記諸条件としている。すなわち、焼き締め前の表面保護膜４１の厚さｔ１を１６μｍとした。焼き締め後の表面保護膜１３の厚さｔ２を１０μｍとした。半導体ウエハ１の薄板化後の厚さｔ１は１８０μｍまで薄くした。そして、これら各試料の反り量を測定した。その結果を図８（ａ）に示す。
図８（ａ）に示す結果より、溝３の深さｄが焼き締め後の表面保護膜１３の厚さｔ２に対して１／２程度（＝５μｍ）であるときに、半導体ウエハ１の反り量を、半導体ウエハ１の厚さｔ１が２００μｍであるときの反り量（≒２００μｍ）と同程度にすることができることが確認された。また、さらに溝３の深さｄを深くすることで、半導体ウエハ１の反り量をより低減させることができることが確認された。
以上、説明したように、実施の形態１によれば、表面保護膜の材料として熱硬化性樹脂を用いた場合であっても、表面保護膜を焼き締める前にスクライブライン上の表面保護膜を除去することで、製造プロセスをほぼ変更せずに、かつ新たな設備を追加せずに、表面保護膜の形成により半導体ウエハのおもて面側に生じた圧縮応力を緩和させることができる。これにより、その後、半導体ウエハの厚さを薄くしたときに、半導体ウエハにほぼ反りが生じない。このため、半導体ウエハの薄板化が容易となり、容易に半導体チップの放熱性向上や半導体素子の低抵抗化が可能となる。半導体チップの放熱性が向上することで、例えばスイッチング動作時に発生する熱を効率よく放熱することができ、素子動作の安定性が向上する。半導体素子の低抵抗化を図ることで、エネルギー損失を低減させることができる。
また、実施の形態１によれば、表面保護膜の材料として熱硬化性樹脂を用いても、半導体素子の信頼性を向上させることができる。また、実施の形態１によれば、半導体ウエハの厚さを薄くしても半導体ウエハにほぼ反りが生じないため、その後に行う、裏面電極の形成や半導体ウエハを個片化するダイシングなどの工程を安定して行うことができる。これにより、チップ不良を低減させることができる。また、実施の形態１によれば、従来のように半導体ウエハの外周部を所定幅で厚く残して半導体ウエハの強度を確保する構成としないため、半導体ウエハの有効チップ領域の面積を増大させることができる。これにより、１枚の半導体ウエハから切断可能な有効チップ数を増やすことができるため、製造コストを低減させることができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について説明する。図９は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態２にかかる半導体装置は、スクライブライン２に形成する溝５３の断面形状が実施の形態１にかかる半導体装置と異なる。具体的には、図９に示すように、溝５３の断面形状を開口側から底部に向って徐々に幅が狭くなるテーパー状（台形状）としてもよい（ｗ３＞ｗ４）。溝５３の開口側の幅ｗ３を、実施の形態１と同様に、スクライブライン２の幅ｗ１以下とすることが好ましい（ｗ１≧ｗ３）。また、溝５３の開口側の幅ｗ３（好ましく溝５３の底部の幅ｗ４）は、ダイシングブレードの刃の厚さよりも狭くてもよいが、ダイシングブレード（不図示）の刃の厚さよりも広くすることが好ましい。その理由は、実施の形態１と同様である。溝５３の底部の幅ｗ４は、ダイシングブレードの刃の厚さよりも狭くてもよいが、ダイシングブレードの刃の厚さよりも広いことが好ましい。その理由は、実施の形態１と同様である。
次に、実施の形態２にかかる半導体装置の製造方法について説明する。図９は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態２にかかる半導体装置は、スクライブライン２に形成する溝５３の断面形状が実施の形態１にかかる半導体装置と異なる。具体的には、図９に示すように、溝５３の断面形状を開口側から底部に向って徐々に幅が狭くなるテーパー状（台形状）としてもよい（ｗ３＞ｗ４）。溝５３の開口側の幅ｗ３を、実施の形態１と同様に、スクライブライン２の幅ｗ１以下とすることが好ましい（ｗ１≧ｗ３）。また、溝５３の開口側の幅ｗ３（好ましく溝５３の底部の幅ｗ４）は、ダイシングブレードの刃の厚さよりも狭くてもよいが、ダイシングブレード（不図示）の刃の厚さよりも広くすることが好ましい。その理由は、実施の形態１と同様である。溝５３の底部の幅ｗ４は、ダイシングブレードの刃の厚さよりも狭くてもよいが、ダイシングブレードの刃の厚さよりも広いことが好ましい。その理由は、実施の形態１と同様である。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した各実施の形態では、表面保護膜の材料として熱硬化性樹脂を用いた場合を例に説明しているが、本発明は表面保護膜の材料として硬化により収縮する材料を用いた場合にも適用可能であり、同様の効果を奏する。また、上述した実施の形態では、半導体ウエハを裏面側から研削することで半導体ウエハの厚さを薄くしているが、これに限らず、例えば、半導体ウエハの裏面側をエッチングしたり、支持基板に他の半導体ウエハを貼りあわせたり、支持基板上エピタキシャル層を積層した後に支持基板を分離することで半導体ウエハの厚さを薄くしてもよい。
また、上述した実施の形態では、超接合ＭＯＳＦＥＴを例に説明しているが、これに限らず、通常のＭＯＳＦＥＴやＩＧＢＴ等、半導体チップのおもて面を表面保護膜で覆うすべての素子構造に適用可能である。また、本発明は、シリコン基板に限らず、例えば炭化珪素（ＳｉＣ）基板など様々な半導体材料からなる半導体基板に適用可能である。また、上述した各実施の形態において、例えば各部の寸法や不純物濃度、製造プロセスの処理条件等は要求される仕様等に応じて種々設定される。また、各実施の形態は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置などに使用される半導体装置に有用である。
１ 半導体ウエハ
２ スクライブライン
３，５３ 溝
１０ チップ領域
１１，１２ 電極パッド
１３，４１ 表面保護膜
１４ａ，１４ｂ 半導体チップの端部の切断面
２１ 出発ウエハ
２２，２６ ｎ型エピタキシャル層
２３ 並列ｐｎ層のｎ型領域
２４ 並列ｐｎ層のｐ型領域
２５ 並列ｐｎ層
２７ ｎ型領域
２８ ゲート絶縁膜
２９ ゲート電極
３０ ｐ型ベース領域
３１ ｐ+型コンタクト領域
３２ ｎ+型ソース領域
３３ 層間絶縁膜
３４ コンタクトホール
３５ ソース電極
３６ 裏面電極
４２ レジスト膜
４３ 圧縮応力
ｗ１ スクライブラインの幅
ｗ２ 溝の幅
ｗ３ 溝の開口側の幅
ｗ４ 溝の底部の幅
ｗ１１〜ｗ１３ 半導体チップの幅
２ スクライブライン
３，５３ 溝
１０ チップ領域
１１，１２ 電極パッド
１３，４１ 表面保護膜
１４ａ，１４ｂ 半導体チップの端部の切断面
２１ 出発ウエハ
２２，２６ ｎ型エピタキシャル層
２３ 並列ｐｎ層のｎ型領域
２４ 並列ｐｎ層のｐ型領域
２５ 並列ｐｎ層
２７ ｎ型領域
２８ ゲート絶縁膜
２９ ゲート電極
３０ ｐ型ベース領域
３１ ｐ+型コンタクト領域
３２ ｎ+型ソース領域
３３ 層間絶縁膜
３４ コンタクトホール
３５ ソース電極
３６ 裏面電極
４２ レジスト膜
４３ 圧縮応力
ｗ１ スクライブラインの幅
ｗ２ 溝の幅
ｗ３ 溝の開口側の幅
ｗ４ 溝の底部の幅
ｗ１１〜ｗ１３ 半導体チップの幅
Claims (10)
- 半導体ウエハのおもて面側に素子構造を形成する素子形成工程と、
前記素子形成工程の後に、前記半導体ウエハのおもて面に熱硬化性樹脂からなる表面保護膜を形成する保護膜形成工程と、
前記表面保護膜を選択的に除去して前記半導体ウエハのおもて面を露出させた部分を、前記半導体ウエハを切断する際の切り代となるスクライブラインとする除去工程と、
前記除去工程の後、前記表面保護膜を焼き締める焼き締め工程と、
前記半導体ウエハのおもて面の前記スクライブラインの位置に、前記半導体ウエハのおもて面から所定深さの溝を形成する溝形成工程と、
前記溝形成工程の後、前記半導体ウエハの厚さを裏面側から薄くする薄板化工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記溝形成工程では、前記焼き締め工程の後の前記表面保護膜の厚さの１／２以上の前記所定深さで前記溝を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記溝形成工程では、前記スクライブラインの幅よりも狭い幅で前記溝を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記薄板化工程の後、前記半導体ウエハの裏面に電極を形成する裏面電極形成工程をさらに含むことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
- 前記裏面電極形成工程の後、前記半導体ウエハを個片化する切断工程をさらに含むことを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記溝形成工程では、前記半導体ウエハを切断するブレードの刃の厚さよりも広い幅で前記溝を形成することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
- 前記溝形成工程では、異方性ドライエッチングにより前記溝を形成することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
- 半導体ウエハをスクライブラインに沿って切断した半導体基板の端面は、
前記半導体ウエハのおもて面からスクライブラインに所定深さで設けられた溝と、
前記半導体基板のおもて面側の、前記溝の側面よりも内側を覆う熱硬化性樹脂からなる表面保護膜と、
を備えることを特徴とする半導体装置。 - 前記半導体基板の端面の前記溝以外の面は、ブレードによる切断面であることを特徴とする請求項８に記載の半導体装置。
- 前記半導体基板のおもて面側に設けられた素子構造をさらに備え、
前記表面保護膜は、前記素子構造を覆うことを特徴とする請求項８または９に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015111772A JP6492980B2 (ja) | 2015-06-01 | 2015-06-01 | 半導体装置の製造方法 |
| CN201610304722.5A CN106206251A (zh) | 2015-06-01 | 2016-05-10 | 半导体装置及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015111772A JP6492980B2 (ja) | 2015-06-01 | 2015-06-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016225511A true JP2016225511A (ja) | 2016-12-28 |
| JP6492980B2 JP6492980B2 (ja) | 2019-04-03 |
Family
ID=57453393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015111772A Expired - Fee Related JP6492980B2 (ja) | 2015-06-01 | 2015-06-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6492980B2 (ja) |
| CN (1) | CN106206251A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389787A (zh) * | 2017-02-03 | 2018-08-10 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
| JP2021034404A (ja) * | 2019-08-15 | 2021-03-01 | 株式会社ディスコ | ウエーハの加工方法 |
| CN115831736A (zh) * | 2023-02-13 | 2023-03-21 | 成都万应微电子有限公司 | 一种半导体材料产品的切割方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005353856A (ja) * | 2004-06-11 | 2005-12-22 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
-
2015
- 2015-06-01 JP JP2015111772A patent/JP6492980B2/ja not_active Expired - Fee Related
-
2016
- 2016-05-10 CN CN201610304722.5A patent/CN106206251A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005353856A (ja) * | 2004-06-11 | 2005-12-22 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389787A (zh) * | 2017-02-03 | 2018-08-10 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
| CN108389787B (zh) * | 2017-02-03 | 2022-04-12 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
| JP2021034404A (ja) * | 2019-08-15 | 2021-03-01 | 株式会社ディスコ | ウエーハの加工方法 |
| JP7313968B2 (ja) | 2019-08-15 | 2023-07-25 | 株式会社ディスコ | ウエーハの加工方法 |
| CN115831736A (zh) * | 2023-02-13 | 2023-03-21 | 成都万应微电子有限公司 | 一种半导体材料产品的切割方法 |
| CN115831736B (zh) * | 2023-02-13 | 2023-05-05 | 成都万应微电子有限公司 | 一种半导体材料产品的切割方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206251A (zh) | 2016-12-07 |
| JP6492980B2 (ja) | 2019-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016080269A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4860102B2 (ja) | 半導体装置 | |
| JP6524666B2 (ja) | 半導体装置 | |
| US9129819B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6055498B2 (ja) | 半導体装置 | |
| JP5409247B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
| US10062761B2 (en) | Method for manufacturing semiconductor device | |
| JP5761354B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11094790B2 (en) | Silicon carbide semiconductor device | |
| JP2015008235A (ja) | 半導体装置の製造方法 | |
| JP2009194197A (ja) | 半導体装置及びその製造方法 | |
| JP6492980B2 (ja) | 半導体装置の製造方法 | |
| JP6467882B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP2011060901A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6958732B2 (ja) | 半導体装置の製造方法 | |
| WO2016159385A1 (ja) | 半導体装置 | |
| JP2006229135A (ja) | 半導体装置の製造方法 | |
| US9240456B2 (en) | Method for manufacturing semiconductor device | |
| JP2011029675A (ja) | 半導体装置 | |
| JP5659689B2 (ja) | 逆阻止ｉｇｂｔの製造方法 | |
| JP5626325B2 (ja) | 半導体装置の製造方法 | |
| CN117637611A (zh) | 一种改善芯片切割形变的晶圆结构及其制作方法 | |
| JP2011096702A (ja) | 半導体装置およびその製造方法 | |
| JP2013197169A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6492980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |