JP2005353856A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005353856A JP2005353856A JP2004173283A JP2004173283A JP2005353856A JP 2005353856 A JP2005353856 A JP 2005353856A JP 2004173283 A JP2004173283 A JP 2004173283A JP 2004173283 A JP2004173283 A JP 2004173283A JP 2005353856 A JP2005353856 A JP 2005353856A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive polyimide
- polyimide precursor
- film
- positive photosensitive
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】厚みの異なるポジ型感光性ポリイミド膜のパターニングにおいて、厚い箇所での露光不足によるポリイミド残りと浅い箇所での過露光によるパターン乱れを防止して、完全なパターニングができる半導体装置の製造方法を提供すること
【解決手段】パッド電極を形成する箇所1のポジ型感光性ポリイミド前駆体8aに紫外線9露光を第1マスクを用いて1回行い、スクライブラインを形成する箇所2のポジ型感光性ポリイミド前駆体8bに紫外線9露光を第1マスクと第2マスク10bを用いて2回行うことで、厚いポリイミド前駆体8bに対する露光不足を解消してポリイミド残りを防止し、薄いポリイミド前駆体8aに対する過露光によるパターン乱れを防止して、最終保護膜であるポジ型感光性ポリイミド膜の完全なパターニングをすることができる。
【選択図】 図7
【解決手段】パッド電極を形成する箇所1のポジ型感光性ポリイミド前駆体8aに紫外線9露光を第1マスクを用いて1回行い、スクライブラインを形成する箇所2のポジ型感光性ポリイミド前駆体8bに紫外線9露光を第1マスクと第2マスク10bを用いて2回行うことで、厚いポリイミド前駆体8bに対する露光不足を解消してポリイミド残りを防止し、薄いポリイミド前駆体8aに対する過露光によるパターン乱れを防止して、最終保護膜であるポジ型感光性ポリイミド膜の完全なパターニングをすることができる。
【選択図】 図7
Description
この発明は、半導体装置の製造方法に係わり、特に、保護膜として感光性ポリイミド膜(感光性ポリイミド前駆体を硬化させて形成されるポリイミド膜のこと)を用いた場合の製造方法に関する。
半導体装置の製造工程において、最終保護膜としてポリイミド膜を用いる場合がある。近年、ポリイミド膜の前駆体として、フォトレジストのように感光性を備えた感光性ポリイミド前駆体が使用されている。この感光性ポリイミド前駆体を用いると、フォトレジストが不要となり、製造プロセスが簡便化できる。また、フォトレジストと、そのフォトレジストを現像する現像液が不要となるため、環境に与える影響が小さく、感光性ポリイミド前駆体が多用されている。
図13は、半導体ウェハに最終保護膜として、ポジ型感光性ポリイミド膜を形成した図であり、同図(a)は要部平面図、同図(b)は同図(a)のA部拡大図、同図(c)は同図(b)のX−X線で切断した要部断面図である。尚、ここでは、ポジ型感光性ポリイミド膜とはポジ型感光性ポリイミド前駆体を硬化させて形成したポリイミド膜のことをいう。
図13は、半導体ウェハに最終保護膜として、ポジ型感光性ポリイミド膜を形成した図であり、同図(a)は要部平面図、同図(b)は同図(a)のA部拡大図、同図(c)は同図(b)のX−X線で切断した要部断面図である。尚、ここでは、ポジ型感光性ポリイミド膜とはポジ型感光性ポリイミド前駆体を硬化させて形成したポリイミド膜のことをいう。
同図(a)、(b)に示すように、ウェハ21には多数のチップとなる箇所22とチップを切り出すためのスクライブラインが形成されている。
同図(c)に示すように、スクライブラインを形成する箇所12では、半導体基板13が露出しており、パッド電極を形成する箇所11では積層された酸化膜14上にパッド電極となるAl−Si−Cu膜15が露出し、その他の領域は例えば窒化膜17が被覆し、この上に最終保護膜である厚いポジ型感光性ポリイミド膜18cが被覆している。前記の酸化膜14はLOCOS酸化膜(選択酸化膜)、HTO膜(熱酸化膜)、BPSG膜(ボロンドープドリンガラス膜)などで構成される。
図14から図20は、ポジ型感光性ポリイミド前駆体を用いた従来の最終保護膜形成工程を示し、工程順に示した要部工程断面図である。これらの断面図はパッド電極とスクライブラインを形成する箇所の要部断面図を示す。
同図(c)に示すように、スクライブラインを形成する箇所12では、半導体基板13が露出しており、パッド電極を形成する箇所11では積層された酸化膜14上にパッド電極となるAl−Si−Cu膜15が露出し、その他の領域は例えば窒化膜17が被覆し、この上に最終保護膜である厚いポジ型感光性ポリイミド膜18cが被覆している。前記の酸化膜14はLOCOS酸化膜(選択酸化膜)、HTO膜(熱酸化膜)、BPSG膜(ボロンドープドリンガラス膜)などで構成される。
図14から図20は、ポジ型感光性ポリイミド前駆体を用いた従来の最終保護膜形成工程を示し、工程順に示した要部工程断面図である。これらの断面図はパッド電極とスクライブラインを形成する箇所の要部断面図を示す。
通常の集積回路製造プロセスより所望の集積回路を作りこみ、最終的にパッド電極となる例えばAl−Si−Cu膜15を堆積する(図14)。
つぎに、バッド電極(および図示しない金属配線)を形成する箇所11にマスクとなるレジストパターン16を残す(図15)。
つぎに、ドライエッチングによりパッド電極を形成する箇所11以外とスクライブラインを形成する箇所12上のAl−Si−Cu膜15をエッチングで除去する(図16)。 つぎに、第1の保護膜である窒化膜17を堆積し、レジストパターンをマスクとして、パッド電極を形成する箇所11とスクライブラインを形成する箇所12の窒化膜17を開口する(図17)。
つぎに、最終保護膜となるポジ型感光性ポリイミド前駆体18を回転塗布し、所定の熱処理を行う。回転塗布されるため、ポジ型感光性ポリイミド前駆体18の表面は下地の凹凸と関係なくほぼ平坦になる(図18)。
つぎに、バッド電極(および図示しない金属配線)を形成する箇所11にマスクとなるレジストパターン16を残す(図15)。
つぎに、ドライエッチングによりパッド電極を形成する箇所11以外とスクライブラインを形成する箇所12上のAl−Si−Cu膜15をエッチングで除去する(図16)。 つぎに、第1の保護膜である窒化膜17を堆積し、レジストパターンをマスクとして、パッド電極を形成する箇所11とスクライブラインを形成する箇所12の窒化膜17を開口する(図17)。
つぎに、最終保護膜となるポジ型感光性ポリイミド前駆体18を回転塗布し、所定の熱処理を行う。回転塗布されるため、ポジ型感光性ポリイミド前駆体18の表面は下地の凹凸と関係なくほぼ平坦になる(図18)。
つぎに、パッド電極を形成する箇所11とスクライブラインを形成する箇所12のポジ型感光性ポリイミド前駆体18を除去するために、マスク20を用いて、選択的に紫外線露光を行いポジ型感光性ポリイミド前駆体18を感光させる。ポジ型感光性ポリイミド前駆体18aがこの露光で感光した箇所である(図19)。
つぎに、アルカリ現像液に可溶になった紫外線暴露部分のポジ型感光性ポリイミド前駆体18を選択的に除去する。最後にパターン形成したポジ型感光性ポリイミド前駆体18を350℃程度の温度で加熱処理を行い、ポジ型感光性ポリイミド前駆体18を硬化(イミド化)することで最終的な保護膜であるポジ型感光性ポリイミド膜18c(ポリイミド膜)を形成する(図20)。
前記の他に、スクライブラインにポリイミド膜を残さないパターニングとして、段差が深いスクライブラインに第1のレジスト膜を被覆し、その上に非感光性ポリイミド膜を被着し、その上に第2のレジスト膜を被着して、第2のレジスト膜をマスクに非感光性ポリイミド膜をパターニングし、その後、第1および第2のポリイミド膜を除去する方法などが開示されている(例えば、特許文献1など)。
特開平5−251336号公報 図1
つぎに、アルカリ現像液に可溶になった紫外線暴露部分のポジ型感光性ポリイミド前駆体18を選択的に除去する。最後にパターン形成したポジ型感光性ポリイミド前駆体18を350℃程度の温度で加熱処理を行い、ポジ型感光性ポリイミド前駆体18を硬化(イミド化)することで最終的な保護膜であるポジ型感光性ポリイミド膜18c(ポリイミド膜)を形成する(図20)。
前記の他に、スクライブラインにポリイミド膜を残さないパターニングとして、段差が深いスクライブラインに第1のレジスト膜を被覆し、その上に非感光性ポリイミド膜を被着し、その上に第2のレジスト膜を被着して、第2のレジスト膜をマスクに非感光性ポリイミド膜をパターニングし、その後、第1および第2のポリイミド膜を除去する方法などが開示されている(例えば、特許文献1など)。
図14から図20のような従来技術では、ポジ型感光性ポリイミド前駆体18の塗布の際にスクライブラインを形成する箇所12は半導体基板1上で表面高さが最も低いため、スクライブラインを形成する箇所12のポジ型感光性ポリイミド前駆体18が最も厚く塗布される。
また、スクライブラインを形成する箇所12にはAl−Si−Cu膜15が存在しないため、露光のための紫外線の反射率が小さくなる。そのため、ポジ型感光性ポリイミド前駆体18を紫外線露光により加工する際に、パッド電極を形成する箇所11とスクライブラインを形成する箇所12との間に、紫外線の反射率に大きな差が生じてしまう。また、ポジ型感光性ポリイミド前駆体18の膜厚にも大きな差が生じてしまう。
そのため、パッド電極を形成する箇所11と比較して、スクライブラインを形成する箇所12のポジ型感光性ポリイミド前駆体18aの紫外線19露光が十分でなく(図19)、スクライブラインを形成する箇所12にポリイミド残り18bを生じてしまう(図20)。
また、スクライブラインを形成する箇所12にはAl−Si−Cu膜15が存在しないため、露光のための紫外線の反射率が小さくなる。そのため、ポジ型感光性ポリイミド前駆体18を紫外線露光により加工する際に、パッド電極を形成する箇所11とスクライブラインを形成する箇所12との間に、紫外線の反射率に大きな差が生じてしまう。また、ポジ型感光性ポリイミド前駆体18の膜厚にも大きな差が生じてしまう。
そのため、パッド電極を形成する箇所11と比較して、スクライブラインを形成する箇所12のポジ型感光性ポリイミド前駆体18aの紫外線19露光が十分でなく(図19)、スクライブラインを形成する箇所12にポリイミド残り18bを生じてしまう(図20)。
このスクライブラインを形成する箇所12のポリイミド膜が残った場合、図21のように、チップダイシング時に発生する異物(ポリイミド膜片などのゴミ18d)や、ポリイミド残り18bを起因としたポリイミド膜18cのクラックやダイシングソー31の劣化等の原因となり得る。
また、スクライブラインを形成する箇所12のポジ型感光性ポリイミド前駆体18aを完全に露光するために、図22のように露光量を増大させると、パッド電極を形成する箇所11のポジ型感光性ポリイミド前駆体18aが過露光され、光の回折や反射の影響でポジ型感光性ポリイミド前駆体18の端部も露光され、現像時にポジ型感光性ポリイミド前駆体18端部の窒化膜17との界面が現像液に可溶となり、図23のように、ポジ型感光性ポリイミド膜18cの端部近傍の界面32で剥がれが生じて、最終保護膜の役割をしなくなる。また、ポリイミド膜18cが剥がれることで図24のようにパターン乱れを生じる。
また、スクライブラインを形成する箇所12のポジ型感光性ポリイミド前駆体18aを完全に露光するために、図22のように露光量を増大させると、パッド電極を形成する箇所11のポジ型感光性ポリイミド前駆体18aが過露光され、光の回折や反射の影響でポジ型感光性ポリイミド前駆体18の端部も露光され、現像時にポジ型感光性ポリイミド前駆体18端部の窒化膜17との界面が現像液に可溶となり、図23のように、ポジ型感光性ポリイミド膜18cの端部近傍の界面32で剥がれが生じて、最終保護膜の役割をしなくなる。また、ポリイミド膜18cが剥がれることで図24のようにパターン乱れを生じる。
つまり、従来の方法では、スクライブラインを形成する箇所12(ポリイミド膜が厚い箇所)に露光不足によりポリイミド残り18bが生じたり、また、パッド電極を形成する箇所11(ポリイミド膜が薄い箇所)のポリイミド膜が過露光により剥がれてパターン乱れを生じたりして、最終保護膜であるポジ型感光性ポリイミド膜18cの完全なパターニングが行われないことになる。
さらに、露光量が増大すると、露光装置のレンズ系が高温になり、露光装置の故障の原因となる。
この発明の目的は、前記の課題を解決して、厚みの異なるポジ型感光性ポリイミド膜のパターニングにおいて、厚い箇所での露光不足によるポリイミド残りと浅い箇所での過露光によるパターン乱れを防止して、完全なパターニングができる半導体装置の製造方法を提供することである。
さらに、露光量が増大すると、露光装置のレンズ系が高温になり、露光装置の故障の原因となる。
この発明の目的は、前記の課題を解決して、厚みの異なるポジ型感光性ポリイミド膜のパターニングにおいて、厚い箇所での露光不足によるポリイミド残りと浅い箇所での過露光によるパターン乱れを防止して、完全なパターニングができる半導体装置の製造方法を提供することである。
前記の目的を達成するために、選択的に絶縁膜と金属膜が積層形成され、表面が凹凸の半導体基板上に、保護膜として厚みが異なる感光性ポリイミド膜(例えば、ポジ型感光性ボリイミド膜など)が形成された半導体装置の製造方法において、感光性ポリイミド前駆体を半導体基板上の表面に塗布し、該感光性ポリイミド前駆体を熱処理する工程と、厚い感光性ポリイミド前駆体が被覆された箇所を、それより薄い感光性ポリイミド前駆体が被覆された箇所より露光量を増やして露光・現像して前記感光性ポリイミド前駆体をパターニングする工程と、前記感光性ポリイミド前駆体を熱処理して硬化し、パターニングされた感光性ポリイミド膜を形成する工程とを有する製造方法とする。
また、前記パターニングする工程の第1マスクを用いて、前記厚い感光性ポリイミド前駆体が被覆された箇所と前記薄い感光性ポリイミド前駆体が被覆された箇所を同時に露光する工程と、第2マスクを用いて、前記厚い感光性ポリイミド前駆体が被覆された箇所のみ追加露光して、前記感光性ポリイミド前駆体をパターニングする工程とを有する製造方法とするとよい。
また、前記パターニングする工程の第1マスクを用いて、前記厚い感光性ポリイミド前駆体が被覆された箇所と前記薄い感光性ポリイミド前駆体が被覆された箇所を同時に露光する工程と、第2マスクを用いて、前記厚い感光性ポリイミド前駆体が被覆された箇所のみ追加露光して、前記感光性ポリイミド前駆体をパターニングする工程とを有する製造方法とするとよい。
また、前記厚い感光性ポリイミド前駆体が被覆された箇所が、スクライブラインを形成する箇所であり、薄い感光性ポリイミド前駆体が被覆された箇所が、パッド電極を形成する箇所であるとよい。
また、前記厚い感光性ポリイミド前駆体が被覆された箇所が、チップとなる箇所で表面高さが低い箇所であり、前記薄い感光性ポリイミド前駆体が被覆された箇所が、前記チップとなる箇所で表面高さが前記の低い箇所より高い箇所であるとよい。
また、前記厚い感光性ポリイミド前駆体が被覆された箇所が、チップとなる箇所で表面高さが低い箇所であり、前記薄い感光性ポリイミド前駆体が被覆された箇所が、前記チップとなる箇所で表面高さが前記の低い箇所より高い箇所であるとよい。
この発明によれば、ポジ型感光性ポリイミド前駆体の露光を行う際に、スクライブを形成する箇所の厚いポリイミド前駆体と、パッド電極を形成する箇所の薄いポリイミド前駆体とを同一マスクを用いて同時に露光し、その後、厚いポリイミド前駆体のみを専用マスクを用いて追加の露光することで、厚いポリイミド前駆体の露光不足によるポリイミド残りの発生を防止し、薄いポリイミド前駆体の過露光によるポリイミド膜の剥がれで発生するパターン乱れを防止して、膜厚の異なるポジ型感光性ポリイミド膜の完全なパターニングをすることができる。
また、完全なパターニングをすることで、信頼性の高い半導体装置を提供できる。また、ポリイミド残りに起因するダイシングソーの劣化等を防止することができる。
また、完全なパターニングをすることで、信頼性の高い半導体装置を提供できる。また、ポリイミド残りに起因するダイシングソーの劣化等を防止することができる。
実施の最良の形態は、膜厚の厚い感光性ポリイミド前駆体を薄い感光性ポリイミド前駆体より露光量を増やすことで、膜厚の異なる感光性ポリイミド膜の完全なパターニングをすることである。詳細は実施例で説明する。
図1から図9は、この発明の第1実施例の半導体装置の製造方法を示す図であり、工程順に示した要部工程断面図である。ここでは、ポジ型感光性ポリイミド前駆体を用いた最終保護膜形成方法の要部断面図である。
通常の集積回路製造プロセスより所望の集積回路を半導体基板3に作りこみ、最終的にパッド電極となる例えばAl−Si−Cu膜5を酸化膜4の上に堆積する。酸化膜4はLOCOS酸化膜(選択酸化膜)、HTO膜(熱酸化膜)、BPSG膜(ボロンドープドリンガラス膜)などで構成される(図1)。
つぎに、図示しない金属配線とパッド電極(Al−Si−Cu膜5)を形成する箇所1にマスクとなるレジストパターン6を残す(図2)。
つぎに、ドライエッチングによりパッド電極を形成する箇所1以外とスクライブラインを形成する箇所2のAl−Si−Cu膜5をエッチングする(図3)。
通常の集積回路製造プロセスより所望の集積回路を半導体基板3に作りこみ、最終的にパッド電極となる例えばAl−Si−Cu膜5を酸化膜4の上に堆積する。酸化膜4はLOCOS酸化膜(選択酸化膜)、HTO膜(熱酸化膜)、BPSG膜(ボロンドープドリンガラス膜)などで構成される(図1)。
つぎに、図示しない金属配線とパッド電極(Al−Si−Cu膜5)を形成する箇所1にマスクとなるレジストパターン6を残す(図2)。
つぎに、ドライエッチングによりパッド電極を形成する箇所1以外とスクライブラインを形成する箇所2のAl−Si−Cu膜5をエッチングする(図3)。
つぎに、第1の保護膜である窒化膜7を堆積し、レジストパターンをマスクとして、パッド電極を形成する箇所1とスクライブラインを形成する箇所2の窒化膜7を開口する(図4)。
つぎに、最終保護膜となるポジ型感光性ポリイミド前駆体8を回転塗布し、所定の熱処理を行う。回転塗布されるため、ポジ型感光性ポリイミド前駆体の表面は下地の凹凸に関係なくほぼ平坦になる(図5)。
つぎに、ポジ型感光性ポリイミド前駆体8の1回目の露光として、ポジ型フォトレジストの加工を行うときと同様、ポジ型感光性ポリイミド前駆体8を除去したいパッド電極を形成する箇所1(ポリイミド前駆体8が薄い箇所)とスクライブラインを形成する箇所2(ポリイミド前駆体8が厚い箇所)を第1マスク10aを用いて選択的に紫外線9露光を行い感光させる。1回目の露光で感光した箇所がポジ型感光性ポリイミド前駆体8aとなる(図6)。
つぎに、最終保護膜となるポジ型感光性ポリイミド前駆体8を回転塗布し、所定の熱処理を行う。回転塗布されるため、ポジ型感光性ポリイミド前駆体の表面は下地の凹凸に関係なくほぼ平坦になる(図5)。
つぎに、ポジ型感光性ポリイミド前駆体8の1回目の露光として、ポジ型フォトレジストの加工を行うときと同様、ポジ型感光性ポリイミド前駆体8を除去したいパッド電極を形成する箇所1(ポリイミド前駆体8が薄い箇所)とスクライブラインを形成する箇所2(ポリイミド前駆体8が厚い箇所)を第1マスク10aを用いて選択的に紫外線9露光を行い感光させる。1回目の露光で感光した箇所がポジ型感光性ポリイミド前駆体8aとなる(図6)。
つぎに、ポジ型感光性ポリイミド前駆体8の2回目の露光として、1回目の露光とは異なる第2マスク10bを使用して、段差の大きいスクライブラインを形成する箇所2のみを選択的に紫外線9露光を行い感光させ、露光不足を解消する。このとき、パッド電極を形成する箇所1は露光されないため過露光(基板から反射した赤外線9aも含めて)が防止される。2回目の露光で感光した箇所がポジ型感光性ポリイミド前駆体8bとなる(図7)。
つぎに、アルカリ現像液に可溶になった紫外線暴露部分のポジ型感光性ポリイミド前駆体8a、8bを除去してポジ型感光性ポリイミド前駆体8のパターニングをする。この場合、スクライブラインを形成する箇所2は多重露光(露光量の追加)によって露光不足は解消されポリイミド残りは発生しない。また、パッド電極を形成する箇所1は過露光されないので、ポジ型感光性ポリイミド前駆体8の剥がれやパターン乱れは生じない(図8)。
つぎに、アルカリ現像液に可溶になった紫外線暴露部分のポジ型感光性ポリイミド前駆体8a、8bを除去してポジ型感光性ポリイミド前駆体8のパターニングをする。この場合、スクライブラインを形成する箇所2は多重露光(露光量の追加)によって露光不足は解消されポリイミド残りは発生しない。また、パッド電極を形成する箇所1は過露光されないので、ポジ型感光性ポリイミド前駆体8の剥がれやパターン乱れは生じない(図8)。
つぎに、完全なパターンを形成したポジ型感光性ポリイミド前駆体8を350℃程度の温度で加熱処理を行い、硬化(イミド化)することで最終的な保護膜であるポリイミド膜を形成する。こうすることで、厚みの異なるポジ型感光性ポリイミド膜の完全なパターニングを行うことができる(図9)。
前記のポジ型感光性ポリイミド前駆体8のスクライブラインを形成する箇所2の厚みは6μm程度であり、パッド電極を形成する箇所1の厚みは3μm程度である。
ここではパッド電極となる金属膜をAl−Si−Cu膜5として説明したが、Al−Si膜でもAl−Cu膜でも良い。またバリアメタルを用いた積層構造であっても良い。
また、第1の保護膜として窒化膜7を使用して説明したが、この保護膜は酸化膜と窒化膜の積層構造であっても良い。
前記のポジ型感光性ポリイミド前駆体8のスクライブラインを形成する箇所2の厚みは6μm程度であり、パッド電極を形成する箇所1の厚みは3μm程度である。
ここではパッド電極となる金属膜をAl−Si−Cu膜5として説明したが、Al−Si膜でもAl−Cu膜でも良い。またバリアメタルを用いた積層構造であっても良い。
また、第1の保護膜として窒化膜7を使用して説明したが、この保護膜は酸化膜と窒化膜の積層構造であっても良い。
また、第2マスク10bはスクライブラインを形成する箇所2のみではなく、チップ内部でも段差の大きい箇所も露光するようなパターンであっても良い。
また、この方法によると、完全なパターニングをすることができるので、ポリイミド残りが防止され、ポリイミド残りに起因するダイシングソーの劣化等を防止することができる。さらに、過露光を防止できるため、厚膜感光性材料を低露光量でパターン形成が可能となり、露光装置のレンズの高温化などレンズ系の負荷を軽減することができる。
また、ネガ型感光性ポリイミド前駆体を用いる場合は、膜厚の薄い箇所のポリイミド前駆体を露光してパターニングするために、1回の露光で膜厚の厚い箇所で完全なパターニングが得られ、本発明の製造方法を用いる必要はない。しかし、チップ内で表面高さの低い箇所にポリイミド膜を残したい場合には、厚いネガ型感光性ポリイミド前駆体で露光不足が生じないように、多重露光する必要がでてきて、本発明の製造方法が有効になる。
また、この方法によると、完全なパターニングをすることができるので、ポリイミド残りが防止され、ポリイミド残りに起因するダイシングソーの劣化等を防止することができる。さらに、過露光を防止できるため、厚膜感光性材料を低露光量でパターン形成が可能となり、露光装置のレンズの高温化などレンズ系の負荷を軽減することができる。
また、ネガ型感光性ポリイミド前駆体を用いる場合は、膜厚の薄い箇所のポリイミド前駆体を露光してパターニングするために、1回の露光で膜厚の厚い箇所で完全なパターニングが得られ、本発明の製造方法を用いる必要はない。しかし、チップ内で表面高さの低い箇所にポリイミド膜を残したい場合には、厚いネガ型感光性ポリイミド前駆体で露光不足が生じないように、多重露光する必要がでてきて、本発明の製造方法が有効になる。
図10〜図12は、この発明の第2実施例の半導体装置の製造方法であり、工程順に示した要部工程断面図である。この図は、ネガ型感光性ポリイミド前駆体を使用した場合であり、図10は図6に相当し、図11は図7に相当し、図12は図9に相当する図である。
ポジ型感光性ポリイミド前駆体8の代わりにネガ型感光性ポリイミド前駆体58が形成された状態に、第1マスク60aを用いて、紫外線59露光する。58aが紫外線59で露光して感光したネガ型感光性ポリイミド前駆体である(図10)。
つぎに、第2マスク60bを用いて、膜厚が厚いネガ型感光性ポリイミド前駆体58aに追加の紫外線59で露光する。58bは2回露光して感光したネガ型感光性ポリイミド前駆体である(図11)。
ポジ型感光性ポリイミド前駆体8の代わりにネガ型感光性ポリイミド前駆体58が形成された状態に、第1マスク60aを用いて、紫外線59露光する。58aが紫外線59で露光して感光したネガ型感光性ポリイミド前駆体である(図10)。
つぎに、第2マスク60bを用いて、膜厚が厚いネガ型感光性ポリイミド前駆体58aに追加の紫外線59で露光する。58bは2回露光して感光したネガ型感光性ポリイミド前駆体である(図11)。
つぎに、現像し、露光されないネガ型感光性ポリイミド前駆体58を除去し、熱処理して硬化させネガ型感光性ポリイミド膜58cを形成する(図12)。
このように表面高さが低い絶縁膜7上のネガ型感光性ポリイミド前駆体58bを2回露光することで、ネガ型感光性ポリイミド前駆体58bを残して、完全なパターニングの最終保護膜としてのネガ型感光性ポリイミド膜58cを形成することができる。
このように表面高さが低い絶縁膜7上のネガ型感光性ポリイミド前駆体58bを2回露光することで、ネガ型感光性ポリイミド前駆体58bを残して、完全なパターニングの最終保護膜としてのネガ型感光性ポリイミド膜58cを形成することができる。
1 パッド電極を形成する箇所
2 スクライブラインを形成する箇所
3、53 半導体基板
4、54 酸化膜
5 Al−Si−Cu膜
6 レジスト
7 窒化膜
8 ポジ型感光性ポリイミド前駆体
8a ポジ型感光性ポリイミド前駆体(1回の露光で感光した前駆体)
8b ポジ型感光性ポリイミド前駆体(2回の露光で感光した前駆体)
8c ポジ型感光性ポリイミド膜
9 紫外線
9a 基板から反射した紫外線
10a、60a 第1マスク
10b、60b 第2マスク
58 ネガ型感光性ポリイミド前駆体
58a ネガ型感光性ポリイミド前駆体(1回の露光で感光した前駆体)
58b ネガ型感光性ポリイミド前駆体(2回の露光で感光した前駆体)
58c ネガ型感光性ポリイミド膜
2 スクライブラインを形成する箇所
3、53 半導体基板
4、54 酸化膜
5 Al−Si−Cu膜
6 レジスト
7 窒化膜
8 ポジ型感光性ポリイミド前駆体
8a ポジ型感光性ポリイミド前駆体(1回の露光で感光した前駆体)
8b ポジ型感光性ポリイミド前駆体(2回の露光で感光した前駆体)
8c ポジ型感光性ポリイミド膜
9 紫外線
9a 基板から反射した紫外線
10a、60a 第1マスク
10b、60b 第2マスク
58 ネガ型感光性ポリイミド前駆体
58a ネガ型感光性ポリイミド前駆体(1回の露光で感光した前駆体)
58b ネガ型感光性ポリイミド前駆体(2回の露光で感光した前駆体)
58c ネガ型感光性ポリイミド膜
Claims (4)
- 選択的に絶縁膜と金属膜が積層形成され、表面が凹凸の半導体基板上に、保護膜として厚みが異なる感光性ポリイミド膜が形成された半導体装置の製造方法において、
感光性ポリイミド前駆体を半導体基板上の表面に塗布し、該感光性ポリイミド前駆体を熱処理する工程と、厚い感光性ポリイミド前駆体が被覆された箇所を、それより薄い感光性ポリイミド前駆体が被覆された箇所より露光量を増やして露光・現像して前記感光性ポリイミド前駆体をパターニングする工程と、前記感光性ポリイミド前駆体を熱処理して硬化し、パターニングされた感光性ポリイミド膜を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記パターニング工程の第1マスクを用いて、前記厚い感光性ポリイミド前駆体が被覆された箇所と前記薄い感光性ポリイミド前駆体が被覆された箇所を同時に露光する工程と、第2マスクを用いて、前記厚い感光性ポリイミド前駆体が被覆された箇所のみ追加露光して、前記感光性ポリイミド前駆体をパターニングする工程とを有することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記厚い感光性ポリイミド前駆体が被覆された箇所が、スクライブラインを形成する箇所であり、薄い感光性ポリイミド前駆体が被覆された箇所が、パッド電極を形成する箇所であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記厚い感光性ポリイミド前駆体が被覆された箇所が、チップとなる箇所で表面高さが低い箇所であり、前記薄い感光性ポリイミド前駆体が被覆された箇所が、前記チップとなる箇所で表面高さが前記の低い箇所より高い箇所であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173283A JP2005353856A (ja) | 2004-06-11 | 2004-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173283A JP2005353856A (ja) | 2004-06-11 | 2004-06-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005353856A true JP2005353856A (ja) | 2005-12-22 |
Family
ID=35588056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004173283A Pending JP2005353856A (ja) | 2004-06-11 | 2004-06-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005353856A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206251A (zh) * | 2015-06-01 | 2016-12-07 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
CN113990987A (zh) * | 2021-10-28 | 2022-01-28 | 江西壹创军融光电科技有限公司 | 一种微型led字符显示芯片的制作方法 |
-
2004
- 2004-06-11 JP JP2004173283A patent/JP2005353856A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106206251A (zh) * | 2015-06-01 | 2016-12-07 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP2016225511A (ja) * | 2015-06-01 | 2016-12-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN113990987A (zh) * | 2021-10-28 | 2022-01-28 | 江西壹创军融光电科技有限公司 | 一种微型led字符显示芯片的制作方法 |
CN113990987B (zh) * | 2021-10-28 | 2024-02-27 | 江西锐芯微电子科技有限公司 | 一种微型led字符显示芯片的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000150644A (ja) | 半導体デバイスの製造方法 | |
JP4556757B2 (ja) | 半導体装置の製造方法 | |
US6348398B1 (en) | Method of forming pad openings and fuse openings | |
JP2007149768A (ja) | 半導体装置の製造方法 | |
JP2005353856A (ja) | 半導体装置の製造方法 | |
JP2013232576A (ja) | 半導体装置の製造方法および半導体装置 | |
US10892163B2 (en) | Semiconductor device with side wall protection film for bond pad and wiring | |
KR100222805B1 (ko) | 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법 | |
JPH0677315A (ja) | 半導体装置 | |
JP2007311507A (ja) | 半導体装置の製造方法 | |
JP3263617B2 (ja) | 半導体装置 | |
US6200886B1 (en) | Fabricating process for polysilicon gate | |
JP2000077414A (ja) | 半導体装置の製造方法 | |
KR100591159B1 (ko) | 반도체 소자의 패드 오픈 방법 | |
KR100752171B1 (ko) | 반도체 소자의 제조 방법 | |
JP2992171B2 (ja) | 半導体装置の製造方法 | |
JP2008098417A (ja) | 加速度センサー製造用基板及びその製造方法 | |
KR100657761B1 (ko) | 반도체 소자의 제조 방법 | |
KR101199436B1 (ko) | 반도체 소자의 제조방법 | |
JP2000353748A (ja) | 半導体装置の製造方法 | |
KR19990055784A (ko) | 반도체 소자의 제조방법 | |
JPH05114537A (ja) | 半導体集積回路の製造方法 | |
JP2006186020A (ja) | 半導体装置の製造方法 | |
KR20050028085A (ko) | 반도체 소자의 제조방법 | |
JP2000269326A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |