JP2000077414A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000077414A JP2000077414A JP10248769A JP24876998A JP2000077414A JP 2000077414 A JP2000077414 A JP 2000077414A JP 10248769 A JP10248769 A JP 10248769A JP 24876998 A JP24876998 A JP 24876998A JP 2000077414 A JP2000077414 A JP 2000077414A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- insulating film
- interlayer insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】多層配線構造を有する半導体装置の製造工程の
フォト工程で行う、ウエハ外周の周辺露光において、配
線層のウエハ外周端部の剥がれによるパーティクル発生
を防止する。 【解決手段】第一配線層の周辺露光幅W1と、第二配線層
の周辺露光幅W3を、配線層間絶縁膜酸化膜の周辺露光幅
W2よりも大きくした事を特徴とする半導体装置製造方法
である。 【効果】W1＞W2、W3＞W2とすることで、第一配線層のウ
エハ外周端部は配線層間絶縁膜に覆われるので、第二配
線層のエッチング時の影響を遮断でき、第一配線層のウ
エハ外周端部の剥がれを無くす事ができる。
フォト工程で行う、ウエハ外周の周辺露光において、配
線層のウエハ外周端部の剥がれによるパーティクル発生
を防止する。 【解決手段】第一配線層の周辺露光幅W1と、第二配線層
の周辺露光幅W3を、配線層間絶縁膜酸化膜の周辺露光幅
W2よりも大きくした事を特徴とする半導体装置製造方法
である。 【効果】W1＞W2、W3＞W2とすることで、第一配線層のウ
エハ外周端部は配線層間絶縁膜に覆われるので、第二配
線層のエッチング時の影響を遮断でき、第一配線層のウ
エハ外周端部の剥がれを無くす事ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基盤上に
配線を多層に有する半導体装置のウエハ外周部における
多層配線構造の製造方法に関するものであり、フォト工
程で行うウエハ外周の周辺露光に関するものである。
配線を多層に有する半導体装置のウエハ外周部における
多層配線構造の製造方法に関するものであり、フォト工
程で行うウエハ外周の周辺露光に関するものである。
【０００２】
【従来の技術】ウエハ外周部のパーティクル低減のため
に、フォト工程で行うウエハ外周部への周辺露光方法
は、一般的に全ての層を同じ周辺露光幅（ここでいう周
辺露光幅とはウエハ外周端からの露光距離を指す）で行
う方法の他に、より効果的な方法として最下層から順に
周辺露光幅を大きくして階段状に各層を形成するという
方法が特開平０８−０３１７１０号公報に記載されてい
る。以下、図５（a）〜（f）、図６（a）〜（f）を用い
て従来の周辺露光方法を説明する。
に、フォト工程で行うウエハ外周部への周辺露光方法
は、一般的に全ての層を同じ周辺露光幅（ここでいう周
辺露光幅とはウエハ外周端からの露光距離を指す）で行
う方法の他に、より効果的な方法として最下層から順に
周辺露光幅を大きくして階段状に各層を形成するという
方法が特開平０８−０３１７１０号公報に記載されてい
る。以下、図５（a）〜（f）、図６（a）〜（f）を用い
て従来の周辺露光方法を説明する。
【０００３】図５（a）〜（f）は従来の多層配線構造を
有する半導体装置のウエハ外周部の製造方法の一例で、
全ての層の周辺露光幅が同じ場合のAL二層配線工程での
実施例を示す工程断面図である。
有する半導体装置のウエハ外周部の製造方法の一例で、
全ての層の周辺露光幅が同じ場合のAL二層配線工程での
実施例を示す工程断面図である。
【０００４】図5（a）：酸化膜を形成したシリコン基盤
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
【０００５】図5（b）：第一配線層用レジスト（5）を
マスクとして第一配線層（2）を選択エッチングする。
マスクとして第一配線層（2）を選択エッチングする。
【０００６】図5（c）：第一配線層用レジスト（5）を
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、周辺露光をW2の周
辺露光幅で行い、配線層間絶縁膜用パターンを露光、現
像する。
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、周辺露光をW2の周
辺露光幅で行い、配線層間絶縁膜用パターンを露光、現
像する。
【０００７】図5（d）：配線層間絶縁膜用レジスト
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
【０００８】図5（e）：第二配線層（4）をスパッタ
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
【０００９】図5（f）：第二配線層用レジスト（7）を
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
【００１０】この場合、周辺露光幅は第一配線層、配線
層間絶縁膜、第二配線層の全ての工程で同じW1=W2=W3で
ある。
層間絶縁膜、第二配線層の全ての工程で同じW1=W2=W3で
ある。
【００１１】図６（a）〜（f）は従来の多層配線構造を
有する半導体装置のウエハ外周部の製造方法のもう一つ
の例で、周辺露光幅を上の層程大きくしたAL二層配線工
程での実施例を示す工程断面図である。
有する半導体装置のウエハ外周部の製造方法のもう一つ
の例で、周辺露光幅を上の層程大きくしたAL二層配線工
程での実施例を示す工程断面図である。
【００１２】図6（a）：酸化膜を形成したシリコン基盤
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
【００１３】図6（b）：第一配線層用レジスト（5）を
マスクとして第一配線層（2）を選択エッチングする。
マスクとして第一配線層（2）を選択エッチングする。
【００１４】図6（c）：第一配線層用レジスト（5）を
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、周辺露光をW2の周
辺露光幅で行い、配線層間絶縁膜用パターンを露光、現
像する。
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、周辺露光をW2の周
辺露光幅で行い、配線層間絶縁膜用パターンを露光、現
像する。
【００１５】図6（d）：配線層間絶縁膜用レジスト
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
【００１６】図6（e）：第二配線層（4）をスパッタ
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
【００１７】図6（f）：第二配線層用レジスト（7）を
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
【００１８】この場合は、周辺露光幅を上の層程大きく
し、W1＜W2＜W3としている。そのため、第一配線層は配
線層間絶縁膜や第二配線層よりもウエハ外周にはみ出
す。
し、W1＜W2＜W3としている。そのため、第一配線層は配
線層間絶縁膜や第二配線層よりもウエハ外周にはみ出
す。
【００１９】
【発明が解決しようとする課題】周辺露光を行ったウエ
ハ外周では、配線端部の形状が不安定で剥がれやすい傾
向になるが、特にALのような同種金属の多層配線の場
合、下の配線層（第一配線層）の端部が上の配線層（第
二配線層）や配線層間絶縁膜（第一線層間膜）よりもウ
エハ外周にはみだしてしまうと、上の配線層（第二配線
層）のエッチング工程で、下の配線層のはみ出した配線
端部も影響されて、一部が剥がれてパーティクルとな
り、WF内に飛び散って、パターンショートをひきおこし
てしまう。全ての層の周辺露光幅が同じでも、露光幅の
微妙なずれや、不安定な部分が重なる事により、配線の
端部の一部が剥がれてパーティクルとなり、同様な問題
を免れない。
ハ外周では、配線端部の形状が不安定で剥がれやすい傾
向になるが、特にALのような同種金属の多層配線の場
合、下の配線層（第一配線層）の端部が上の配線層（第
二配線層）や配線層間絶縁膜（第一線層間膜）よりもウ
エハ外周にはみだしてしまうと、上の配線層（第二配線
層）のエッチング工程で、下の配線層のはみ出した配線
端部も影響されて、一部が剥がれてパーティクルとな
り、WF内に飛び散って、パターンショートをひきおこし
てしまう。全ての層の周辺露光幅が同じでも、露光幅の
微妙なずれや、不安定な部分が重なる事により、配線の
端部の一部が剥がれてパーティクルとなり、同様な問題
を免れない。
【００２０】
【課題を解決するための手段】本発明の請求項1記載の
半導体装置製造方法は、フォト工程で行う周辺露光にお
いて、周辺露光幅を配線層では配線層間絶縁膜の周辺露
光幅よりも大きくする事を特徴とする半導体装置製造方
法である。
半導体装置製造方法は、フォト工程で行う周辺露光にお
いて、周辺露光幅を配線層では配線層間絶縁膜の周辺露
光幅よりも大きくする事を特徴とする半導体装置製造方
法である。
【００２１】この発明によれば、配線層の周辺露光幅が
配線層間絶縁膜の周辺露光幅よりも大きいため、下の配
線層のウエハ外周端部を配線層間絶縁膜で完全に覆うの
で、上の配線層のエッチングの影響を下の配線層のウエ
ハ外周端部に及ぼす事を完全に防止でき、下の配線層の
パターンが飛び散って、WF内でパターンショートを引き
起こす危険を無くする事が可能である。
配線層間絶縁膜の周辺露光幅よりも大きいため、下の配
線層のウエハ外周端部を配線層間絶縁膜で完全に覆うの
で、上の配線層のエッチングの影響を下の配線層のウエ
ハ外周端部に及ぼす事を完全に防止でき、下の配線層の
パターンが飛び散って、WF内でパターンショートを引き
起こす危険を無くする事が可能である。
【００２２】また、本発明の請求項2記載の半導体装置
製造方法は、請求項目1記載の半導体装置製造方法にお
いて、周辺露光を配線層間絶縁膜について行わないこと
を特徴とした半導体装置製造方法である。
製造方法は、請求項目1記載の半導体装置製造方法にお
いて、周辺露光を配線層間絶縁膜について行わないこと
を特徴とした半導体装置製造方法である。
【００２３】この発明によれば、配線層間絶縁膜の周辺
露光を廃止したので、下の配線層のウエハ外周端部を配
線層間絶縁膜で完全に覆う事になり、パターンショート
を無くする事が可能な上、工程も短縮できる。工程短縮
は、二層配線層の場合、周辺露光1工程削減、三層配線
層の場合、周辺露光２工程の削減となり、多層になる程
削減効果は大きくなる。
露光を廃止したので、下の配線層のウエハ外周端部を配
線層間絶縁膜で完全に覆う事になり、パターンショート
を無くする事が可能な上、工程も短縮できる。工程短縮
は、二層配線層の場合、周辺露光1工程削減、三層配線
層の場合、周辺露光２工程の削減となり、多層になる程
削減効果は大きくなる。
【００２４】
【発明の実施の形態】図1（a）〜（f）は請求項1記載の
発明に係る多層配線構造を有する半導体装置のウエハ外
周部の製造方法の一例で、AL二層配線工程での実施例を
示す工程断面図である。以下、図1（a）〜（f）を用い
て本発明の製造方法を詳説する。
発明に係る多層配線構造を有する半導体装置のウエハ外
周部の製造方法の一例で、AL二層配線工程での実施例を
示す工程断面図である。以下、図1（a）〜（f）を用い
て本発明の製造方法を詳説する。
【００２５】図1（a）：酸化膜を形成したシリコン基盤
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
【００２６】図1（b）：第一配線層用レジスト（5）を
マスクとして第一配線層（2）を選択エッチングする。
マスクとして第一配線層（2）を選択エッチングする。
【００２７】図1（c）：第一配線層用レジスト（5）を
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、周辺露光をW2の周
辺露光幅で行い、配線層間絶縁膜用パターンを露光、現
像する。
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、周辺露光をW2の周
辺露光幅で行い、配線層間絶縁膜用パターンを露光、現
像する。
【００２８】図1（d）：配線層間絶縁膜用レジスト
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
【００２９】図1（e）：第二配線層（4）をスパッタ
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
【００３０】図1（f）：第二配線層用レジスト（7）を
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
【００３１】配線層の周辺露光幅を配線層間絶縁膜より
も大きくし、W1＞W2、W3＞W2とする事により、第一配線
層のウエハ外周端部は配線層間絶縁膜により覆われるこ
とになり、第二配線層のエッチング時の影響は遮断され
るので、パーティクルの発生を無くする事ができる。
も大きくし、W1＞W2、W3＞W2とする事により、第一配線
層のウエハ外周端部は配線層間絶縁膜により覆われるこ
とになり、第二配線層のエッチング時の影響は遮断され
るので、パーティクルの発生を無くする事ができる。
【００３２】図2（g）〜（j）は請求項1記載の発明に係
る多層配線構造を有する半導体装置のウエハ外周部の製
造方法の一例で、AL三層配線工程での実施例を示す工程
断面図である。以下、図2（g）〜（j）を用いて本発明
の製造方法を詳説する。
る多層配線構造を有する半導体装置のウエハ外周部の製
造方法の一例で、AL三層配線工程での実施例を示す工程
断面図である。以下、図2（g）〜（j）を用いて本発明
の製造方法を詳説する。
【００３３】図2（g）：前述本発明によるAL二層配線工
程での製造方法で形成したAL二層配線の上に第二配線層
間絶縁膜（8）を堆積させ、第二配線層間絶縁膜用レジ
スト（10）を塗布し、周辺露光をW4の周辺露光幅で行
い、第二配線層間絶縁膜用パターンを露光、現像する。
程での製造方法で形成したAL二層配線の上に第二配線層
間絶縁膜（8）を堆積させ、第二配線層間絶縁膜用レジ
スト（10）を塗布し、周辺露光をW4の周辺露光幅で行
い、第二配線層間絶縁膜用パターンを露光、現像する。
【００３４】図2（h）：第二配線層間絶縁膜用レジスト
（10）をマスクとして第二の配線層間絶縁膜（8）を選
択エッチングし、第二の配線層間絶縁膜用レジスト（1
0）を剥離する。
（10）をマスクとして第二の配線層間絶縁膜（8）を選
択エッチングし、第二の配線層間絶縁膜用レジスト（1
0）を剥離する。
【００３５】図2（i）：第三配線層（9）をスパッタ
し、第三配線層用レジスト（11）を塗布し、周辺露光を
W5の周辺露光幅で行い、第三配線層用パターンを露光、
現像する。
し、第三配線層用レジスト（11）を塗布し、周辺露光を
W5の周辺露光幅で行い、第三配線層用パターンを露光、
現像する。
【００３６】図2（j）：第三配線層用レジスト（11）を
マスクとして第二配線層（9）を選択エッチングし、第
三配線層用レジスト（11）を剥離する。
マスクとして第二配線層（9）を選択エッチングし、第
三配線層用レジスト（11）を剥離する。
【００３７】この場合も、配線層間絶縁膜の周辺露光幅
を配線層よりも大きくし、 第二配線層間絶縁膜の周辺
露光幅を第二配線層、第三配線層よりも小さくし、W3＞
W4、W5＞W4とする事により、第二配線層のウエハ外周端
部は第二配線層間絶縁膜により覆われることになり、第
三配線層のエッチング時の影響は遮断されるので、パー
ティクルの発生は無くする事ができる。
を配線層よりも大きくし、 第二配線層間絶縁膜の周辺
露光幅を第二配線層、第三配線層よりも小さくし、W3＞
W4、W5＞W4とする事により、第二配線層のウエハ外周端
部は第二配線層間絶縁膜により覆われることになり、第
三配線層のエッチング時の影響は遮断されるので、パー
ティクルの発生は無くする事ができる。
【００３８】図3（a）〜（e）は請求項2記載の発明に係
る多層配線構造を有する半導体装置のウエハ外周部の形
成方法の一例で、AL二層配線工程での実施例を示す工程
断面図である。以下、図3（a）〜（e）を用いて本発明
の製造方法を詳説する。
る多層配線構造を有する半導体装置のウエハ外周部の形
成方法の一例で、AL二層配線工程での実施例を示す工程
断面図である。以下、図3（a）〜（e）を用いて本発明
の製造方法を詳説する。
【００３９】図3（a）：酸化膜を形成したシリコン基盤
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
（1）に第一配線層（2）をスパッタし、第一配線層用レ
ジスト（5）を塗布し、周辺露光をW1の周辺露光幅で行
い、第一配線層用パターンを露光、現像する。
【００４０】図3（b）：第一配線層のレジスト（5）を
マスクとして第一配線層（2）を選択エッチングする。
マスクとして第一配線層（2）を選択エッチングする。
【００４１】図3（c）：第一配線層用レジスト（5）を
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、配線層間絶縁膜用
パターンを露光、現像し、配線層間絶縁膜用レジスト
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
剥離し、次に配線層間絶縁膜（3）を堆積させ、配線層
間絶縁膜用レジスト（6）を塗布し、配線層間絶縁膜用
パターンを露光、現像し、配線層間絶縁膜用レジスト
（6）をマスクとして配線層間絶縁膜（3）を選択エッチ
ングし、配線層間絶縁膜用レジスト（6）を剥離する。
【００４２】図3（d）：第二配線層（4）をスパッタ
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
し、第二配線層用レジスト（7）を塗布し、周辺露光をW
3の周辺露光幅で行い、第二配線層用パターンを露光、
現像する。
【００４３】図3（e）：第二配線層用レジスト（7）を
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
マスクとして第二配線層（4）を選択エッチングし、第
二配線層用レジスト（7）を剥離する。
【００４４】本実施例では、配線層間絶縁膜の周辺露光
をしないため、 請求項1の場合同様、第一配線層のウエ
ハ外周端部は配線層間絶縁膜により覆われることにな
り、第二配線層のエッチング時の影響は遮断されるの
で、パーティクルの発生は無くなる。また、本実施例に
よれば、配線層間絶縁膜の周辺露光を行わないため、工
程削減が可能となる。
をしないため、 請求項1の場合同様、第一配線層のウエ
ハ外周端部は配線層間絶縁膜により覆われることにな
り、第二配線層のエッチング時の影響は遮断されるの
で、パーティクルの発生は無くなる。また、本実施例に
よれば、配線層間絶縁膜の周辺露光を行わないため、工
程削減が可能となる。
【００４５】図4（f）〜（i）は請求項2記載の発明に係
る多層配線構造を有する半導体装置のウエハ外周部の製
造方法の一例で、AL三層配線工程での実施例を示す工程
断面図である。以下、図4（f）〜（i）を用いて本発明
の製造方法を詳説する。
る多層配線構造を有する半導体装置のウエハ外周部の製
造方法の一例で、AL三層配線工程での実施例を示す工程
断面図である。以下、図4（f）〜（i）を用いて本発明
の製造方法を詳説する。
【００４６】図4（f）：前述請求項2記載の本発明によ
るAL二層配線工程での製造方法で形成したAL二層配線の
上に、第二配線層間絶縁膜（8）を堆積させ、第二配線
層間絶縁膜用レジスト(10)を塗布し、第二の配線層間絶
縁膜用パターンを露光、現像する。
るAL二層配線工程での製造方法で形成したAL二層配線の
上に、第二配線層間絶縁膜（8）を堆積させ、第二配線
層間絶縁膜用レジスト(10)を塗布し、第二の配線層間絶
縁膜用パターンを露光、現像する。
【００４７】図4（g）：第二配線層間絶縁膜用レジスト
(10)をマスクとして第二配線層間絶縁膜（8）を選択エ
ッチングし、第二配線層間絶縁膜レジスト（10）を剥離
する。
(10)をマスクとして第二配線層間絶縁膜（8）を選択エ
ッチングし、第二配線層間絶縁膜レジスト（10）を剥離
する。
【００４８】図4（h）：第三配線層（9）をスパッタ
し、第三配線層用レジスト（11）を塗布し、周辺露光を
W5の周辺露光幅で行い、第三配線層用パターン露光、現
像をする。
し、第三配線層用レジスト（11）を塗布し、周辺露光を
W5の周辺露光幅で行い、第三配線層用パターン露光、現
像をする。
【００４９】図4（i）：第三配線層用レジスト（11）を
マスクとして第二配線層（9）を選択エッチングし、第
三配線層用レジスト（11）を剥離する。
マスクとして第二配線層（9）を選択エッチングし、第
三配線層用レジスト（11）を剥離する。
【００５０】本実施例でも、配線層間絶縁膜の周辺露光
をしないため、 前述の請求項2のAL二層の場合同様、第
二配線層のウエハ外周端部は第二配線層間絶縁膜により
覆われることになり、第三配線層のエッチング時の影響
は遮断されるので、パーティクルの発生は無くなる。ま
た、AL三層の場合は、第一配線層間絶縁膜と第二配線層
間絶縁膜の2工程の周辺露光を行わないため、工程の削
減効果としては、AL二層の場合の2倍となる。
をしないため、 前述の請求項2のAL二層の場合同様、第
二配線層のウエハ外周端部は第二配線層間絶縁膜により
覆われることになり、第三配線層のエッチング時の影響
は遮断されるので、パーティクルの発生は無くなる。ま
た、AL三層の場合は、第一配線層間絶縁膜と第二配線層
間絶縁膜の2工程の周辺露光を行わないため、工程の削
減効果としては、AL二層の場合の2倍となる。
【００５１】以上の実施例では、AL二層配線、AL三層配
線の場合で説明してきたが、四層配線、五層配線とな
り、より多層化した場合でも、配線層の周辺露光幅を配
線層間絶縁膜の周辺露光幅よりも大きくすることによ
り、ウエハ外周部における配線パターン端部から発生す
るパーティクルは無くすることができる。
線の場合で説明してきたが、四層配線、五層配線とな
り、より多層化した場合でも、配線層の周辺露光幅を配
線層間絶縁膜の周辺露光幅よりも大きくすることによ
り、ウエハ外周部における配線パターン端部から発生す
るパーティクルは無くすることができる。
【００５２】
【発明の効果】本発明の半導体装置製造方法は、従来の
周辺露光工程で発生するキラー欠陥を無くするものであ
り、半導体装置製造工程での不良率を低減し、歩留り向
上に欠かせないものである。
周辺露光工程で発生するキラー欠陥を無くするものであ
り、半導体装置製造工程での不良率を低減し、歩留り向
上に欠かせないものである。
【００５３】また近年の技術革新により、半導体装置へ
の軽薄短小、機能の複雑化の要求は益々高くなってお
り、AL等同質の金属を多層に配線する必要が大きくなる
が、配線層間絶縁膜の周辺露光を無くする本発明請求項
2の半導体装置製造方法では、多層になる程、工程削減
の効果が大きくなるものであり、時代の要求に答えるも
のである。
の軽薄短小、機能の複雑化の要求は益々高くなってお
り、AL等同質の金属を多層に配線する必要が大きくなる
が、配線層間絶縁膜の周辺露光を無くする本発明請求項
2の半導体装置製造方法では、多層になる程、工程削減
の効果が大きくなるものであり、時代の要求に答えるも
のである。
【図１】本発明の請求項1に記載の発明に係る多層配線
構造を有する半導体装置のウエハ外周部の製造方法の一
例で、AL二層配線工程での実施例を示す工程断面図であ
る。
構造を有する半導体装置のウエハ外周部の製造方法の一
例で、AL二層配線工程での実施例を示す工程断面図であ
る。
【図2】本発明の請求項1に記載の発明に係る多層配線構
造を有する半導体装置のウエハ外周部の製造方法の一例
で、AL三層配線工程での実施例を示す工程断面図。
造を有する半導体装置のウエハ外周部の製造方法の一例
で、AL三層配線工程での実施例を示す工程断面図。
【図3】本発明の請求項2に記載の発明に係る多層配線構
造を有する半導体装置のウエハ外周部の製造方法の一例
で、AL二層配線工程での実施例を示す工程断面図。
造を有する半導体装置のウエハ外周部の製造方法の一例
で、AL二層配線工程での実施例を示す工程断面図。
【図4】本発明の請求項2に記載の発明に係る多層配線構
造を有する半導体装置のウエハ外周部の製造方法の一例
で、AL三層配線工程での実施例を示す工程断面図。
造を有する半導体装置のウエハ外周部の製造方法の一例
で、AL三層配線工程での実施例を示す工程断面図。
【図5】従来の半導体装置製造方法で、多層配線構造を
有する半導体装置のウエハ外周部の製造方法の一例で、
AL二層配線工程での一実施例を示す工程断面図。
有する半導体装置のウエハ外周部の製造方法の一例で、
AL二層配線工程での一実施例を示す工程断面図。
【図6】従来の半導体装置製造方法で、多層配線構造を
有する半導体装置のウエハ外周部の製造方法の一例で、
AL二層配線工程でのもう一つの実施例を示す工程断面
図。
有する半導体装置のウエハ外周部の製造方法の一例で、
AL二層配線工程でのもう一つの実施例を示す工程断面
図。
1：酸化膜が形成されたシリコン基板 2：第一配線層 3：配線層間絶縁膜（第一配線層間絶縁膜） 4：第二配線層 5：第一配線層用フォトレジスト 6：配線層間絶縁膜（第一配線層間絶縁膜）用フォトレ
ジスト 7：第二配線層用フォトレジスト 8：第二配線層間絶縁膜 9：第三配線層 10：第二配線層間絶縁膜用フォトレジスト 11：第三配線層用フォトレジスト W1：第一配線層用フォトレジストの周辺露光幅 W2：配線層間絶縁膜（第一配線層間絶縁膜）用フォトレ
ジストの周辺露光幅 W3：第二配線層用フォトレジストの周辺露光幅 W4：第二配線層間絶縁膜用フォトレジストの周辺露光幅 W5：第三配線層用フォトレジストの周辺露光幅
ジスト 7：第二配線層用フォトレジスト 8：第二配線層間絶縁膜 9：第三配線層 10：第二配線層間絶縁膜用フォトレジスト 11：第三配線層用フォトレジスト W1：第一配線層用フォトレジストの周辺露光幅 W2：配線層間絶縁膜（第一配線層間絶縁膜）用フォトレ
ジストの周辺露光幅 W3：第二配線層用フォトレジストの周辺露光幅 W4：第二配線層間絶縁膜用フォトレジストの周辺露光幅 W5：第三配線層用フォトレジストの周辺露光幅
Claims (2)
- 【請求項１】多層配線構造を有する半導体装置の製造工
程のフォト工程で行う、ウエハ外周の周辺露光におい
て、ウエハ外周端からの露光距離を、配線層では配線層
間絶縁膜の周辺露光幅よりも大きくする事を特徴とする
半導体装置の製造方法。 - 【請求項２】請求項１において、周辺露光を配線層間絶
縁膜について行わないことを特徴とした半導体装置製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248769A JP2000077414A (ja) | 1998-09-02 | 1998-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10248769A JP2000077414A (ja) | 1998-09-02 | 1998-09-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077414A true JP2000077414A (ja) | 2000-03-14 |
Family
ID=17183114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10248769A Withdrawn JP2000077414A (ja) | 1998-09-02 | 1998-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077414A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017559A (ja) * | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | 半導体ウエハ装置およびその製造方法 |
| US7105451B2 (en) | 2003-09-17 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device |
| US7250365B2 (en) | 2001-04-17 | 2007-07-31 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device |
| JP2007243218A (ja) * | 2007-05-14 | 2007-09-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1998
- 1998-09-02 JP JP10248769A patent/JP2000077414A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7250365B2 (en) | 2001-04-17 | 2007-07-31 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device |
| US7718526B2 (en) | 2001-04-17 | 2010-05-18 | Renesas Technology Corporation | Fabrication method of semiconductor integrated circuit device |
| US7977234B2 (en) | 2001-04-17 | 2011-07-12 | Renesas Electronics Corporation | Fabrication method of semiconductor integrated circuit device |
| JP2003017559A (ja) * | 2001-06-29 | 2003-01-17 | Fujitsu Ltd | 半導体ウエハ装置およびその製造方法 |
| US7105451B2 (en) | 2003-09-17 | 2006-09-12 | Oki Electric Industry Co., Ltd. | Method for manufacturing semiconductor device |
| JP2007243218A (ja) * | 2007-05-14 | 2007-09-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4741549B2 (ja) * | 2007-05-14 | 2011-08-03 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000077414A (ja) | 半導体装置の製造方法 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JP2007115853A (ja) | 半導体装置及びその製造方法 | |
| JPH0230117A (ja) | 半導体装置 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| JP2003338547A (ja) | 半導体装置及びその製造方法 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| KR19980046262A (ko) | 배선 형성 방법 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 | |
| JP2000353748A (ja) | 半導体装置の製造方法 | |
| JPH10150275A (ja) | 多層配線基板およびそれを用いた多層配線の形成方法 | |
| JPH05343540A (ja) | 半導体装置 | |
| JPS62243341A (ja) | 半導体装置の製造方法 | |
| JP2005353856A (ja) | 半導体装置の製造方法 | |
| JPH1145885A (ja) | 半導体装置の製造方法 | |
| JPH0645459A (ja) | 半導体装置の製造方法 | |
| JPH04180229A (ja) | 半導体装置の製造方法 | |
| JPH10223631A (ja) | 半導体装置およびその製造方法 | |
| JPH07193130A (ja) | 半導体装置の製造方法 | |
| JPH10270553A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040308 |