JPH10223631A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10223631A JPH10223631A JP2134597A JP2134597A JPH10223631A JP H10223631 A JPH10223631 A JP H10223631A JP 2134597 A JP2134597 A JP 2134597A JP 2134597 A JP2134597 A JP 2134597A JP H10223631 A JPH10223631 A JP H10223631A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- wiring
- conductive film
- point conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線が高アスペクト比化された場合において
も、高いエレクトロマイグレーション耐性を得ることが
でき、配線信頼性を確保することができる半導体装置お
よびその製造方法を提供する。 【解決手段】 Ｓｉ基板１上の層間絶縁膜２上に、Ａｌ
−Ｓｉ膜５の外周面のほぼ全部をＴｉ膜３、ＴｉＮ膜
４、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７で覆った配線を形
成する。ＴｉＮ／Ｗ膜７は好ましくはＣＶＤ法により形
成する。
も、高いエレクトロマイグレーション耐性を得ることが
でき、配線信頼性を確保することができる半導体装置お
よびその製造方法を提供する。 【解決手段】 Ｓｉ基板１上の層間絶縁膜２上に、Ａｌ
−Ｓｉ膜５の外周面のほぼ全部をＴｉ膜３、ＴｉＮ膜
４、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７で覆った配線を形
成する。ＴｉＮ／Ｗ膜７は好ましくはＣＶＤ法により形
成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、高集積の半導体装置およ
びその製造に適用して好適なものである。
びその製造方法に関し、特に、高集積の半導体装置およ
びその製造に適用して好適なものである。
【０００２】
【従来の技術】マルチメディアが進展するとともに、半
導体装置には、より高速化、大容量化が求められてい
る。これに伴い半導体装置の製造プロセスにおいて、さ
らなる高集積化のための微細加工技術が研究、開発され
ている。
導体装置には、より高速化、大容量化が求められてい
る。これに伴い半導体装置の製造プロセスにおいて、さ
らなる高集積化のための微細加工技術が研究、開発され
ている。
【０００３】さて、従来、半導体装置の配線は、次のよ
うにして形成するのが一般的であった。すなわち、図１
０に示すように、Ｓｉ基板１０１上の層間絶縁膜１０２
上に、Ｔｉ膜１０３、ＴｉＮ膜１０４、Ａｌ合金膜１０
５およびＴｉＮ膜１０６を順次形成した後、これらを配
線形状にパターニングすることにより、配線を形成す
る。
うにして形成するのが一般的であった。すなわち、図１
０に示すように、Ｓｉ基板１０１上の層間絶縁膜１０２
上に、Ｔｉ膜１０３、ＴｉＮ膜１０４、Ａｌ合金膜１０
５およびＴｉＮ膜１０６を順次形成した後、これらを配
線形状にパターニングすることにより、配線を形成す
る。
【０００４】ここで、Ａｌ合金膜１０５の下層のＴｉ膜
１０３およびＴｉＮ膜１０４の積層膜はバリアメタルと
して用い、Ａｌ合金膜１０５の上層のＴｉＮ膜１０６は
バリアメタルや、Ａｌ合金膜１０５の表面に生じるヒロ
ックの抑制および配線を形成する際のフォトリソグラフ
ィ工程での反射防止膜として用いることを第１の目的と
している。また、これらのＴｉ膜１０３、ＴｉＮ膜１０
４およびＴｉＮ膜１０６は、配線のエレクトロマイグレ
ーション耐性を向上させることを第２の目的としてい
る。
１０３およびＴｉＮ膜１０４の積層膜はバリアメタルと
して用い、Ａｌ合金膜１０５の上層のＴｉＮ膜１０６は
バリアメタルや、Ａｌ合金膜１０５の表面に生じるヒロ
ックの抑制および配線を形成する際のフォトリソグラフ
ィ工程での反射防止膜として用いることを第１の目的と
している。また、これらのＴｉ膜１０３、ＴｉＮ膜１０
４およびＴｉＮ膜１０６は、配線のエレクトロマイグレ
ーション耐性を向上させることを第２の目的としてい
る。
【０００５】さて、半導体装置の素子の微細化が進むに
従い、その構造は多層化し、スケーリング則により配線
の配線幅は縮小される一方であるが、さらに半導体装置
には高速化も要求されるため、配線幅が縮小されたとし
ても配線膜厚は縮小されず、図１１に示すように、配線
を従来の膜厚に留めて配線幅のみ縮小させるか、あるい
は図１２に示すように、配線幅が縮小された分だけ配線
を厚膜化することが多くなってきた。その結果、配線は
高アスペクト比化されてきている。このような配線の高
アスペクト比化は、配線のエレクトロマイグレーション
に代表されるような配線の信頼性低下の原因となる。
従い、その構造は多層化し、スケーリング則により配線
の配線幅は縮小される一方であるが、さらに半導体装置
には高速化も要求されるため、配線幅が縮小されたとし
ても配線膜厚は縮小されず、図１１に示すように、配線
を従来の膜厚に留めて配線幅のみ縮小させるか、あるい
は図１２に示すように、配線幅が縮小された分だけ配線
を厚膜化することが多くなってきた。その結果、配線は
高アスペクト比化されてきている。このような配線の高
アスペクト比化は、配線のエレクトロマイグレーション
に代表されるような配線の信頼性低下の原因となる。
【０００６】ここで、配線のエレクトロマイグレーショ
ンと、その耐性の向上のために用いられるＴｉ膜１０
３、ＴｉＮ膜１０４およびＴｉＮ膜１０６のいわゆる高
融点導電膜の機能とについて、以下に少し具体的に説明
する。
ンと、その耐性の向上のために用いられるＴｉ膜１０
３、ＴｉＮ膜１０４およびＴｉＮ膜１０６のいわゆる高
融点導電膜の機能とについて、以下に少し具体的に説明
する。
【０００７】すなわち、一般にエレクトロマイグレーシ
ョンとは、図１３に示すように、配線１０７に許容電流
を超えた過大電流が流れたときに、電子流によって配線
１０７の粒界１０７ａの移動が起こり、ボイド１０７
ｂ、１０７ｃが生じて配線１０７が断線に至る現象であ
る。そこで、図１０に示すように、Ａｌ合金膜１０５の
上下に高融点導電膜を設けることによって、Ａｌ合金膜
１０５に許容電流を超える過大電流が流れ、Ａｌ合金膜
１０５が断線に至った場合に、断線した部分においては
高融点導電膜が電流の流路となって、電流のバイパス経
路が確保される。このようにＡｌ合金膜１０５の上下
に、それぞれＴｉＮ膜１０６と、Ｔｉ膜１０３およびＴ
ｉＮ膜１０４の積層膜とを設けて配線を構成することに
よって、配線をＡｌ合金膜１０５のみの単層で構成する
場合と比べて、配線の寿命を１桁向上させることができ
るといった利点がある。
ョンとは、図１３に示すように、配線１０７に許容電流
を超えた過大電流が流れたときに、電子流によって配線
１０７の粒界１０７ａの移動が起こり、ボイド１０７
ｂ、１０７ｃが生じて配線１０７が断線に至る現象であ
る。そこで、図１０に示すように、Ａｌ合金膜１０５の
上下に高融点導電膜を設けることによって、Ａｌ合金膜
１０５に許容電流を超える過大電流が流れ、Ａｌ合金膜
１０５が断線に至った場合に、断線した部分においては
高融点導電膜が電流の流路となって、電流のバイパス経
路が確保される。このようにＡｌ合金膜１０５の上下
に、それぞれＴｉＮ膜１０６と、Ｔｉ膜１０３およびＴ
ｉＮ膜１０４の積層膜とを設けて配線を構成することに
よって、配線をＡｌ合金膜１０５のみの単層で構成する
場合と比べて、配線の寿命を１桁向上させることができ
るといった利点がある。
【０００８】
【発明が解決しようとする課題】図１０に示す半導体装
置の配線においては、配線幅が０．８〜１．５μｍ程
度、配線膜厚が０．６〜０．９μｍ程度であったため、
上述のように、配線の上下に設けられた高融点金属膜は
電流のバイパス機能を十分に果たすことができたが、図
１１および図１２に示されるように、配線が高アスペク
ト比化されると、配線の上下に設けられた高融点導電膜
は電流のバイパス機能を十分に果たすことができなくな
ってしまい、配線の信頼性の確保が困難になってくる。
置の配線においては、配線幅が０．８〜１．５μｍ程
度、配線膜厚が０．６〜０．９μｍ程度であったため、
上述のように、配線の上下に設けられた高融点金属膜は
電流のバイパス機能を十分に果たすことができたが、図
１１および図１２に示されるように、配線が高アスペク
ト比化されると、配線の上下に設けられた高融点導電膜
は電流のバイパス機能を十分に果たすことができなくな
ってしまい、配線の信頼性の確保が困難になってくる。
【０００９】したがって、この発明の目的は、配線が高
アスペクト比化された場合においても、高いエレクトロ
マイグレーション耐性を得ることができ、配線信頼性を
確保することができる半導体装置およびその製造方法を
提供することにある。
アスペクト比化された場合においても、高いエレクトロ
マイグレーション耐性を得ることができ、配線信頼性を
確保することができる半導体装置およびその製造方法を
提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、ＡｌまたはＡｌ合金から
なる配線を有する半導体装置において、配線の外周面の
ほぼ全部が高融点導電膜で覆われていることを特徴とす
るものである。
に、この発明の第１の発明は、ＡｌまたはＡｌ合金から
なる配線を有する半導体装置において、配線の外周面の
ほぼ全部が高融点導電膜で覆われていることを特徴とす
るものである。
【００１１】この発明の第１の発明において、高融点導
電膜は、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷなどのうちの少なく
とも１種類からなる単層膜または積層膜で構成されてい
る。
電膜は、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷなどのうちの少なく
とも１種類からなる単層膜または積層膜で構成されてい
る。
【００１２】この発明の第１の発明において、高融点導
電膜による配線の被覆率を向上させるために、好適に
は、配線はテーパ化される。
電膜による配線の被覆率を向上させるために、好適に
は、配線はテーパ化される。
【００１３】この発明の第２の発明は、半導体基板上に
第１の高融点導電膜、ＡｌまたはＡｌ合金からなる膜お
よび第２の高融点導電膜を順次形成する工程と、第１の
高融点導電膜、ＡｌまたはＡｌ合金からなる膜および第
２の高融点導電膜を配線形状にパターニングする工程
と、配線形状にパターニングされた第１の高融点導電
膜、ＡｌまたはＡｌ合金からなる膜および第２の高融点
導電膜を覆うように、第３の高融点導電膜を形成する工
程と、第３の高融点導電膜をエッチバックすることによ
り、配線形状にパターニングされた第１の高融点導電
膜、ＡｌまたはＡｌ合金からなる膜および第２の高融点
導電膜の側壁に第３の高融点導電膜を残す工程とを有す
ることを特徴とするものである。
第１の高融点導電膜、ＡｌまたはＡｌ合金からなる膜お
よび第２の高融点導電膜を順次形成する工程と、第１の
高融点導電膜、ＡｌまたはＡｌ合金からなる膜および第
２の高融点導電膜を配線形状にパターニングする工程
と、配線形状にパターニングされた第１の高融点導電
膜、ＡｌまたはＡｌ合金からなる膜および第２の高融点
導電膜を覆うように、第３の高融点導電膜を形成する工
程と、第３の高融点導電膜をエッチバックすることによ
り、配線形状にパターニングされた第１の高融点導電
膜、ＡｌまたはＡｌ合金からなる膜および第２の高融点
導電膜の側壁に第３の高融点導電膜を残す工程とを有す
ることを特徴とするものである。
【００１４】この発明の第２の発明において、高い被覆
性を得る観点から、好適には、第３の高融点導電膜の形
成を化学気相成長法により行う。
性を得る観点から、好適には、第３の高融点導電膜の形
成を化学気相成長法により行う。
【００１５】この発明の第２の発明において、第１の高
融点導電膜、第２の高融点導電膜および第３の高融点導
電膜は、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷなどのうちの少なく
とも１種類からなる単層膜または積層膜である。
融点導電膜、第２の高融点導電膜および第３の高融点導
電膜は、Ｔｉ、ＴｉＮ、Ｗ、ＴｉＷなどのうちの少なく
とも１種類からなる単層膜または積層膜である。
【００１６】この発明の第２の発明の一実施形態におい
て、第１の高融点導電膜、ＡｌまたはＡｌ合金からなる
膜および第２の高融点導電膜を配線形状にパターニング
する際に、同時にテーパ化する。
て、第１の高融点導電膜、ＡｌまたはＡｌ合金からなる
膜および第２の高融点導電膜を配線形状にパターニング
する際に、同時にテーパ化する。
【００１７】上述のように構成されたこの発明による半
導体装置およびその製造方法によれば、ＡｌまたはＡｌ
合金からなる配線の外周面のほぼ全部を高融点導電膜で
覆うようにしていることにより、配線が高アスペクト比
化された場合においても、高いエレクトロマイグレーシ
ョン耐性を得ることができ、配線信頼性を確保すること
ができる。
導体装置およびその製造方法によれば、ＡｌまたはＡｌ
合金からなる配線の外周面のほぼ全部を高融点導電膜で
覆うようにしていることにより、配線が高アスペクト比
化された場合においても、高いエレクトロマイグレーシ
ョン耐性を得ることができ、配線信頼性を確保すること
ができる。
【００１８】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、以下の実施形態
において、同一または対応する部分には同一の符号を付
す。
【００１９】まず、この発明の第１の実施形態による半
導体装置について説明する。図１はこの第１の実施形態
による半導体装置の断面図を示す。
導体装置について説明する。図１はこの第１の実施形態
による半導体装置の断面図を示す。
【００２０】図１に示すように、この半導体装置におい
ては、Ｓｉ基板１上の例えばＳｉＯ2 膜からなる層間絶
縁膜２上に、所定形状のＴｉ膜３、ＴｉＮ膜４、Ａｌ−
Ｓｉ膜５およびＴｉＮ膜６が順次積層され、さらにそれ
らの側壁にＴｉＮ／Ｗ膜７が設けられており、Ａｌ−Ｓ
ｉ膜５の外周面の全部がＴｉ膜３、ＴｉＮ膜４、Ａｌ−
Ｓｉ膜５、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７で覆われた
構造の配線が形成されている。これらのＴｉ膜３、Ｔｉ
Ｎ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の膜厚は例え
ばそれぞれ３０ｎｍ、７０ｎｍ、５００ｎｍおよび２５
ｎｍであり、ＴｉＮ／Ｗ膜７のＴｉＮ膜およびＷ膜の膜
厚は例えばそれぞれ３０ｎｍおよび２００ｎｍである。
また、配線幅は例えば０．５μｍであり、配線間隔は例
えば０．８μｍである。
ては、Ｓｉ基板１上の例えばＳｉＯ2 膜からなる層間絶
縁膜２上に、所定形状のＴｉ膜３、ＴｉＮ膜４、Ａｌ−
Ｓｉ膜５およびＴｉＮ膜６が順次積層され、さらにそれ
らの側壁にＴｉＮ／Ｗ膜７が設けられており、Ａｌ−Ｓ
ｉ膜５の外周面の全部がＴｉ膜３、ＴｉＮ膜４、Ａｌ−
Ｓｉ膜５、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７で覆われた
構造の配線が形成されている。これらのＴｉ膜３、Ｔｉ
Ｎ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の膜厚は例え
ばそれぞれ３０ｎｍ、７０ｎｍ、５００ｎｍおよび２５
ｎｍであり、ＴｉＮ／Ｗ膜７のＴｉＮ膜およびＷ膜の膜
厚は例えばそれぞれ３０ｎｍおよび２００ｎｍである。
また、配線幅は例えば０．５μｍであり、配線間隔は例
えば０．８μｍである。
【００２１】ここで、ＴｉＮ／Ｗ膜７はＴｉＮ膜および
Ｗ膜を順次形成した積層膜であり、ＴｉＮ膜はＷ膜の膜
はがれを防止するための密着層である。また、Ｗ膜にお
いて、その膜厚を例えば２００ｎｍとしているのは、次
の理由による。すなわち、Ｗ膜を２００ｎｍより厚く形
成すると、配線形状にパターニングされたＴｉ膜３、Ｔ
ｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の側壁に設
けられたＴｉＮ／Ｗ膜７が厚くなるため、配線間隔が狭
くなりすぎてしまい、後に例えば層間絶縁膜（図示せ
ず）を形成する際に、かえって、配線と配線との間の部
分に対する層間絶縁膜（図示せず）の被覆率を悪くして
しまい、その形成を困難にしてしまうことから、これを
防止するためである。一般的には、このことを考慮し
て、Ｗ膜の形成膜厚は配線間隔によって最適化する。
Ｗ膜を順次形成した積層膜であり、ＴｉＮ膜はＷ膜の膜
はがれを防止するための密着層である。また、Ｗ膜にお
いて、その膜厚を例えば２００ｎｍとしているのは、次
の理由による。すなわち、Ｗ膜を２００ｎｍより厚く形
成すると、配線形状にパターニングされたＴｉ膜３、Ｔ
ｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の側壁に設
けられたＴｉＮ／Ｗ膜７が厚くなるため、配線間隔が狭
くなりすぎてしまい、後に例えば層間絶縁膜（図示せ
ず）を形成する際に、かえって、配線と配線との間の部
分に対する層間絶縁膜（図示せず）の被覆率を悪くして
しまい、その形成を困難にしてしまうことから、これを
防止するためである。一般的には、このことを考慮し
て、Ｗ膜の形成膜厚は配線間隔によって最適化する。
【００２２】次に、この発明の第１の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００２３】この第１の実施形態においては、図２に示
すように、まず、Ｓｉ基板１上に例えば化学気相成長
（ＣＶＤ）法により、例えばＳｉＯ2 膜からなる層間絶
縁膜２を形成する。
すように、まず、Ｓｉ基板１上に例えば化学気相成長
（ＣＶＤ）法により、例えばＳｉＯ2 膜からなる層間絶
縁膜２を形成する。
【００２４】次に、例えばスパッター法により、層間絶
縁膜２上に例えばＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜
５およびＴｉＮ膜６を順次形成する。これらのＴｉ膜
３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の膜
厚は、例えばそれぞれ３０ｎｍ、７０ｎｍ、５００ｎｍ
および２５ｎｍである。また、これらのＴｉ膜３、Ｔｉ
Ｎ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の形成は、好
適には、マルチチャンバー型のスパッター装置を用いて
連続的に行う。
縁膜２上に例えばＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜
５およびＴｉＮ膜６を順次形成する。これらのＴｉ膜
３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の膜
厚は、例えばそれぞれ３０ｎｍ、７０ｎｍ、５００ｎｍ
および２５ｎｍである。また、これらのＴｉ膜３、Ｔｉ
Ｎ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の形成は、好
適には、マルチチャンバー型のスパッター装置を用いて
連続的に行う。
【００２５】次に、図３に示すように、フォトリソグラ
フィ工程により、ＴｉＮ膜６上に配線形状のレジストパ
ターン８を形成する。
フィ工程により、ＴｉＮ膜６上に配線形状のレジストパ
ターン８を形成する。
【００２６】次に、レジストパターン８をマスクとし
て、例えば反応性イオンエッチング（ＲＩＥ）法によ
り、ＴｉＮ膜６、Ａｌ−Ｓｉ膜５、ＴｉＮ膜４およびＴ
ｉ膜３を、層間絶縁膜２の表面が完全に露出するまで順
次エッチングする。その後、レジストパターン８を除去
する。これによって、図４に示すような状態となる。
て、例えば反応性イオンエッチング（ＲＩＥ）法によ
り、ＴｉＮ膜６、Ａｌ−Ｓｉ膜５、ＴｉＮ膜４およびＴ
ｉ膜３を、層間絶縁膜２の表面が完全に露出するまで順
次エッチングする。その後、レジストパターン８を除去
する。これによって、図４に示すような状態となる。
【００２７】次に、図５に示すように、例えばＣＶＤ法
により、ＴｉＮ膜およびＷ膜を全面に順次形成してＴｉ
Ｎ／Ｗ膜７を形成し、配線形状にパターニングされたＴ
ｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６
を覆う。ここで、これらのＴｉＮ膜およびＷ膜をＣＶＤ
法により形成していることにより、これらの膜はＴｉ膜
３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６から
なる積層構造の上面および両側壁に均一の膜厚で形成す
ることができ、また、それによって、これらの膜厚を薄
く形成することができる。ここで、ＴｉＮ／Ｗ膜７のＴ
ｉＮ膜およびＷ膜の膜厚は例えばそれぞれ３０ｎｍおよ
び２００ｎｍである。
により、ＴｉＮ膜およびＷ膜を全面に順次形成してＴｉ
Ｎ／Ｗ膜７を形成し、配線形状にパターニングされたＴ
ｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６
を覆う。ここで、これらのＴｉＮ膜およびＷ膜をＣＶＤ
法により形成していることにより、これらの膜はＴｉ膜
３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６から
なる積層構造の上面および両側壁に均一の膜厚で形成す
ることができ、また、それによって、これらの膜厚を薄
く形成することができる。ここで、ＴｉＮ／Ｗ膜７のＴ
ｉＮ膜およびＷ膜の膜厚は例えばそれぞれ３０ｎｍおよ
び２００ｎｍである。
【００２８】次に、例えばＲＩＥ法により、ＴｉＮ／Ｗ
膜７を層間絶縁膜２の表面が露出するまでエッチバック
する。これによって、図１に示すように、ＴｉＮ／Ｗ膜
７が、配線形状にパターニングされたＴｉ膜３、ＴｉＮ
膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の側壁に部分的
に残り、Ａｌ−Ｓｉ膜５の外周面の全部がこれらのＴｉ
膜３、ＴｉＮ膜４、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７で
覆われた配線が形成される。
膜７を層間絶縁膜２の表面が露出するまでエッチバック
する。これによって、図１に示すように、ＴｉＮ／Ｗ膜
７が、配線形状にパターニングされたＴｉ膜３、ＴｉＮ
膜４、Ａｌ−Ｓｉ膜５およびＴｉＮ膜６の側壁に部分的
に残り、Ａｌ−Ｓｉ膜５の外周面の全部がこれらのＴｉ
膜３、ＴｉＮ膜４、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７で
覆われた配線が形成される。
【００２９】以上説明したように、この第１の実施形態
によれば、配線を、Ｔｉ膜３、ＴｉＮ膜４、ＴｉＮ膜６
およびＴｉＮ／Ｗ膜７によってＡｌ−Ｓｉ膜５の外周面
の全部を覆った構造にしていることにより、この配線に
許容電流を超える過大電流が流れたときにも、電子流に
よるＡｌ−Ｓｉ膜５内の粒界の移動を防止することがで
きる。また、Ａｌ−Ｓｉ膜５に粒界移動が生じてスリッ
トなどの空孔が形成され、Ａｌ−Ｓｉ膜５が断線に至っ
てしまった場合においても、Ｔｉ膜３、ＴｉＮ膜４およ
びＴｉＮ膜６に加え、ＴｉＮ／Ｗ膜７も電流のバイパス
機能を果たすので、電流のバイパス経路を確実に確保す
ることができる。したがって、配線が高アスペクト比化
された場合においても高いエレクトロマイグレーション
耐性を得ることができ、例えばサブミクロンルールの高
集積回路などにおける配線信頼性を向上させることがで
きる。
によれば、配線を、Ｔｉ膜３、ＴｉＮ膜４、ＴｉＮ膜６
およびＴｉＮ／Ｗ膜７によってＡｌ−Ｓｉ膜５の外周面
の全部を覆った構造にしていることにより、この配線に
許容電流を超える過大電流が流れたときにも、電子流に
よるＡｌ−Ｓｉ膜５内の粒界の移動を防止することがで
きる。また、Ａｌ−Ｓｉ膜５に粒界移動が生じてスリッ
トなどの空孔が形成され、Ａｌ−Ｓｉ膜５が断線に至っ
てしまった場合においても、Ｔｉ膜３、ＴｉＮ膜４およ
びＴｉＮ膜６に加え、ＴｉＮ／Ｗ膜７も電流のバイパス
機能を果たすので、電流のバイパス経路を確実に確保す
ることができる。したがって、配線が高アスペクト比化
された場合においても高いエレクトロマイグレーション
耐性を得ることができ、例えばサブミクロンルールの高
集積回路などにおける配線信頼性を向上させることがで
きる。
【００３０】次に、この発明の第２の実施形態による半
導体装置について説明する。図６は、この第２の実施形
態による半導体装置の断面図を示す。
導体装置について説明する。図６は、この第２の実施形
態による半導体装置の断面図を示す。
【００３１】図６に示すように、この第２の実施形態に
おいては、第１の実施形態とは異なり、配線が順テーパ
化されている。その他の半導体装置の構成については第
１の実施形態と同様である。
おいては、第１の実施形態とは異なり、配線が順テーパ
化されている。その他の半導体装置の構成については第
１の実施形態と同様である。
【００３２】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
【００３３】この第２の実施形態においては、第１の実
施形態と同様の手順によってＴｉＮ膜６まで形成した
後、第１の実施形態とは異なり、図７に示すように、Ｔ
ｉＮ膜６上に順テーパ化されたレジストパターン８を形
成する。次に、このレジストパターン８をマスクとし
て、例えばＲＩＥ法により、ＴｉＮ膜６、Ａｌ−Ｓｉ膜
５、ＴｉＮ膜４およびＴｉ膜３を層間絶縁膜２の表面が
露出するまで順次エッチングする。その後、レジストパ
ターン８を除去する。これによって、図８に示すよう
に、層間絶縁膜２上のＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓ
ｉ膜５およびＴｉＮ膜６が、配線形状にパターニングさ
れるのと同時に順テーパ化される。
施形態と同様の手順によってＴｉＮ膜６まで形成した
後、第１の実施形態とは異なり、図７に示すように、Ｔ
ｉＮ膜６上に順テーパ化されたレジストパターン８を形
成する。次に、このレジストパターン８をマスクとし
て、例えばＲＩＥ法により、ＴｉＮ膜６、Ａｌ−Ｓｉ膜
５、ＴｉＮ膜４およびＴｉ膜３を層間絶縁膜２の表面が
露出するまで順次エッチングする。その後、レジストパ
ターン８を除去する。これによって、図８に示すよう
に、層間絶縁膜２上のＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓ
ｉ膜５およびＴｉＮ膜６が、配線形状にパターニングさ
れるのと同時に順テーパ化される。
【００３４】次に、図９に示すように、第１の実施形態
と同様にして、全面にＴｉＮ／Ｗ膜７を形成した後、例
えばＲＩＥ法によって、ＴｉＮ／Ｗ膜７を層間絶縁膜２
の表面が露出するまでエッチバックすることにより、図
６に示すように、Ａｌ−Ｓｉ膜５の外周面の全部がＴｉ
膜３、ＴｉＮ膜４、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７に
よって覆われた配線が形成される。
と同様にして、全面にＴｉＮ／Ｗ膜７を形成した後、例
えばＲＩＥ法によって、ＴｉＮ／Ｗ膜７を層間絶縁膜２
の表面が露出するまでエッチバックすることにより、図
６に示すように、Ａｌ−Ｓｉ膜５の外周面の全部がＴｉ
膜３、ＴｉＮ膜４、ＴｉＮ膜６およびＴｉＮ／Ｗ膜７に
よって覆われた配線が形成される。
【００３５】以上説明したように、この第２の実施形態
によれば、第１の実施形態と同様の利点を得ることがで
きるとともに、ＴｉＮ膜６、Ａｌ−Ｓｉ膜５、ＴｉＮ膜
４およびＴｉ膜３を、配線形状にパターニングするのと
同時に順テーパ化していることにより、配線形状にパタ
ーニングされたＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５
およびＴｉＮ膜６の側壁へのＴｉＮ／Ｗ膜７の被覆率を
向上させることができる。
によれば、第１の実施形態と同様の利点を得ることがで
きるとともに、ＴｉＮ膜６、Ａｌ−Ｓｉ膜５、ＴｉＮ膜
４およびＴｉ膜３を、配線形状にパターニングするのと
同時に順テーパ化していることにより、配線形状にパタ
ーニングされたＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓｉ膜５
およびＴｉＮ膜６の側壁へのＴｉＮ／Ｗ膜７の被覆率を
向上させることができる。
【００３６】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００３７】例えば、上述の実施形態において挙げた数
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。
値はあくまでも例に過ぎず、必要に応じてこれと異なる
数値を用いてもよい。
【００３８】また、上述の実施形態においては、主たる
配線材料としてＡｌ−Ｓｉを用いているが、このＡｌ−
Ｓｉの代わりにＡｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕな
どを用いてもよい。
配線材料としてＡｌ−Ｓｉを用いているが、このＡｌ−
Ｓｉの代わりにＡｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕな
どを用いてもよい。
【００３９】また、上述の実施形態において、配線形状
にパターニングされたＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓ
ｉ膜５およびＴｉＮ膜６の側壁に設ける高融点導電膜と
してＴｉＮ／Ｗ膜７を用いているが、ＴｉＮ／Ｗ膜７の
代わりに、Ｗ膜やＴｉＷ膜などの単層膜でもよく、ある
いはＴｉ膜、ＴｉＮ膜、Ｗ膜およびＴｉＷ膜のうちの少
なくとも２種類からなる積層膜であってもよい。
にパターニングされたＴｉ膜３、ＴｉＮ膜４、Ａｌ−Ｓ
ｉ膜５およびＴｉＮ膜６の側壁に設ける高融点導電膜と
してＴｉＮ／Ｗ膜７を用いているが、ＴｉＮ／Ｗ膜７の
代わりに、Ｗ膜やＴｉＷ膜などの単層膜でもよく、ある
いはＴｉ膜、ＴｉＮ膜、Ｗ膜およびＴｉＷ膜のうちの少
なくとも２種類からなる積層膜であってもよい。
【００４０】また、上述の実施形態においては、ＴｉＮ
膜をＣＶＤ法により形成しているが、このＴｉＮ膜はス
パッター法により形成してもよい。
膜をＣＶＤ法により形成しているが、このＴｉＮ膜はス
パッター法により形成してもよい。
【００４１】
【発明の効果】以上説明したように、この発明による半
導体装置およびその製造方法によれば、ＡｌまたはＡｌ
合金からなる配線の外周面のほぼ全部を高融点導電膜で
覆うようにしていることにより、配線が高アスペクト比
化された場合においても、高いエレクトロマイグレーシ
ョン耐性を得ることができ、配線信頼性を確保すること
ができる。
導体装置およびその製造方法によれば、ＡｌまたはＡｌ
合金からなる配線の外周面のほぼ全部を高融点導電膜で
覆うようにしていることにより、配線が高アスペクト比
化された場合においても、高いエレクトロマイグレーシ
ョン耐性を得ることができ、配線信頼性を確保すること
ができる。
【図１】この発明の第１の実施形態による半導体装置を
示す断面図である。
示す断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第２の実施形態による半導体装置を
示す断面図である。
示す断面図である。
【図７】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図８】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図９】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図１０】従来の半導体装置を説明するための断面図で
ある。
ある。
【図１１】従来の半導体装置を説明するための断面図で
ある。
ある。
【図１２】従来の半導体装置を説明するための断面図で
ある。
ある。
【図１３】配線のエレクトロマイグレーションを説明す
るための略線図である。
るための略線図である。
１・・・Ｓｉ基板、２・・・層間絶縁膜、３・・・Ｔｉ
膜、４、６・・・ＴｉＮ膜、５・・・Ａｌ−Ｓｉ膜、７
・・・ＴｉＮ／Ｗ膜
膜、４、６・・・ＴｉＮ膜、５・・・Ａｌ−Ｓｉ膜、７
・・・ＴｉＮ／Ｗ膜
Claims (7)
- 【請求項１】 ＡｌまたはＡｌ合金からなる配線を有す
る半導体装置において、 上記配線の外周面のほぼ全部が高融点導電膜で覆われて
いることを特徴とする半導体装置。 - 【請求項２】 上記配線はテーパ化されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 上記高融点導電膜は、Ｔｉ、ＴｉＮ、Ｗ
およびＴｉＷのうちの少なくとも１種類からなる単層膜
または積層膜で構成されていることを特徴とする請求項
１記載の半導体装置。 - 【請求項４】 半導体基板上に第１の高融点導電膜、Ａ
ｌまたはＡｌ合金からなる膜および第２の高融点導電膜
を順次形成する工程と、 上記第１の高融点導電膜、ＡｌまたはＡｌ合金からなる
膜および第２の高融点導電膜を配線形状にパターニング
する工程と、 上記配線形状にパターニングされた上記第１の高融点導
電膜、上記ＡｌまたはＡｌ合金からなる膜および上記第
２の高融点導電膜を覆うように、第３の高融点導電膜を
形成する工程と、 上記第３の高融点導電膜をエッチバックすることによ
り、上記配線形状にパターニングされた上記第１の高融
点導電膜、上記ＡｌまたはＡｌ合金からなる膜および上
記第２の高融点導電膜の側壁に上記第３の高融点導電膜
を残す工程とを有することを特徴とする半導体装置の製
造方法。 - 【請求項５】 上記第１の高融点導電膜、上記Ａｌまた
はＡｌ合金からなる膜および上記第２の高融点導電膜
を、上記配線形状にパターニングする際に、同時にテー
パ化することを特徴とする請求項４記載の半導体装置の
製造方法。 - 【請求項６】 上記第３の高融点導電膜の形成を化学気
相成長法により行うことを特徴とする請求項４記載の半
導体装置の製造方法。 - 【請求項７】 上記第１の高融点導電膜、上記第２の高
融点導電膜および上記第３の高融点導電膜は、Ｔｉ、Ｔ
ｉＮ、ＷおよびＴｉＷのうちの少なくとも１種類からな
る単層膜または積層膜であることを特徴とする請求項４
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134597A JPH10223631A (ja) | 1997-02-04 | 1997-02-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2134597A JPH10223631A (ja) | 1997-02-04 | 1997-02-04 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223631A true JPH10223631A (ja) | 1998-08-21 |
Family
ID=12052514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2134597A Pending JPH10223631A (ja) | 1997-02-04 | 1997-02-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223631A (ja) |
-
1997
- 1997-02-04 JP JP2134597A patent/JPH10223631A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JPH02137230A (ja) | 集積回路装置 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JP2573912B2 (ja) | 異なった厚さの金属層を形成する方法 | |
| JPH10223631A (ja) | 半導体装置およびその製造方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| JP2000077414A (ja) | 半導体装置の製造方法 | |
| JPH07183377A (ja) | 半導体装置 | |
| JPH01266746A (ja) | 半導体装置 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH04102331A (ja) | 半導体装置の製造方法 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JPH0621234A (ja) | 薄膜多層配線及びその製造方法 | |
| WO1997022995A1 (en) | Semiconductor device containing two or more metallic wiring layers and method for manufacturing the same | |
| JPH06112196A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH03296219A (ja) | 半導体装置 | |
| JPH0778823A (ja) | 半導体装置 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH06244186A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 |