CN101197315B - 半导体器件的金属线路图案及其制造方法 - Google Patents
半导体器件的金属线路图案及其制造方法 Download PDFInfo
- Publication number
- CN101197315B CN101197315B CN2007101988314A CN200710198831A CN101197315B CN 101197315 B CN101197315 B CN 101197315B CN 2007101988314 A CN2007101988314 A CN 2007101988314A CN 200710198831 A CN200710198831 A CN 200710198831A CN 101197315 B CN101197315 B CN 101197315B
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- pattern
- layer
- thickness
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000002161 passivation Methods 0.000 claims abstract description 101
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims description 26
- 238000000576 coating method Methods 0.000 claims description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910010282 TiON Inorganic materials 0.000 claims description 2
- UQEAIHBTYFGYIE-UHFFFAOYSA-N hexamethyldisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)C UQEAIHBTYFGYIE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 150000001398 aluminium Chemical class 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000002318 adhesion promoter Substances 0.000 abstract 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种用于半导体器件的金属线路图案的形成方法。该方法包括，在半导体衬底上形成初步结构，其具有下部阻挡金属层、金属层、和具有第一厚度的上部阻挡层和/或钝化层；移除该钝化层的上表面，使得该钝化层具有第二厚度；在该钝化层上形成次钝化层；在该次钝化层上形成附着力增强物和光致抗蚀剂图案；以及通过采用该光致抗蚀剂图案作为蚀刻掩模蚀刻该初步结构形成金属线路图案。
Description
技术领域
本发明涉及半导体器件的金属线路图案以及该金属线路的制造方法。
背景技术
通常，采用硅衬底制造的半导体器件包括用于储存和处理数据的单元以及用于将信号输入该单元或从该单元输出信号的线路图案。由于铝和铝合金具有极好的导电率、对氧化物层极高的附着力、以及相对简单的工艺，它们最广泛的用于半导体器件中的线路图案的制造工艺。
在典型的金属线路图案形成方法中，在衬底上形成金属层，并且在该金属层上形成钝化层以防止该金属层被氧化。在该钝化层上形成光致抗蚀剂图案，并且用该光致抗蚀剂图案作为蚀刻掩模来蚀刻该钝化层和该金属层以形成金属线路图案。
然而，由于用于该金属线路图案的设计规则最近被明显的减弱了，因此频繁发生用于形成该金属线路图案的光致抗蚀剂图案的对准错误。有必要将光致抗蚀剂图案在该金属层之上/上方精确的对准。
当该光致抗蚀剂图案未对准时，用氧等离子体或蚀刻剂移除该光致抗蚀剂图案，并且在该金属层上形成新的光致抗蚀剂图案。然而，当在该金属层上重新形成新的光致抗蚀剂图案时，在该钝化层上也形成氧化物层。尤其是，当该钝化层由Ti或TiN形成时，在该钝化层上形成了不需要的氧化物层。
在钝化层的氧化物层上形成六甲基二硅氮烷(Hexamethyl disilazane，HMDS)。这样，由于该氧化物层的不均匀性，该HMDS不均匀的形成在该钝化层之上或上方。结果，当在上面具有氧化物层的钝化层上重新形成光致抗蚀剂图案时，在蚀刻该金属层前，该新的光致抗蚀剂图案会塌陷(或向旁边倒下)。这导致不会精确形成该金属线路图案。
发明内容
在本发明的实施例中，一种半导体器件的金属线路图案的形成方法包括：在半导体衬底上形成初步结构，该初步结构具有下部阻挡金属层、金属层、和其上的具有第一厚度的上部阻挡层和/或钝化层(下文中，该“钝化层”)；移除该钝化层的上表面使得该钝化层具有第二厚度(通常小于该第一厚度)；在上表面被移除的钝化层上任意形成次钝化层；在该钝化层或次钝化层(下文中，该“(次)钝化层”)上形成附着力增强层；在该附着力增强层上形成光致抗蚀剂图案；以及采用该光致抗蚀剂图案作为蚀刻掩模蚀刻该初步结构，形成金属线路图案结构。
在另一个实施例中，半导体器件的金属线路包括：图案化铝线路，位于半导体衬底上；钝化层，位于该铝线路上，包括Ti并具有100
至300
的厚度，以及次钝化层，位于该钝化层上。
结合附图的检查以及下面详细的说明书，其它系统、方法、特征和优点将是，或将变成，对于本领域技术人员是显而易见的。该部分中没有对权利要求做出限制的内容。下面结合多个实施例讨论进一步的方面和优点。
附图说明
图1是剖面图，示出根据本发明实施例的形成在半导体衬底上的初步金属线路结构。
图2是剖面图，示出根据本发明实施例的形成在钝化层上的氧化物层。
图3是剖面图，示出描述图2的氧化物层的移除。
图4是剖面图，示出形成在图3的钝化层上的次钝化层。
图5是剖面图，示出通过图案化图4的初步金属线路结构而形成的金属线路结构。
图6是流程图，示出根据本发明的金属线路结构的示例性制造工艺。
具体实施方式
对于本发明的实施例详细设定附图标记，在附图中描述它们的示例。
图1至图5是描述根据本发明的多个实施例的金属线路图案的形成方法的剖面图。
图1是剖面图，示出形成在半导体衬底上的初步金属线路结构。参见图1，在半导体衬底10上形成下部阻挡金属层20、金属层30、上部金属层40、和钝化层50以确定初步金属线路结构。然而，在本发明中该上部金属层40不是必需的。
下部阻挡金属层20例如，通过化学气相沉积(CVD)法形成。该下部阻挡金属层20包括Ti、TiN或它们的双层(例如，Ti上的TiN)。可选择的，该下部阻挡金属层20可以包括含有Ti的材料或实质上由含有Ti的材料构成。
该金属层30例如通过物理气相沉积(例如，溅射)形成。在各种实施例中，该金属层30包括或实质上由铝或铝合金(例如，其中含0.5至4wt.％的Cu的铝；其中含0.1至2wt.％的Ti和/或Si的铝)构成。
上部金属层40例如通过CVD或PVD(例如，溅射)法形成。该上部金属层20包括或实质上由Ti、Ta或Hf构成，其能促进钝化层50对于金属层30的附着性和/或减小各层之间的欧姆接触。
在该上部金属层40上形成该阻挡层和/或钝化层50，以保护该上部金属层40、该金属层30、和该下部阻挡金属层20。该阻挡层和/或钝化层50也可以减小或防止金属层30和覆盖氧化物(overlying oxide)之间的原子扩散，和/或抑制金属层30中的小丘(hillocks)的形成。在这个实施例中，该钝化层50具有厚度T1并且包括或实质上由金属氮化物例如TiN、WN、MoN、TaN、HfN等，或者金属合金例如TiW(例如，以30∶70左右的原子比包含Ti和W)构成。
为了通过图案化钝化层50、上部金属层40、金属层30、和下部阻挡金属层20形成金属线路图案，在该钝化层50上形成附着力增强层(未示出)。该附着力增强层包括或实质上由例如HMDS构成。
在该附着力增强层上形成光致抗蚀剂膜(未示出)。该光致抗蚀剂膜可以，例如通过旋涂(spin coating)来形成。
在形成该光致抗蚀剂膜之后，通过包括曝光(例如，经光掩模照射)和显影工艺的光刻方法将该光致抗蚀剂膜图案化，从而在附着力增强层上形成光致抗蚀剂图案64。
然而，由于金属线路之间的设计规则的减少，光致抗蚀剂图案64的线路之间的间隙可以变化，由此该光致抗蚀剂图案64可以偏离预定位置。图1显示用于该光致抗蚀剂图案的目标位置62。
当光致抗蚀剂图案64未对准时，从钝化层50移除该光致抗蚀剂图案64并且在该钝化层50上形成新的光致抗蚀剂图案64。这样，通过湿法蚀刻或干法蚀刻(例如，用含氧等离子体)移除该未对准的光致抗蚀剂图案64。
图2是剖面图，示出钝化层50上的氧化物层55。
参见图2，当通过蚀刻剂或氧等离子体移除该光致抗蚀剂图案64时，在该钝化层50上形成氧化物层55。例如，该氧化物层55包括氧化的氮化钛(例如，它可以是或者包括TiON层)。由于该未对准的光致抗蚀剂图案64保护该钝化层50的某些部分在暴露于湿法蚀刻(其可以包括氧化剂，例如过氧化氢、臭氧、硝酸、硫酸等)或者含氧等离子体(例如，其可以包括氧自由基源(oxygen radical source)，例如双氧和/或臭氧)时不被立即氧化，该氧化物层55的表面是不均匀的。
图3是描述图2的氧化物层55的移除工艺的剖面图。
参见图3，通过干法或湿法蚀刻工艺毯覆蚀刻(blanket-etched)该氧化物层55。当未移除该氧化物层55时，该附着力增强层(例如，HMDS)不会均匀的沉积在该氧化物层55上，由此，形成在该氧化物层55上的新的光致抗蚀剂图案附着不好(并且可能倒向一旁)。因此，在这个实施例中，移除该氧化物层55。
移除该氧化物层55之后，一般也与该氧化物层55一起部分移除该钝化层50，以便防止该氧化物层55保留在该钝化层50上。因此，如图3所述的钝化层52的厚度T2小于图1所述的钝化层50的厚度T1。在这个实施例中，钝化层52的厚度T2在从100
至300
的范围内。
然而，当如上述减小该钝化层52的厚度时，该钝化层52可能失去其一个或一个以上的功能。在这种情况下，可能损伤或擦伤(例如，通过外部碰撞)该钝化层52下方的多个层。然而，在另一个实施例中，该钝化层52具有足够的厚度(例如，大于300
，优选至少400)去提供预定水平的功能(例如，防止原子从相邻层扩散，防止小丘，减小反射[例如，提供减反射功能]，等)。在这种情况中，该附着促进或增强层(例如，HMDS或其它光致抗蚀剂附着促进物)能够直接沉积在该相对薄的钝化层52上。
图4是形成在图3的钝化层52上的次钝化层53的剖面图。
参见图4，为了增强由于厚度的减小造成功能损失的钝化层52的功能，在该钝化层52上形成次钝化层53。在这个实施例中，该次钝化层53的材料与钝化层52的材料一样。可选择的，该次钝化层53的材料可以不同于钝化层52的材料。在这个实施例中，该次钝化层53包括在此提及的作为钝化层和/或阻挡层的TiN、TaN、HfN、TiW或其它材料。
在这个实施例中，该次钝化层53和钝化层52的厚度的总和与图1所述的钝化层50的厚度T1完全相同。可选择的，该钝化层50的厚度T1可以是相对高的(例如，从大于500至900左右，优选从600
左右至850
左右)，使得移除该氧化物层55导致了具有该钝化层的目标厚度的相对薄的钝化层52。
在形成该次钝化层53之后，在该次钝化层53的整个表面上形成附着力增强层60(或者附着促进物)。该附着力增强层60包括或实质上由HMDS构成。在该次钝化层53上非常均匀的形成该附着力增强层60。之后，在该附着力增强层60的整个表面上形成光致抗蚀剂膜并且图形化该光致抗蚀剂膜以形成光致抗蚀剂图案66。
图5是剖面图，示出通过图案化图4的初步结构形成的金属线路结构。
参见图5，用图4中所述的光致抗蚀剂图案66作为蚀刻掩模将图1所述的用于金属线路的初步结构图案化，以形成金属线路图案结构，其包括下部阻挡金属图案25、金属图案35、上部阻挡金属图案45、钝化层图案52a、和次钝化图案53a。在形成金属线路图案之后，移除该光致抗蚀剂图案66，在这期间移除该附着力增强层60。
图6是根据本发明的金属线路结构的示例性制造工艺的流程图。在步骤110中，通过在此所述的灰化(ashing)或湿法蚀刻移除光致抗蚀剂图案(其未对准或者其已经塌陷或部分倒塌)。然后，如此所述，在步骤120中移除形成在钝化层(例如，TiN)表面的任何氧化物。如果该钝化层需要二次加工(例如，对于提供一个或一个以上预定功能是不够厚的；见判定单元130)，然后在步骤140中增加次钝化层，并且在步骤150中在该次钝化层上沉积附着促进层(例如，HMDS)。如果该钝化层对于进一步的工艺是足够厚的，这时不需要二次加工(见判定单元130)，并且在步骤150中，该附着促进层(例如，HMDS)直接沉积在已移除氧化物的钝化层上。
根据本发明，由于随后通过在其上形成次钝化层增强在该光致抗蚀剂图案的二次加工工艺期间损伤的钝化层，而形成极好的(并且更加对准的)金属线路图案结构。
在此所述的多个实施例的描述旨在提供各种实施例的结构的一般性理解。该描述不想作为采用在此说明的结构或方法的装置和系统的单元和特性的完全的说明。在回顾该公开后，多个其它实施例对于本领域技术人员是显而易见的。可以从该公开中获得和导出其它实施例，从而可以进行结构性的和逻辑性的替换和改变而不偏离该公开的范围。可选择的，该描述仅仅是代表性的而不限制范围。该描述中的某些部分可以放大，同时其它部分可以缩小。因此，将公开和附图看做描述性的而不是限制性的。上述公开的主题考虑为描述性的，而不是限制性的，并且所附权利要求意图覆盖所有落入本发明的实际精神和范围之内的修改、增加、和其它实施例。
Claims (19)
1.一种金属线路图案的制造方法，包括：
在半导体衬底上形成初步结构，该初步结构具有下部阻挡金属层、金属层、和具有第一厚度的上部阻挡层和/或钝化层；
移除该上部阻挡层和/或钝化层的上表面，使得该上部阻挡层和/或钝化层具有第二厚度；
在具有第二厚度的该上部阻挡层和/或钝化层上形成次钝化层；
在该次钝化层上形成附着力增强层；
在该附着力增强层上形成光致抗蚀剂图案；以及
采用该光致抗蚀剂图案作为蚀刻掩模蚀刻该初步结构，形成金属线路图案。
2.根据权利要求1所述的方法，进一步包括，在移除该上部阻挡层和/或钝化层的上表面之前，在该初步结构上形成未对准的光致抗蚀剂图案，移除该初步结构上的未对准的光致抗蚀剂图案用于光致抗蚀剂图案的二次加工工艺，在该钝化层上形成氧化物层。
3.根据权利要求2所述的方法，其中通过移除该未对准的光致抗蚀剂图案，在该初步结构上形成该氧化物层。
4.根据权利要求1所述的方法，其中该次钝化层具有相应于第一和第二厚度之差的厚度。
5.根据权利要求1所述的方法，其中该附着力增强层包括六甲基二硅氮烷。
6.根据权利要求1所述的方法，其中该下部阻挡金属层和该上部阻挡层和/或钝化层中的每个包括Ti或TiN。
7.根据权利要求2所述的方法，其中该氧化物层包括TiON。
8.根据权利要求2所述的方法，其中该氧化物层的厚度从 
至 
9.根据权利要求1所述的方法，其中该第二厚度从 
至 
10.根据权利要求3所述的方法，其中采用含氧等离子体或蚀刻剂移除该未对准的光致抗蚀剂图案。
11.根据权利要求1所述的方法，进一步包括，在形成该金属线路图案 之后，移除该光致抗蚀剂图案和该附着力增强层。
12.根据权利要求1所述的方法，其中该上部阻挡层和/或钝化层包括上部阻挡层和钝化层。
13.根据权利要求12所述的方法，其中该上部阻挡层包括Ti、Ta或Hf。
14.根据权利要求12所述的方法，其中该上部阻挡层包括Ti。
15.根据权利要求12所述的方法，其中该钝化层包括TiN、TaN、HfN、WN、MoN或TiW。
16.根据权利要求15所述的方法，其中该钝化层包括TiN。
17.根据权利要求14所述的方法，其中该钝化层包括TiN。
18.一种金属线路图案，位于半导体衬底上，包括：
金属图案，包括铝；
钝化图案，仅位于该铝之上，包含Ti、Ta、Hf、Mo或W并且具有 
至 
的厚度；以及
次钝化图案，仅位于该钝化图案上。
19.根据权利要求18所述的金属线路图案，进一步包括：
下部阻挡金属图案，包含Ti，位于该金属图案和该半导体衬底之间；以及
上部阻挡金属图案，包含Ti、Ta或Hf，位于在该金属图案和该钝化图案之间。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123511A KR100790245B1 (ko) | 2006-12-07 | 2006-12-07 | 반도체 소자용 금속 배선 형성 방법 |
| KR10-2006-0123511 | 2006-12-07 | ||
| KR1020060123511 | 2006-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101197315A CN101197315A (zh) | 2008-06-11 |
| CN101197315B true CN101197315B (zh) | 2011-03-30 |
Family
ID=39216193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101988314A Expired - Fee Related CN101197315B (zh) | 2006-12-07 | 2007-12-07 | 半导体器件的金属线路图案及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7732224B2 (zh) |
| KR (1) | KR100790245B1 (zh) |
| CN (1) | CN101197315B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8183162B2 (en) * | 2008-09-12 | 2012-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a sacrificial layer |
| CN101673707A (zh) * | 2009-09-25 | 2010-03-17 | 上海宏力半导体制造有限公司 | 金属层互连制作方法 |
| CN102237287A (zh) * | 2010-04-27 | 2011-11-09 | 中国砂轮企业股份有限公司 | 基板的制作方法及其结构 |
| CN104241191B (zh) * | 2013-06-07 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 一种金属线成膜工艺方法 |
| CN110459468A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | TiN薄膜的刻蚀方法 |
| US10991651B1 (en) * | 2020-03-03 | 2021-04-27 | Nanya Technology Corporation | Interconnection structure having reduced capacitance and method of manufacturing the same |
| CN115996590A (zh) * | 2021-06-29 | 2023-04-21 | 合肥鑫晟光电科技有限公司 | 显示面板及显示设备 |
| CN116759383B (zh) * | 2023-08-17 | 2023-11-03 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264712A (en) * | 1989-03-20 | 1993-11-23 | Hitachi, Ltd. | Semiconductor integrated circuit, method of fabricating the same and apparatus for fabricating the same |
| KR970030393A (ko) * | 1995-11-24 | 1997-06-26 | 김주용 | 반도체 장치의 제조방법 |
| KR19980054448A (ko) | 1996-12-27 | 1998-09-25 | 김영환 | 반도체 소자의 제조 방법 |
| US6221780B1 (en) * | 1999-09-29 | 2001-04-24 | International Business Machines Corporation | Dual damascene flowable oxide insulation structure and metallic barrier |
| KR20020017181A (ko) | 2000-08-29 | 2002-03-07 | 윤종용 | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 |
| KR100739252B1 (ko) * | 2005-06-01 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2006
- 2006-12-07 KR KR1020060123511A patent/KR100790245B1/ko not_active IP Right Cessation
-
2007
- 2007-11-08 US US11/983,569 patent/US7732224B2/en not_active Expired - Fee Related
- 2007-12-07 CN CN2007101988314A patent/CN101197315B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7732224B2 (en) | 2010-06-08 |
| CN101197315A (zh) | 2008-06-11 |
| US20080136031A1 (en) | 2008-06-12 |
| KR100790245B1 (ko) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101197315B (zh) | 半导体器件的金属线路图案及其制造方法 | |
| US8614143B2 (en) | Simultaneous via and trench patterning using different etch rates | |
| US6426268B1 (en) | Thin film resistor fabrication method | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| JP2006339584A (ja) | 半導体装置およびその製造方法 | |
| CN107481969B (zh) | 一种通孔的形成方法 | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| US20050048755A1 (en) | Method of forming a bond pad | |
| US20080203532A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100800892B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP5532201B2 (ja) | 半導体装置の製造方法 | |
| JP2007035904A (ja) | アクティブ基板の製造方法 | |
| JPH07211697A (ja) | 金属配線形成方法及び半導体装置の製造方法 | |
| US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
| CN114577371B (zh) | 电容式压力传感器及其制造方法 | |
| JP2008232911A (ja) | 表面形状認証用センサの製造方法および表面形状認証用センサ | |
| TW411514B (en) | Method of defining passivation pattern | |
| KR100750804B1 (ko) | 반도체소자 및 그 제조방법 | |
| US7820544B2 (en) | Method for forming metal wiring of semiconductor device and a semiconductor device manufactured by the same | |
| KR100596793B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100523605B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| JP2004165347A (ja) | 半導体装置およびその製造方法 | |
| US20080248431A1 (en) | Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device | |
| KR100763099B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20131207 |