JP5532201B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5532201B2
JP5532201B2 JP2009006364A JP2009006364A JP5532201B2 JP 5532201 B2 JP5532201 B2 JP 5532201B2 JP 2009006364 A JP2009006364 A JP 2009006364A JP 2009006364 A JP2009006364 A JP 2009006364A JP 5532201 B2 JP5532201 B2 JP 5532201B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
aluminum alloy
alloy layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009006364A
Other languages
English (en)
Other versions
JP2010165821A (ja
Inventor
司 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2009006364A priority Critical patent/JP5532201B2/ja
Publication of JP2010165821A publication Critical patent/JP2010165821A/ja
Application granted granted Critical
Publication of JP5532201B2 publication Critical patent/JP5532201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、反射防止膜を使用しないでアルミニウム配線層パターンを高精度に形成する半導体装置の製造方法に関するものである。
従来、半導体基板上にアルミニウムもしくはアルミニウム合金層からなる配線パターンを形成するにはフォトリソグラフィを利用していた。このフォトリソグラフィ工程において、露光光の反射によるパターン精度低下の影響をなくすための反射防止膜(W、TiW、TiN/Ti、MoSi2 膜等)を使用していた(特許文献1参照)。特許文献1には0.3μm世代以降の半導体集積回路装置において、アルミニウム合金膜によって構成される微細な配線層を形成することが開示されている。この文献には、光の反射率が20〜40%と低い、厚さが25nm以上の窒化チタン膜をアルミニウム合金膜上に形成することによって、フォトレジスト工程における露光光の反射を低減し、フォトレジストのハレーションや定在波効果を抑制して、微細で鮮明なフォトレジストパターンを形成することが記載されている。
図7及び図8を参照して反射防止膜を用いた従来技術による配線パターンの製造方法を説明する。
シリコン半導体基板100の表面には酸化膜101が形成されている(図7(a))。この半導体基板100上にバリアメタル層102、銅などを含むアルミニウム合金層103及び反射防止膜104を順次スパッタリングなどの蒸着により形成する(図7(b))。バリアメタル層102は、酸化膜101上に直接接する第1層のTi膜及びこのTi膜に接する第2層のTiN膜から構成されている。反射防止膜104は、アルミニウム合金層103上に直接接する第1層のTi膜及びこのTi膜に接する第2層のTiN膜から構成されている。次に、反射防止膜104の第2層のTiN膜上に一定の厚さでフォトレジスト105を塗布する(図7(c))。次に、フォトマスク(図示しない)を介してフォトレジスト105を露光し、現像して配線パターンを形成する(図8(a))。次に、パターニングされたフォトレジスト105をマスクとしてドライエッチング又はウエットエッチングにより、反射防止膜104、アルミニウム合金層103及びバリアメタル層102をエッチングして、アルミニウム配線を形成する(図8(b))。
特開平11−354521号公報
従来、半導体装置の配線に用いるアルミニウム層もしくはアルミニウム合金層の反射率は、90〜100%と非常に高い。このように反射率の高い材料をフォトリソグラフィ工程で用いると、露光時にアルミニウム層もしくはアルミニウム合金層からの反射に起因するハレーションや定在波効果が生じて正しいパターニングが出来ない可能性がある。
このような露光光の反射を防ぐための手段の1つとして従来は、前述のように、反射防止膜をアルミニウム層もしくはアルミニウム合金層の上に形成して反射を防止する手段を採用していたが、反射防止膜による露光反射の低減効果は十分ではなく、加工する部位に対しての露光処理に際して、金属表面からの反射光により、光を当てたくない場所に光が当たって露光処理が行われてしまう。その結果、所定の正確な配線パターンが得られなくなる。また、マスクとして用いたフォトレジストを剥がす工程で反射防止膜も剥がれてしまい、配線パターンが破損するという問題もあった。
本発明は、このような事情によりなされたものであり、反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成することができる半導体装置の製造方法を提供する。
本発明の半導体装置の製造方法の一態様は、半導体基板上にアルミニウム層もしくはアルミニウム合金層を形成する工程と、前記アルミニウム層もしくはアルミニウム合金層の表面にドライエッチングガスを用いて均一な微細凹凸を形成する工程と、前記アルミニウム層もしくはアルミニウム合金層の表面を窒素および酸素を用いてアッシングして前記微細凹凸より細かい凹凸を有する酸化膜を形成する工程と、前記アルミニウム層もしくはアルミニウム合金層上にフォトレジストを塗布する工程と、前記フォトレジストを配線パターンを有するフォトマスクを用いて露光し、現像して前記フォトレジストに前記配線パターンを形成する工程と、前記フォトレジストをマスクにして、前記アルミニウム層もしくはアルミニウム合金層をエッチングし配線を形成することを特徴としている。
前記ドライエッチングガスは、弗素系ガスもしくは塩素系ガスのいずれかを含むようにしても良い。酸素、窒素及び希ガスを前記ドライエッチングガスと共に供給することにより、前記アルミニウム層あるいはアルミニウム合金層表面の前記微細凹凸の凹凸位置を均一にするようにしても良い。
本発明によれば反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成することができる。また、反射防止膜が不要であるため、工程削減が実現し、サイクルタイム短縮につながる。また、従来の技術ではアルミニウム配線の表面に形成された反射防止膜がフォトレジストを除去する工程を行う際に浮き上がりアルミニウム配線から剥がれて配線が破損することがあるが、本発明ではこの様な剥がれを考慮する必要がない。また、窒素および酸素条件下でアッシング工程を行うことにより、アルミニウム層もしくはアルミニウム合金層の表面により細かい凹凸を有する酸化膜を形成して反射率低下効果を更に高めることができる。配線の表面に形成された凹凸が露光光の反射率を低下させることができる。
実施例1に係る半導体装置の製造方法の工程断面図。 実施例1に係る半導体装置の製造方法の工程断面図。 実施例1及び従来の半導体装置の製造方法により形成された配線の断面状態を説明する写真図。 実施例2に係る半導体装置の製造方法の工程断面図。 実施例2に係る半導体装置の製造方法の工程断面図。 図4に示す半導体装置の配線部分を拡大した部分断面図。 従来の半導体装置の製造方法の工程断面図。 従来の半導体装置の製造方法の工程断面図。
以下、実施例を参照して発明の実施の形態を説明する。
図1乃至図3を参照して実施例1を説明する。
図1及び図2は、この実施例に係る半導体装置の製造方法を説明する工程断面図、図3は、この実施例の半導体装置の製造方法により形成された配線の断面状態を従来例と比較して説明する写真である。
まず、シリコン半導体基板10を用意する。この半導体基板10の表面には酸化膜(シリコン酸化膜)1が形成されている(図1(a))。次に、半導体基板10上にバリアメタル層2、銅などを含むアルミニウム合金層3を順次スパッタリングなどの蒸着により形成する。バリアメタル層2は、酸化膜1上に直接接する第1層のTi膜(Ti)及びこのTi膜に接する第2層のTiN膜(TiN)から構成されている(図1(b))。
次に、アルミニウム合金層3をエッチング処理して表面に微細な凹凸を形成する。このエッチング処理は、ドライエッチングを利用するものであり、ドライエッチングガスとして、弗素系ガスもしくは塩素系ガスを用いる。この実施例では弗素系ガスを用いる。この実施例における処理は、例えば、次のような条件で行われる。ドライエッチングガスには六弗化硫黄(SF6 )ガスを用いる。SF6 ガスは、0.1〜1Torr、常温〜180℃、2〜5分の条件でアルミニウム合金層3上に流す。この条件でエッチング処理を行うことにより、アルミニウム合金層3の表面に均一で微細な凹凸の表面層3aが形成される(図1(c))。この時、ドライエッチングガスと共に酸素、窒素、希ガスを供給すると、表面層3aの凹凸位置の均一性が更に向上する。SF6 ガスの圧力、温度及び供給時間はこの条件の範囲を外れると、均一で微細な凹凸の表面層を形成することができない。
次に、アルミニウム合金層3の表面層3a上にフォトレジスト4を均一に塗布する(図2(a))。次に、フォトマスク(図示しない)を介してフォトレジスト4を露光し、現像してフォトレジスト4に配線パターンと同じ形状のパターンを形成する(図2(b))。
次に、パターニングされたフォトレジスト4をマスクとしてドライエッチング又はウエットエッチングにより、アルミニウム合金層3及びバリアメタル層2をエッチングして、アルミニウム合金層3を材料とするアルミニウム配線5を形成する(図2(c))。次に、フォトレジスト4をエッチング除去する。このアルミニウム配線5の形成方法は、半導体装置に形成された多層配線のいずれの配線層にも適用することができる。勿論半導体装置の単層の配線を形成する場合にも適用することができる。
この実施例によれば反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成することができる。反射防止膜が不要なので工程が少なくて済み、サイクルタイムが短縮される。また、従来の技術ではアルミニウム配線の表面に形成された反射防止膜がフォトレジストを除去する工程を行う際に浮き上がり、アルミニウム配線から剥がれて配線が破損することがあるのに対し、この実施例ではこの様な剥がれを考慮する必要がない(図3参照)。
次に、図4乃至図6を参照して実施例2を説明する。
図4及び図5は、この実施例に係る半導体装置の製造方法を説明する工程断面図、図6は、図4のアルミニウム合金層を拡大した部分断面図である。
図4に示すように、シリコン半導体基板20の表面には酸化膜(シリコン酸化膜)21が形成されている。この半導体基板20上にバリアメタル層22、銅などを含むアルミニウム合金層23を順次スパッタリングなどの蒸着により形成する。バリアメタル層22は、酸化膜21上に直接接する第1層のTi膜及びこのTi膜に接する第2層のTiN膜から構成されている。
次に、アルミニウム合金層23をエッチング処理して表面に微細な凹凸を形成する。エッチング処理は、ドライエッチングを利用し、ドライエッチングガスとして、塩素系ガスを用いる。この実施例における処理は、例えば、次のような条件で行われる。ドライエッチングガスにはCl2、SiCl4、HCl、およびBCl3等の塩素系ガスを用いる。塩素系ガスは、0.1〜1Torr、常温〜180℃、2〜5分の条件でアルミニウム合金層23上に流す。この条件でエッチング処理を行うことにより、アルミニウム合金層23の表面に均一で微細な凹凸の表面層23aが形成される。この時、ドライエッチングガスと共に酸素、窒素、希ガスを供給すると、表面層23aの凹凸位置の均一性が更に向上する。塩素系ガスの圧力、温度及び供給時間はこの条件の範囲を外れると、均一で微細な凹凸の表面層を形成することができない。
次に、アルミニウム合金層23の表面をアッシングして表面層23aの微細凹凸より細かい凹凸を有するアルミニウム酸化膜等の酸化膜23bを形成する(図6参照)。このアッシング工程では、窒素及び酸素を用いる。酸化膜23bの厚さは5nm程度が適当である。
次に、アルミニウム合金層3の表面層23aに形成された酸化膜23b上にフォトレジスト24を均一に塗布する(図5(a))。次に、フォトマスク(図示しない)を介してフォトレジスト24を露光し、現像してフォトレジスト24に配線パターンと同じ形状のパターンを形成する(図5(b))。
次に、パターニングされたフォトレジスト24をマスクとしてドライエッチング又はウエットエッチングにより、アルミニウム合金層23及びバリアメタル層22をエッチングして、表面に酸化膜23bが形成されたアルミニウム合金層23を材料とするアルミニウム配線25を形成する(図5(c))。
次に、フォトレジスト24をエッチング除去する。このアルミニウム配線の形成方法は、半導体装置に形成された多層配線のいずれの配線層にも適用することができる。勿論半導体装置の単層の配線を形成する場合にも適用することができる。
この実施例によれば反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成することができる。反射防止膜が不要なので工程が少なくて済み、サイクルタイムが短縮される。また、従来の技術ではアルミニウム配線の表面に形成された反射防止膜がフォトレジストを除去する工程を行う際に浮き上がり、アルミニウム配線から剥がれて配線が破損することがあるのに対し、この実施例ではこの様な剥がれを考慮する必要がない。また、この実施例では、窒素および酸素条件下でアッシングを行うことにより、アルミニウム配線となるアルミニウム合金層の表面に、アルミニウム合金層の表面層より細かい凹凸を有する酸化膜を形成することにより反射率低下の効果を更に高めることができる。
この実施例のように、ドライエッチングガスとして塩素系ガスを用いる場合、塩素系ガスは、アルミニウム合金層の腐食の原因となるので、アッシング工程は特に効果的である。
1、21・・・酸化膜(シリコン酸化物)
2、22・・・バリアメタル層
3、23・・・アルミニウム合金層
3a、23a・・・アルミニウム合金層の表面層
5、25・・・アルミニウム配線
10、20・・・半導体基板
23b・・・凹凸を有する酸化膜

Claims (3)

  1. 半導体基板上にアルミニウム層もしくはアルミニウム合金層を形成する工程と、前記アルミニウム層もしくはアルミニウム合金層の表面にドライエッチングガスを用いて均一な微細凹凸を形成する工程と、前記アルミニウム層もしくはアルミニウム合金層の表面を窒素および酸素を用いてアッシングして前記微細凹凸より細かい凹凸を有する酸化膜を形成する工程と、前記アルミニウム層もしくはアルミニウム合金層上にフォトレジストを塗布する工程と、前記フォトレジストを配線パターンを有するフォトマスクを用いて露光し、現像して前記フォトレジストに前記配線パターンを形成する工程と、前記フォトレジストをマスクにして、前記アルミニウム層もしくはアルミニウム合金層をエッチングし配線を形成することを特徴とする半導体装置の製造方法。
  2. 前記ドライエッチングガスは、弗素系ガスもしくは塩素系ガスのいずれかを含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 酸素、窒素及び希ガスを前記ドライエッチングガスと共に供給することにより、前記アルミニウム層あるいはアルミニウム合金層表面の前記微細凹凸の凹凸位置を均一にすることを特徴とする請求項1又は請求項2のいずれかに記載の半導体装置の製造方法。
JP2009006364A 2009-01-15 2009-01-15 半導体装置の製造方法 Expired - Fee Related JP5532201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009006364A JP5532201B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006364A JP5532201B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010165821A JP2010165821A (ja) 2010-07-29
JP5532201B2 true JP5532201B2 (ja) 2014-06-25

Family

ID=42581776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006364A Expired - Fee Related JP5532201B2 (ja) 2009-01-15 2009-01-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5532201B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013026388A (ja) * 2011-07-20 2013-02-04 Toyota Motor Corp 導電膜パターンの形成方法
CN114911003B (zh) * 2022-05-31 2023-09-22 上海大学 一种基于包层紫外光刻的光波导制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6422043A (en) * 1987-07-17 1989-01-25 Matsushita Electronics Corp Method for forming aluminium wiring
JPH03241745A (ja) * 1990-02-20 1991-10-28 Oki Electric Ind Co Ltd 配線パターンの形成方法
KR100226752B1 (ko) * 1996-08-26 1999-10-15 구본준 반도체소자의 배선형성방법
JP2003068735A (ja) * 2001-08-23 2003-03-07 Seiko Epson Corp 半導体装置及びその製造方法
JP2003229491A (ja) * 2002-02-05 2003-08-15 Sony Corp 半導体装置及びその製造方法
JP4699891B2 (ja) * 2005-12-14 2011-06-15 シャープ株式会社 半導体装置及び半導体装置の外観検査方法

Also Published As

Publication number Publication date
JP2010165821A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
US7427569B2 (en) Metal etching process and rework method thereof
JP2000150644A (ja) 半導体デバイスの製造方法
KR100790245B1 (ko) 반도체 소자용 금속 배선 형성 방법
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
JP5532201B2 (ja) 半導体装置の製造方法
KR100727439B1 (ko) 금속 배선 형성 방법
JP3585039B2 (ja) ホール形成方法
TWI381449B (zh) 半導體元件之蝕刻方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR100587598B1 (ko) 금속 배선 형성 방법
KR100688710B1 (ko) 반사 방지막 식각 방법
JP2004079582A (ja) 金属配線のエッチング方法
JP5596403B2 (ja) 半導体装置の製造方法
KR100729117B1 (ko) 디엘피 소자의 금속 배선 형성 방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100686449B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100807521B1 (ko) 반도체 소자 제조 방법
TW473826B (en) A method for reworking photoresist pattern on metal layer
KR20080061445A (ko) 반도체 소자의 금속배선 형성방법
KR100752171B1 (ko) 반도체 소자의 제조 방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140408

R150 Certificate of patent or registration of utility model

Ref document number: 5532201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees