KR100752171B1 - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 반사 방지막 내부에 존재하는 파티클로 인하여 게이트 패터닝 공정에서 패턴 결함이 생기고 후속 불량을 야기하는 것을 방지하기 위한 반도체 소자의 제조 방법에 관한 것으로, 실리콘 기판 위에 게이트 도전막과 하드 마스크막을 차례로 도포한 후, 그 위에 반사 방지막을 도포하고 감광막 패턴을 형성한다. 감광막 패턴을 이용하여 하드 마스크막을 식각하고, 이때 반사 방지막의 파티클로 인하여 생긴 하드 마스크 패턴 결함을 제거한다. 이어서, 게이트 도전막을 식각하여 게이트 패턴을 만들고, 남아있는 하드 마스크막을 전부 제거하되, 상기 하드 마스크 패턴 결함을 화학용액을 이용한 습식 식각 공정을 통해 제거한다.

반사 방지막, 파티클, 게이트 패턴 결함, 하드 마스크 질화막

Description

반도체 소자의 제조 방법{Method of Fabricating Semiconductor Device}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타내는 단면도.

도 2a 및 도 2b는 반사 방지막에 내포된 파티클로 인한 후속 불량을 예시한 사진.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타내는 단면도.

<도면에 사용된 참조 번호의 설명>

10, 20: 실리콘 기판 11, 21: 게이트 도전막

11a, 21a: 게이트 패턴 11b: 패턴 결함

12, 22: 반사 방지막 12a, 22a: 파티클

13, 23: 감광막 패턴 14a, 14b, 24: 스페이서

15, 25: 층간 절연막 16, 26: 컨택 홀

27: 하드 마스크막 27a: 하드 마스크 정상 패턴

27b: 하드 마스크 패턴 결함

본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 게이트 도전막 위에 형성된 반사 방지막 내의 파티클로 인하여 게이트 패턴 결함이 생기는 것을 방지하기 위하여 게이트 패터닝 공정에서 하드 마스크막을 이용하는 반도체 소자의 제조 방법에 관한 것이다.

반도체 소자의 제조 공정에서는 원하는 패턴의 박막층을 얻기 위하여 일반적으로 사진(photolithography) 기술이 이용된다. 사진 기술은 패터닝하고자 하는 박막층 위에 감광막을 도포하고 노광, 현상하여 패턴을 형성한 후, 감광막 패턴을 이용하여 박막층을 식각하는 기술이다. 최근 반도체 소자의 고집적화 추세에 따라 노광 광원의 파장이 점점 짧아지면서 노광시 난반사 및 정재파(standing wave)의 영향을 최소화하기 위해 반사 방지막(BARC; bottom anti-refelctive coating)이 광범위하게 이용되고 있다.

게이트 패터닝 공정에서도 반사 방지막이 이용되고 있는데, 이러한 반사 방지막은 파티클(particle)을 상당수 내포하고 있으며 이로 인하여 후속 공정에서 자주 불량을 야기한다. 이하, 이와 관련된 종래 기술을 도면을 참조하여 설명한다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 나타내는 단면도이다.

도 1a를 참조하면, 실리콘 기판(10) 위에 게이트 도전막(11)이 증착되고, 그 위에 반사 방지막(12)이 도포된다. 그리고 반사 방지막(12) 위에는 게이트 패터닝(gate patterning)을 위한 감광막 패턴(13)이 형성된다. 반사 방지막(12)의 내부에 는 파티클(12a)이 존재한다.

이어서, 감광막 패턴(13)을 이용하여 게이트 도전막(11)을 식각하면, 도 1b에 도시된 바와 같이 게이트 패턴(11a)이 만들어진다. 이때, 반사 방지막 내부에 존재하던 파티클이 게이트 도전막의 식각을 방해하기 때문에, 게이트 패턴(11a)이 형성됨과 동시에 원하지 않는 패턴 결함(11b, 벨리 버튼(belly button)이라고도 함)도 생기게 된다. 도 2a는 반사 방지막의 파티클로 인한 패턴 결함(11b)을 예시한 사진이다.

이어서, 도 1c에 도시된 바와 같이 게이트 패턴(11a)의 측벽에 스페이서(14a)를 형성한다. 이때, 패턴 결함(11b)의 측벽에도 스페이서(14b)가 만들어진다. 따라서 패턴 결함(11b)의 크기는 스페이서(14b)의 크기만큼 더 커지게 된다.

이어서, 도 1d에 도시된 바와 같이 층간 절연막(15)을 증착하고 패터닝하여 이후 금속배선과 연결하기 위한 컨택 홀(16)을 형성한다. 이때, 만약 패턴 결함(11b)이 컨택 홀(16)이 형성되는 위치에 있게 되면, 컨택 홀(16)의 형성을 방해할 뿐만 아니라 이후 금속배선과의 연결도 방해하여 불량을 야기하게 된다. 도 2b는 패턴 결함에 의한 컨택 불량을 예시한 사진이다.

이러한 문제 때문에 종래에는 반사 방지막 내부의 파티클을 제거하기 위해 0.1~0.03㎛의 필터를 사용하고 있지만, 그렇더라도 파티클을 완전히 제거하기는 사실상 힘들다. 또한, 필터를 사용하게 되면 필터를 자주 교체해 주어야 하기 때문에 장비의 가동률이 저하되는 문제도 있다.

따라서 본 발명의 목적은 반사 방지막 내부에 존재하는 파티클로 인하여 게이트 패터닝 공정에서 패턴 결함이 생기고 후속 불량을 야기하는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제공하기 위한 것이다.

본 발명의 다른 목적은 기존의 필터를 사용한 파티클 제거 방식을 대체할 수 있는 반도체 소자의 제조 방법을 제공하기 위한 것이다.

이러한 목적들을 달성하기 위하여, 본 발명은 다음과 같은 구성을 가지는 반도체 소자의 제조 방법을 제공한다.

본 발명에 따른 반도체 소자의 제조 방법은, (a) 실리콘 기판 위에 게이트 도전막을 도포하는 단계와, (b) 게이트 도전막 위에 하드 마스크막을 도포하는 단계와, (c) 하드 마스크막 위에 반사 방지막을 도포하고, 감광막 패턴을 형성하는 단계와, (d) 감광막 패턴을 이용하여 하드 마스크막을 식각하는 단계와, (e) 반사 방지막의 파티클로 인하여 (d) 단계에서 생긴 하드 마스크 패턴 결함을 제거하는 단계와, (f) 게이트 도전막을 식각하여 게이트 패턴을 만드는 단계와, (g) 남아있는 하드 마스크막을 전부 제거하는 단계를 포함하여 구성하되, 상기 (e) 단계는 화학용액을 이용한 습식 식각 공정을 이용하는 것을 특징으로 한다.
본 발명의 반도체 소자 제조 방법에서, 하드 마스크막은 게이트 도전막과 식각 선택비가 높은 물질, 예컨대 질화물로 이루어질 수 있다.

삭제

실시예

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타내는 단면도이다.

도 3a를 참조하면, 실리콘 기판(20) 위에 게이트 도전막(21)을 전면 도포한다. 그리고 게이트 도전막(21) 위에 하드 마스크막(27, hard mask layer)을 도포한다. 하드 마스크막(27)은 게이트 도전막(21)을 구성하는 폴리실리콘(polysilicon)과 식각 선택비가 높은 물질, 예컨대 질화물로 이루어진다.

이어서, 도 3b에 도시된 바와 같이 하드 마스크막(27) 위에 반사 방지막(22)을 도포하고, 그 위에 게이트 패터닝을 위한 감광막 패턴(23)을 형성한다. 반사 방지막(22)의 내부에는 파티클(22a)이 존재한다.

이어서, 감광막 패턴(23)을 이용하여 하드 마스크막(27)을 식각한다. 그러면, 도 3c에 도시된 바와 같이 하드 마스크 정상 패턴(27a)과 함께 파티클로 인한 하드 마스크 패턴 결함(27b)도 생기게 된다. 하드 마스크막을 식각할 때 게이트 도전막(21)은 식각 선택비가 높기 때문에 거의 식각되지 않는다.

이어서, 도 3d에 도시된 바와 같이 파티클로 인하여 형성된 하드 마스크 패턴 결함(27b)을 완전히 제거한다. 예를 들어 하드 마스크막이 질화물인 경우, 화학용액을 이용한 습식 식각 공정을 진행하여 하드 마스크 패턴 결함(27b)을 제거할 수 있다.

이어서, 감광막 패턴(23), 반사 방지막(22), 하드 마스크 패턴(27a)을 이용하여 게이트 도전막(21)을 식각한다. 그 결과, 도 3e에 도시된 바와 같이 정상적인 형태의 게이트 패턴(21a)이 만들어진다. 계속해서, 게이트 패턴(21a) 위의 하드 마스크 패턴을 전부 제거한 후, 게이트 패턴(21a)의 측벽에 스페이서(24)를 형성한다.

이어서, 도 3f에 도시된 바와 같이 층간 절연막(25)을 증착하고 패터닝하여 이후 금속배선과 연결하기 위한 컨택 홀(26)을 형성한다.

이상 설명한 바와 같이, 본 발명은 게이트 도전막과 반사 방지막 사이에 하드 마스크막을 형성하여 게이트 패터닝 전에 미리 식각함으로써 반사 방지막 내부의 파티클로 인하여 발생하는 패턴 결함이 게이트 도전막이 아니라 하드 마스크막에 생기도록 한다. 하드 마스크 패턴 결함은 쉽게 제거할 수 있으며, 정상적인 하드 마스크 패턴은 게이트 패턴을 형성한 후 모두 제거한다.

이와 같이 하드 마스크막을 게이트 패터닝 공정에 이용함으로써 반사 방지막의 파티클로 인하여 후속 컨택 공정에서 야기되는 불량을 방지할 수 있다. 하드 마스크막을 이용한 방법은 기존의 필터를 사용한 파티클 제거 방식에 비하여 훨씬 효 율적이고 파티클로 인한 문제도 완벽히 해결할 수 있다.

본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (4)

1. (a) 실리콘 기판 위에 게이트 도전막을 도포하는 단계;

   (b) 상기 게이트 도전막 위에 하드 마스크막을 도포하는 단계;

   (c) 상기 하드 마스크막 위에 반사 방지막을 도포하고, 감광막 패턴을 형성하는 단계;

   (d) 상기 감광막 패턴을 이용하여 상기 하드 마스크막을 식각하는 단계;

   (e) 상기 반사 방지막의 파티클로 인하여 상기 (d) 단계에서 생긴 하드 마스크 패턴 결함을 제거하는 단계;

   (f) 상기 게이트 도전막을 식각하여 게이트 패턴을 만드는 단계; 및

   (g) 남아있는 하드 마스크막을 전부 제거하는 단계를 포함하되, 상기 (e) 단계는 화학용액을 이용한 습식 식각 공정을 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 제1항에서,

   상기 하드 마스크막은 상기 게이트 도전막과 식각 선택비가 높은 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제1항에서,

   상기 하드 마스크막은 질화물로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 삭제

Images