JP5596403B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5596403B2 JP5596403B2 JP2010095901A JP2010095901A JP5596403B2 JP 5596403 B2 JP5596403 B2 JP 5596403B2 JP 2010095901 A JP2010095901 A JP 2010095901A JP 2010095901 A JP2010095901 A JP 2010095901A JP 5596403 B2 JP5596403 B2 JP 5596403B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hard mask
- manufacturing
- etching process
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Claims (10)
- 下地層上にチタンを主成分とする密着層を形成する工程と、
前記密着層上にタングステンを主成分とする導電層を形成する工程と、
前記導電層上にSiONを主成分とするハードマスク層を形成する工程と、
前記ハードマスク層上にレジストパターンを形成する工程と、
前記レジストパターンを保護膜とする第1のエッチング処理により、前記ハードマスク層の一部を除去して前記導電層の一部を露出させる工程と、
前記レジストパターン及び前記ハードマスク層の残部を保護膜とする第2のエッチング処理により、前記導電層の一部を除去して前記密着層の一部を露出させる工程と、
前記第2のエッチング処理の後の第3のエッチング処理により、前記密着層の一部並びに前記レジストパターン及び前記ハードマスク層の残部を除去して前記下地層の一部及び前記導電層の残部を露出させる工程と
を有することを特徴とする半導体装置の製造方法。 - 前記ハードマスク層上に形成される前記レジストパターンは、前記第2のエッチング処理後に前記ハードマスク層の残部上に残留する厚さに設定され、
前記第3のエッチング処理は、前記レジストパターンと前記ハードマスク層の残部とを保護膜として実行される
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記密着層は、TiN層又はTi層であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記第1のエッチング処理は、フッ素系ガスをエッチングガスとして用いたドライエッチング処理であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
- 前記第2のエッチング処理は、フッ素系ガス又は塩素系ガスをエッチングガスとして用いたドライエッチング処理であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記第2のエッチング処理は、−30℃から−10℃まで範囲内で設定された温度環境で、0.5Paから1.5Paまでの範囲内で設定された圧力で実行されることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記第3のエッチング処理は、塩素系ガスをエッチングガスとして用いたドライエッチング処理であることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 前記密着層の膜厚は、10nmから50nmまでの範囲内の値に設定されることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
- 前記ハードマスク層の膜厚は、200nmから350nmまでの範囲内の値に設定されることを特徴とする請求項1乃至8のいずれか1項に記載の半導体装置の製造方法。
- 前記レジストパターンのピッチは、0.2μmから0.4μmまでの範囲内の値に設定されることを特徴とする請求項1乃至9のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095901A JP5596403B2 (ja) | 2010-04-19 | 2010-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010095901A JP5596403B2 (ja) | 2010-04-19 | 2010-04-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011228424A JP2011228424A (ja) | 2011-11-10 |
JP5596403B2 true JP5596403B2 (ja) | 2014-09-24 |
Family
ID=45043464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010095901A Active JP5596403B2 (ja) | 2010-04-19 | 2010-04-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5596403B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016022702A1 (en) * | 2014-08-05 | 2016-02-11 | Tokyo Electron Limited | Methods for dry hard mask removal on a microelectronic substrate |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186120A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
JPH10256185A (ja) * | 1997-03-06 | 1998-09-25 | Sony Corp | 半導体装置の製造方法、およびその方法に用いるエッチングガス |
JPH1168095A (ja) * | 1997-08-11 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3164789B2 (ja) * | 1997-12-19 | 2001-05-08 | アプライド マテリアルズ インコーポレイテッド | 高融点金属膜のドライエッチング方法 |
JP2003163349A (ja) * | 2001-11-28 | 2003-06-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2008270522A (ja) * | 2007-04-20 | 2008-11-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
KR20090110172A (ko) * | 2008-04-17 | 2009-10-21 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
-
2010
- 2010-04-19 JP JP2010095901A patent/JP5596403B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011228424A (ja) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732224B2 (en) | Metal line pattern of semiconductor device and method of forming the same | |
US10204859B2 (en) | Interconnect structure and fabricating method thereof | |
JP5596403B2 (ja) | 半導体装置の製造方法 | |
TWI705492B (zh) | 用於不須氧化一單元及源極線之乾剝蝕之方法 | |
JP2004235256A (ja) | 半導体装置およびその製造方法 | |
JP2006228986A (ja) | 半導体装置の製造方法 | |
JP2008270509A (ja) | 半導体装置の製造方法 | |
JP5164446B2 (ja) | 半導体素子の微細パターン形成方法 | |
JP4646346B2 (ja) | 電子デバイスの製造方法 | |
JP4451335B2 (ja) | 半導体装置の製造方法 | |
US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
JP2002169302A (ja) | 半導体装置の製造方法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JP2006173360A (ja) | 半導体装置の製造方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
JP2008270522A (ja) | 半導体装置の製造方法 | |
JP2001351974A (ja) | 半導体装置の製造方法 | |
JP2004031637A (ja) | 配線構造の形成方法 | |
JPH05206125A (ja) | 半導体装置の製造方法 | |
KR100596793B1 (ko) | 반도체소자의 금속배선 형성방법 | |
JP2001358145A (ja) | 配線と配線形成方法及び半導体装置 | |
JP2008016852A (ja) | フラッシュメモリ素子の製造方法 | |
JP2010226022A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20140722 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140807 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5596403 Country of ref document: JP |