JP2006228986A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006228986A JP2006228986A JP2005041127A JP2005041127A JP2006228986A JP 2006228986 A JP2006228986 A JP 2006228986A JP 2005041127 A JP2005041127 A JP 2005041127A JP 2005041127 A JP2005041127 A JP 2005041127A JP 2006228986 A JP2006228986 A JP 2006228986A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- hard mask
- metal wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 ハードマスクを用いた金属配線形成エッチングで発生する配線不良を抑制する。
【解決手段】 TiまたはAlを含む金属配線層6の上に、シリコン酸窒化膜からなるストッパー膜7を形成する。さらに、この上に形成したハードマスク層10を、フッ素原子を含むガスを用いたプラズマエッチングによりエッチングしてハードマスク10aを形成する。
このとき、ストッパー膜7の表面でエッチングがストップするので、TiFやAlFなどの反応生成物の発生を抑制することができる。これにより、金属配線層6をエッチングして金属配線6aを形成するエッチング工程において、隣接する金属配線6aの配線ショートなどの配線不良が発生するのを抑えることができる。
【選択図】 図1
【解決手段】 TiまたはAlを含む金属配線層6の上に、シリコン酸窒化膜からなるストッパー膜7を形成する。さらに、この上に形成したハードマスク層10を、フッ素原子を含むガスを用いたプラズマエッチングによりエッチングしてハードマスク10aを形成する。
このとき、ストッパー膜7の表面でエッチングがストップするので、TiFやAlFなどの反応生成物の発生を抑制することができる。これにより、金属配線層6をエッチングして金属配線6aを形成するエッチング工程において、隣接する金属配線6aの配線ショートなどの配線不良が発生するのを抑えることができる。
【選択図】 図1
Description
本発明は半導体装置の製造方法に関し、特にシリコン酸化膜などの無機絶縁膜をマスクとした金属配線のエッチング方法に関する。
微細金属配線の形成において、配線ピッチの微細化に伴いレジストパターンの膜厚も薄膜化される。特に配線ピッチが0.5μmよりも小さくなると、レジストパターンをマスクとして金属配線層をエッチングすることは困難となる。このため、金属配線層上にシリコン酸化膜などからなるハードマスクを形成し、これをマスクとして金属配線層をエッチングする方法が広く用いられている。
上述したハードマスクをマスクとして金属配線層をエッチングする例について説明する。
まず、AlCu膜などの金属合金膜の上にTiN膜を積層した金属配線層を形成し、その上にシリコン酸化膜などの無機絶縁膜を形成する。次に、無機絶縁膜上にレジストパターンを形成し、これをマスクとして無機絶縁膜をエッチングして、ハードマスクを形成する。この後、アッシングなどによりレジストパターンを除去する。さらに、このハードマスクをマスクとして上記金属配線層をエッチングして金属配線を形成する。
まず、AlCu膜などの金属合金膜の上にTiN膜を積層した金属配線層を形成し、その上にシリコン酸化膜などの無機絶縁膜を形成する。次に、無機絶縁膜上にレジストパターンを形成し、これをマスクとして無機絶縁膜をエッチングして、ハードマスクを形成する。この後、アッシングなどによりレジストパターンを除去する。さらに、このハードマスクをマスクとして上記金属配線層をエッチングして金属配線を形成する。
上述したハードマスクを形成する際にフッ素原子を含むガスを用いてプラズマエッチングを行うと、表面に露出したTiN膜に含まれるTiとフッ素原子が反応して反応生成物(TiF)が形成され、TiN膜の表面に残留しやすい。この反応生成物は、アッシングなどにより完全に除去するのは困難である。
このため、上述したTiN膜と無機絶縁膜との間に、ハードマスク形成時のエッチングストッパー膜としてシリコン膜を形成し、ハードマスクを形成するエッチングの際にTiN膜が露出しないようにして、反応生成物(TiF)の発生を抑制している(例えば、特許文献1参照)。
上記従来の半導体装置の製造方法において、上記金属配線層の上にストッパー膜を形成しない場合には、Ti膜の表面に残留した反応生成物(TiF)が金属配線層をエッチングする際のマスクとなって、金属配線の不良パターン(配線間のショートなど)を発生させてしまうという問題があった。
また、ハードマスク形成時のエッチングストッパー膜としてシリコン膜を形成した場合には、金属配線層をエッチングする際にシリコン膜上のハードマスクのエッジ部が後退してハードマスクの幅が狭くなると、シリコン膜の露出した部分はすぐにエッチングされる。そうすると、その下の金属配線層もエッチングされてしまい、局所的に配線の膜厚異常や配線の断線を引き起こしてしまうという問題があった。
本発明は上記課題を解決するためになされたもので、金属配線層の上に形成した無機絶縁膜をエッチングしてハードマスクを形成し、これをマスクとして金属配線層をエッチングして金属配線を形成する半導体装置の製造方法において、ハードマスクを形成するエッチングで反応生成物の発生を抑えることにより、金属配線を形成するエッチングでの配線間ショートや、配線の膜厚異常や断線が発生することを抑制した半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、基板上にTiまたはAlを含む金属配線層を形成する工程と、前記金属配線層の上にシリコン酸窒化膜からなるストッパー膜を形成する工程と、前記ストッパー膜の上にハードマスク層を形成する工程と、前記ハードマスク層の上にレジストパターンを形成する工程と、前記レジストパターンをマスクとしてフッ素原子を含むガスを用いたプラズマエッチングにより前記ハードマスク層を選択的にエッチングしてハードマスクを形成するとともに、前記ストッパー膜の表面を露出させる第一のエッチング工程と、前記レジストパターンを除去する工程と、前記ハードマスクをマスクとして前記ストッパー膜および前記金属配線層をプラズマエッチングにより選択的にエッチングして金属配線を形成する第二のエッチング工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、金属配線層の上に、ハードマスク形成時のエッチングのストッパー膜としてシリコン酸窒化膜を形成することにより、ハードマスクを形成するエッチングで反応生成物の発生を抑えることができる。これにより、金属配線を形成するエッチングでの配線間ショートや、配線の膜厚異常や断線を抑制した半導体装置の製造方法を得ることができる。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
実施の形態1.
図1(a)〜(e)は、本発明の実施の形態1に係る半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
まず、図1(a)に示すように、シリコン基板1の上にトランジスタなどの素子(図示しない)を形成した後、全面に層間絶縁膜2を形成する。次に、層間絶縁膜2の上に、TiN膜3(膜厚20〜50nm)、AlCu膜4(膜厚100〜250nm)、およびTiN膜5(膜厚20〜60nm)を順次積層した金属配線層6をスパッタ法により形成する。
この金属配線層6としては、下層からTi膜、TiN膜、AlCu膜、Ti膜、およびTiN膜を順次積層した積層膜を形成するようにしても良い。また、AlCu膜のみによる単層膜であっても良い。すなわち、シリコン基板1の上に、TiまたはAlを含む金属配線層6を形成する。
図1(a)〜(e)は、本発明の実施の形態1に係る半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
まず、図1(a)に示すように、シリコン基板1の上にトランジスタなどの素子(図示しない)を形成した後、全面に層間絶縁膜2を形成する。次に、層間絶縁膜2の上に、TiN膜3(膜厚20〜50nm)、AlCu膜4(膜厚100〜250nm)、およびTiN膜5(膜厚20〜60nm)を順次積層した金属配線層6をスパッタ法により形成する。
この金属配線層6としては、下層からTi膜、TiN膜、AlCu膜、Ti膜、およびTiN膜を順次積層した積層膜を形成するようにしても良い。また、AlCu膜のみによる単層膜であっても良い。すなわち、シリコン基板1の上に、TiまたはAlを含む金属配線層6を形成する。
次に、金属配線層6の上に、シリコン酸窒化膜からなるストッパー膜7をプラズマ化学気相成長(Chemical Vapor Deposition;以下「CVD」という)法により20〜60nm程度の膜厚で形成する。
次に、ストッパー膜7の上に、シリコン酸化膜8(膜厚100〜250nm)と反射防止膜9(膜厚50〜150nm)とを積層したハードマスク層10をプラズマCVD法により形成する。反射防止膜9は、1層膜または2層膜からなるシリコン酸窒化膜とする。またハードマスク層10は、後に金属配線層6をエッチングする際のハードマスクとして用いる。
次に、ストッパー膜7の上に、シリコン酸化膜8(膜厚100〜250nm)と反射防止膜9(膜厚50〜150nm)とを積層したハードマスク層10をプラズマCVD法により形成する。反射防止膜9は、1層膜または2層膜からなるシリコン酸窒化膜とする。またハードマスク層10は、後に金属配線層6をエッチングする際のハードマスクとして用いる。
上記の例では、ハードマスク層10として、シリコン酸化膜8およびシリコン酸窒化膜(反射防止膜9)を順次積層した積層膜を形成するようにした。
ハードマスク層10をこのような構造とすることにより、後の工程でハードマスク層10の上にレジストパターンを形成する際には、シリコン酸窒化膜を反射防止膜として用いることができ、且つ、後の工程で行う金属配線層6のエッチングでは、このシリコン酸窒化膜およびシリコン酸化膜8をハードマスクとして用いることができる。
すなわち、反射防止膜9としてシリコン酸窒化膜を用いた場合、この膜をレジストパターン形成時の反射防止膜として用いることができ、且つ、金属配線層6をエッチングする際のハードマスクとしても用いることができる。
ハードマスク層10をこのような構造とすることにより、後の工程でハードマスク層10の上にレジストパターンを形成する際には、シリコン酸窒化膜を反射防止膜として用いることができ、且つ、後の工程で行う金属配線層6のエッチングでは、このシリコン酸窒化膜およびシリコン酸化膜8をハードマスクとして用いることができる。
すなわち、反射防止膜9としてシリコン酸窒化膜を用いた場合、この膜をレジストパターン形成時の反射防止膜として用いることができ、且つ、金属配線層6をエッチングする際のハードマスクとしても用いることができる。
また、ハードマスク層10としてシリコン酸化膜8および有機膜を順次積層した積層膜を形成するようにしても良い。この有機膜としては、例えば、臭素やヨウ素などのハロゲン元素を含むハロゲン系ポリマーなど、BARC(Bottom Anti Reflective Coating)法などに用いられる膜を形成する。
この場合、ハードマスク層10の上にレジストパターンを形成する際に、下地膜からの反射を効果的に抑制して、良好なレジストパターンを形成することができる。
この場合、ハードマスク層10の上にレジストパターンを形成する際に、下地膜からの反射を効果的に抑制して、良好なレジストパターンを形成することができる。
また、ハードマスク層10の上にレジストパターンを形成する際に、下地膜からの反射の影響が小さい場合には、ハードマスク層10としてシリコン酸化膜8のみを形成するようにしても良い。
この場合、上述の反射防止膜9を形成する工程を省略することができる。
この場合、上述の反射防止膜9を形成する工程を省略することができる。
次に、ハードマスク層10の上に、リソグラフィによりレジストパターン11を形成する。そして、図1(b)に示すように、レジストパターン11をマスクとして、F(フッ素原子)を含むガス用いたプラズマエッチングによりハードマスク層10を選択的にエッチングしてハードマスク10aを形成するとともに、ストッパー膜7の表面を露出させる第一のエッチング工程を行う。
このときのエッチングは、フッ素原子を含む混合ガス、例えばCH2F2/CHF3/O2/Arガス、C4F8/CF4/CO/Arガスを用いたプラズマエッチングにより行う。
このときのエッチングは、フッ素原子を含む混合ガス、例えばCH2F2/CHF3/O2/Arガス、C4F8/CF4/CO/Arガスを用いたプラズマエッチングにより行う。
上記のエッチングにおいて、ストッパー膜7をシリコン酸窒化膜とすることにより、TiN膜5、AlCu膜4などの膜が露出するのを抑えることができる。これにより、金属配線層6の表面がエッチングガス中に含まれるフッ素原子と反応することを抑制し、TiF系反応生成物、またはAlF系反応生成物の発生を抑えることができる。
さらに、エッチング装置のチャンバー側壁に付着するTi、Alの量を小さく抑えることができるので、このエッチング工程と、ビアホールなどの微細ホール開口プロセスのエッチング工程とを、同一装置の同一チャンバーで併用して実施することが可能である。
さらに、エッチング装置のチャンバー側壁に付着するTi、Alの量を小さく抑えることができるので、このエッチング工程と、ビアホールなどの微細ホール開口プロセスのエッチング工程とを、同一装置の同一チャンバーで併用して実施することが可能である。
次に、図1(c)に示すように、レジストパターン11(図1(b)参照)を、例えばO2/N2/H2またはH2Oを含む混合ガスを用いたアッシングにより除去する。さらに、図示しないが、有機アミン系、または有機リン酸系、またはフッ化アンモニウム系のポリマー剥離液によりポリマー残渣を除去する。
このとき、上述したように第一のエッチング工程でTiF系やAlF系の反応生成物の発生が抑えられたので、レジストパターン11除去後にこれらの反応生成物によるポリマー残渣や異物が残留することを抑制できる。これにより、後の工程で金属配線層6をエッチングする際に、金属配線間のショートが発生するのを抑制することができる。
次に、図1(d)および(e)に示すように、ハードマスク10aをマスクとして、図1(c)に示したストッパー膜7および金属配線層6をプラズマエッチングにより選択的にエッチングして金属配線6aを形成する第二のエッチング工程を行う。(図1(d)は金属配線層6のTiN膜5およびAlCu膜4までをエッチングしたエッチング途中の段階を示し、図1(e)は金属配線層6のエッチング完了の段階を示す)
上記の第二のエッチング工程のストッパー膜7のエッチングでは、フッ素原子を含むガスと塩素を含むガスとの混合ガス、例えば、Cl2/CHF3/Arガス、Cl2/CF4/Heガス、Cl2/SF6ガスなどのガスを用いたプラズマエッチングを行う。また、金属配線層6のエッチングでは、Cl(塩素)を含むガス、C(炭素)を含むガス、N(窒素)を含むガス、不活性ガスのうち、いずれかを一つ以上含む混合ガス、例えばCl2/BCl3/C2H4/He/N2ガスを用いたプラズマエッチングを行う。
このとき、前述したように、第一のエッチング工程でTiF系またはAlF系の反応生成物が発生するのを抑制したので、隣接する金属配線6aのショート発生を抑えることができる。
ここで、ストッパー膜7がシリコン膜であったと仮定する。この場合、金属配線層6のエッチングの途中でシリコン膜上のシリコン酸化膜8のエッジ部が消失すると、消失した部分の下のシリコン膜はすぐにエッチングされる。これは、TiN膜、AlCu膜に対するシリコン膜のエッチング速度を抑えることが困難であることによる。さらにこの状態でエッチングが進行すると、シリコン膜が消失した部分の下の金属配線層6が局所的にエッチングされ、金属配線6aの膜厚異常や断線などの不良が発生してしまう。
しかし、本実施の形態に示したように、ストッパー膜7としてシリコン酸窒化膜を形成することにより、第二のエッチング工程でハードマスク10aのエッジ部が後退して幅が小さくなり、ストッパー膜7aのエッジ部が露出しても、このストッパー膜7aは金属配線層6に対して十分なエッチング選択比を有するので、金属配線6aが所望の配線幅よりも細くなったり、配線の膜厚異常や断線を引き起こしたりするのを防止できる。
ここで、ストッパー膜7がシリコン膜であったと仮定する。この場合、金属配線層6のエッチングの途中でシリコン膜上のシリコン酸化膜8のエッジ部が消失すると、消失した部分の下のシリコン膜はすぐにエッチングされる。これは、TiN膜、AlCu膜に対するシリコン膜のエッチング速度を抑えることが困難であることによる。さらにこの状態でエッチングが進行すると、シリコン膜が消失した部分の下の金属配線層6が局所的にエッチングされ、金属配線6aの膜厚異常や断線などの不良が発生してしまう。
しかし、本実施の形態に示したように、ストッパー膜7としてシリコン酸窒化膜を形成することにより、第二のエッチング工程でハードマスク10aのエッジ部が後退して幅が小さくなり、ストッパー膜7aのエッジ部が露出しても、このストッパー膜7aは金属配線層6に対して十分なエッチング選択比を有するので、金属配線6aが所望の配線幅よりも細くなったり、配線の膜厚異常や断線を引き起こしたりするのを防止できる。
以上説明したように、本実施の形態に係る半導体装置の製造方法は、シリコン基板1の上にTiまたはAlを含む金属配線層6を形成し、その上にシリコン酸窒化膜からなるストッパー膜7を形成するようにした。
次に、ストッパー膜7の上にハードマスク層10を形成し、さらにその上にリソグラフィによりレジストパターン11を形成して、これをマスクとしてフッ素原子を含むガスを用いたプラズマエッチングによりハードマスク層10を選択的にエッチングしてハードマスク10aを形成するとともに、ストッパー膜7の表面を露出させる第一のエッチング工程を行うようにした。
さらにレジストパターン11を除去した後に、ハードマスク10aをマスクとしてストッパー膜7および金属配線層6をプラズマエッチングにより選択的にエッチングして金属配線6aを形成する第二のエッチング工程を行うようにした。
次に、ストッパー膜7の上にハードマスク層10を形成し、さらにその上にリソグラフィによりレジストパターン11を形成して、これをマスクとしてフッ素原子を含むガスを用いたプラズマエッチングによりハードマスク層10を選択的にエッチングしてハードマスク10aを形成するとともに、ストッパー膜7の表面を露出させる第一のエッチング工程を行うようにした。
さらにレジストパターン11を除去した後に、ハードマスク10aをマスクとしてストッパー膜7および金属配線層6をプラズマエッチングにより選択的にエッチングして金属配線6aを形成する第二のエッチング工程を行うようにした。
このように形成することにより、ハードマスク10aを形成する第一のエッチング工程でTiF系またはAlF系の反応生成物が発生するのを抑制したので、金属配線6aを形成する第二のエッチング工程で、隣接する金属配線6aのショート発生を抑えることができる。
さらに、金属配線6aが所望の配線幅よりも細くなったり、配線の膜厚異常や断線を引き起こしたりするのを防止できる。
さらに、金属配線6aが所望の配線幅よりも細くなったり、配線の膜厚異常や断線を引き起こしたりするのを防止できる。
実施の形態2.
図2(a1)〜(c1)、および図2(a2)〜(c2)は、本発明の実施の形態2に係る半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
まず、実施の形態1で説明した図1(a)〜(e)に示したように、シリコン基板1の上にトランジスタなどの素子(図示しない)を形成した後、全面に層間絶縁膜2を形成する工程から、第二のエッチング工程までの工程を実施の形態1と同様にして行う。
図2(a1)〜(c1)、および図2(a2)〜(c2)は、本発明の実施の形態2に係る半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
まず、実施の形態1で説明した図1(a)〜(e)に示したように、シリコン基板1の上にトランジスタなどの素子(図示しない)を形成した後、全面に層間絶縁膜2を形成する工程から、第二のエッチング工程までの工程を実施の形態1と同様にして行う。
次に、第二のエッチング工程の後に、図2(a1)および(a2)に示すように、全面にシリコン酸化膜からなるビアホール層間絶縁膜12をプラズマCVDなどにより500〜1000nmの膜厚で形成し、さらにビアホール層間絶縁膜12の上に、反射防止膜13を形成する。
このとき、ビアホール層間絶縁膜12を形成する際の膜厚のばらつきにより、同一のシリコン基板1の上でも、図2(a1)に示す箇所では図2(a2)に示す箇所よりもビアホール層間絶縁膜12の膜厚が相対的に厚く形成されている。(以下の説明で用いる図2の(b1)および(c1)は図2(a1)に対応した箇所の後続工程の断面図であり、図2の(b2)および(c2)は図2(a2)に対応した箇所の後続工程の断面図である)
このとき、ビアホール層間絶縁膜12を形成する際の膜厚のばらつきにより、同一のシリコン基板1の上でも、図2(a1)に示す箇所では図2(a2)に示す箇所よりもビアホール層間絶縁膜12の膜厚が相対的に厚く形成されている。(以下の説明で用いる図2の(b1)および(c1)は図2(a1)に対応した箇所の後続工程の断面図であり、図2の(b2)および(c2)は図2(a2)に対応した箇所の後続工程の断面図である)
次に、図2(a1)および(a2)に示した反射防止膜13の上に、図2(b1)および(b2)に示すようにリソグラフィによりレジストパターン14を形成し、これをマスクとして反射防止膜13およびビアホール層間絶縁膜12を金属配線6aの上で選択的にエッチングして開口(ホールパターン)15を形成し、金属配線6aの上のストッパー膜7aを露出させる。引き続き、図2(b1)および(b2)に示した開口15から、露出したストッパー膜7aを、フッ素原子を含むガスを用いたプラズマエッチングにより選択的にエッチングして、図2(c1)および(c2)に示すように、TiN膜5aの表面を露出させたビアホール15aを形成する。
このとき、ビアホール層間絶縁膜12をエッチングする上記工程では、図2(a1)のようにビアホール層間絶縁膜12の膜厚が相対的に厚く形成された箇所でもストッパー膜7aが露出するようにエッチング時間を設定する。
このエッチングにおいて、仮にストッパー膜7aが形成されていないとすると、図2(b2)のようにビアホール層間絶縁膜12が相対的に薄く形成された箇所では、ビアホール層間絶縁膜12が相対的に厚く形成された箇所と比較して被エッチング膜が薄いので、TiN膜5aの表面が長時間フッ素系プラズマに曝され、TiF系の反応生成物が発生しやすくなる。さらに、オーバーエッチングにより開口15がTiN膜5aを突き抜けてしまうおそれもある。
しかし、ストッパー膜7aが形成されていることにより、ビアホール層間絶縁膜12が相対的に薄く形成された箇所においてもTiN膜5aが露出することを防ぐので、TiF系の反応生成物の発生を抑えることができ、開口15(ビアホール15a)がTiN膜5aを突き抜けてしまうのを防ぐことができる。
このエッチングにおいて、仮にストッパー膜7aが形成されていないとすると、図2(b2)のようにビアホール層間絶縁膜12が相対的に薄く形成された箇所では、ビアホール層間絶縁膜12が相対的に厚く形成された箇所と比較して被エッチング膜が薄いので、TiN膜5aの表面が長時間フッ素系プラズマに曝され、TiF系の反応生成物が発生しやすくなる。さらに、オーバーエッチングにより開口15がTiN膜5aを突き抜けてしまうおそれもある。
しかし、ストッパー膜7aが形成されていることにより、ビアホール層間絶縁膜12が相対的に薄く形成された箇所においてもTiN膜5aが露出することを防ぐので、TiF系の反応生成物の発生を抑えることができ、開口15(ビアホール15a)がTiN膜5aを突き抜けてしまうのを防ぐことができる。
すなわち、ストッパー膜7aは、実施の形態1で示したようにハードマスク10aを形成する際のエッチングストッパー膜として用いることができ、さらに、本実施の形態で示したようにビアホール15aを形成する際のエッチングストッパー膜としても用いることができる。
これにより、金属配線6aの上に新たなストッパー膜を形成する工程を追加することなく、ビアホール15aを形成する工程でのTiF系の反応生成物の発生を抑え、開口15(ビアホール15a)が下地膜であるTiN膜5aを突き抜けてしまうのを防ぐことができる。
これにより、金属配線6aの上に新たなストッパー膜を形成する工程を追加することなく、ビアホール15aを形成する工程でのTiF系の反応生成物の発生を抑え、開口15(ビアホール15a)が下地膜であるTiN膜5aを突き抜けてしまうのを防ぐことができる。
この後、図示しないが、図2(c1)および(c2)に示したビアホール15aの内部にTi/TiN膜の積層膜、およびタングステンなどの金属膜を埋め込んでビアを形成する。
実施の形態1および本実施の形態において用いたストッパー膜7としては、シリコン酸窒化膜を用いるようにした。
ここで、ストッパー膜7としてシリコン酸窒化膜、シリコン膜、およびシリコン酸化膜を用いた場合に、それぞれの場合のi)ハードマスク10a形成時(実施の形態1で説明した第一のエッチング工程;図1(b)参照)のストッパー効果、ii)金属配線6a形成時(実施の形態1で説明した第二のエッチング工程;図1(d)、(e)参照)のハードマスク耐性、iii)ビアホール15a形成時(本実施の形態で説明した開口15(ビアホール15a)を形成するエッチング工程(図2(b1)、(b2)、(c1)、(c2)参照)のストッパー効果を評価した結果を下表に示す。
これらの結果より、上記i)〜iii)の項目の全てについて良好な結果を得るためには、ストッパー膜7としてシリコン酸窒化膜を用いることが適切であると考えられる。
ここで、ストッパー膜7としてシリコン酸窒化膜、シリコン膜、およびシリコン酸化膜を用いた場合に、それぞれの場合のi)ハードマスク10a形成時(実施の形態1で説明した第一のエッチング工程;図1(b)参照)のストッパー効果、ii)金属配線6a形成時(実施の形態1で説明した第二のエッチング工程;図1(d)、(e)参照)のハードマスク耐性、iii)ビアホール15a形成時(本実施の形態で説明した開口15(ビアホール15a)を形成するエッチング工程(図2(b1)、(b2)、(c1)、(c2)参照)のストッパー効果を評価した結果を下表に示す。
以上説明したように、本実施の形態に係る半導体装置の製造方法では、実施の形態1で説明した第二のエッチング工程の後に、全面にビアホール層間絶縁膜12を形成して、これを金属配線6aの上で選択的にエッチングして開口15を形成し金属配線6aの上のストッパー膜7aを露出させるようにした。さらに、開口15から露出したストッパー膜7aをエッチングしてビアホール15aを形成するようにした。
このように形成することにより、実施の形態1の効果に加えて、金属配線6aの上に新たなストッパー膜を形成する工程を追加することなく、ビアホール15aを形成する工程でのTiF系の反応生成物の発生を抑え、開口15(ビアホール15a)が下地膜であるTiN膜5aを突き抜けてしまうのを防ぐことができる。
1 シリコン基板、2 層間絶縁膜、3 TiN膜、4 AlCu膜、5 TiN膜、6 金属配線層、6a 金属配線、7 ストッパー膜、8 シリコン酸化膜、9 反射防止膜、10 ハードマスク層、10a ハードマスク、12 ビアホール層間絶縁膜、15a ビアホール。
Claims (5)
- 基板上にTiまたはAlを含む金属配線層を形成する工程と、
前記金属配線層の上にシリコン酸窒化膜からなるストッパー膜を形成する工程と、
前記ストッパー膜の上にハードマスク層を形成する工程と、
前記ハードマスク層の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとしてフッ素原子を含むガスを用いたプラズマエッチングにより前記ハードマスク層を選択的にエッチングしてハードマスクを形成するとともに、前記ストッパー膜の表面を露出させる第一のエッチング工程と、
前記レジストパターンを除去する工程と、
前記ハードマスクをマスクとして前記ストッパー膜および前記金属配線層をプラズマエッチングにより選択的にエッチングして金属配線を形成する第二のエッチング工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第二のエッチング工程の後に、
全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜を前記金属配線の上で選択的にエッチングして開口を形成し前記金属配線の上の前記ストッパー膜を露出させる工程と、
前記開口から前記露出した前記ストッパー膜をエッチングしてビアホールを形成する工程と、
を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ハードマスク層として、シリコン酸化膜およびシリコン酸窒化膜を順次積層した積層膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ハードマスク層として、シリコン酸化膜および有機膜を順次積層した積層膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記ハードマスク層として、シリコン酸化膜を形成することを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041127A JP2006228986A (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041127A JP2006228986A (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006228986A true JP2006228986A (ja) | 2006-08-31 |
Family
ID=36990077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005041127A Pending JP2006228986A (ja) | 2005-02-17 | 2005-02-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006228986A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2065923A2 (en) * | 2007-11-28 | 2009-06-03 | Applied Materials, Inc. | Methods for adjusting critical dimension uniformity in an etch process |
US7592260B2 (en) | 2006-09-06 | 2009-09-22 | Hynix Semiconductor Inc. | Method of manufacturing a semiconductor device |
JP2015176997A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 金属配線の形成方法 |
JP2017224794A (ja) * | 2016-06-17 | 2017-12-21 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-02-17 JP JP2005041127A patent/JP2006228986A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592260B2 (en) | 2006-09-06 | 2009-09-22 | Hynix Semiconductor Inc. | Method of manufacturing a semiconductor device |
EP2065923A2 (en) * | 2007-11-28 | 2009-06-03 | Applied Materials, Inc. | Methods for adjusting critical dimension uniformity in an etch process |
EP2065923A3 (en) * | 2007-11-28 | 2010-03-10 | Applied Materials, Inc. | Methods for adjusting critical dimension uniformity in an etch process |
KR101046818B1 (ko) * | 2007-11-28 | 2011-07-06 | 어플라이드 머티어리얼스, 인코포레이티드 | 에칭 프로세스에서 최소선폭 균일성을 조절하는 방법 |
JP2015176997A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 金属配線の形成方法 |
JP2017224794A (ja) * | 2016-06-17 | 2017-12-21 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7427569B2 (en) | Metal etching process and rework method thereof | |
KR101082993B1 (ko) | 레지스트용 박리제조성물 및 반도체장치의 제조방법 | |
US7468319B2 (en) | Method for preventing a metal corrosion in a semiconductor device | |
JP4690512B2 (ja) | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 | |
JP2006228986A (ja) | 半導体装置の製造方法 | |
JP2891952B2 (ja) | 半導体装置の製造方法 | |
JP2639369B2 (ja) | 半導体装置の製造方法 | |
JP2008270509A (ja) | 半導体装置の製造方法 | |
JP4646346B2 (ja) | 電子デバイスの製造方法 | |
KR100605942B1 (ko) | 반도체 소자용 금속 배선의 후처리 방법 | |
JP3298628B2 (ja) | 半導体装置の製造方法 | |
JP5596403B2 (ja) | 半導体装置の製造方法 | |
JP2006294842A (ja) | 半導体装置の製造方法 | |
US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
KR100600259B1 (ko) | 반도체 소자의 제조 방법 | |
TWI706434B (zh) | 加工互連結構使阻擋層側壁凹進最小化的方法 | |
KR100277935B1 (ko) | 반도체장치의 배선형성방법 | |
JP2004039879A (ja) | 半導体装置の製造方法 | |
JP2006173360A (ja) | 半導体装置の製造方法 | |
JPH0997797A (ja) | 積層配線の形成方法 | |
JP2008078513A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH0536684A (ja) | 半導体装置の製造方法 | |
KR100842489B1 (ko) | 금속 배선 형성 방법 | |
JP2006237163A (ja) | 半導体装置の製造方法 | |
JPH11204410A (ja) | 半導体装置の製造方法 |