JP2015176997A - 金属配線の形成方法 - Google Patents

金属配線の形成方法 Download PDF

Info

Publication number
JP2015176997A
JP2015176997A JP2014052000A JP2014052000A JP2015176997A JP 2015176997 A JP2015176997 A JP 2015176997A JP 2014052000 A JP2014052000 A JP 2014052000A JP 2014052000 A JP2014052000 A JP 2014052000A JP 2015176997 A JP2015176997 A JP 2015176997A
Authority
JP
Japan
Prior art keywords
resist pattern
metal wiring
organic antireflection
antireflection film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014052000A
Other languages
English (en)
Inventor
正治 小笠原
Masaharu Ogasawara
正治 小笠原
正樹 菊池
Masaki Kikuchi
正樹 菊池
拓人 井上
Takuto Inoue
拓人 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014052000A priority Critical patent/JP2015176997A/ja
Priority to TW104104405A priority patent/TW201541620A/zh
Priority to US14/621,835 priority patent/US20150263057A1/en
Priority to KR1020150025241A priority patent/KR20150107607A/ko
Priority to CN201510088754.1A priority patent/CN104916652A/zh
Publication of JP2015176997A publication Critical patent/JP2015176997A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Abstract

【課題】信頼性に優れた金属配線を形成することができる金属配線の形成方法を提供すること。【解決手段】実施形態に係る金属配線の形成方法は、半導体基板上に金属層、有機系反射防止膜をこの順に積層し、前記有機系反射防止膜の表面上に、カーボンを含むレジストパターンを形成し、前記レジストパターンの間から露出する前記有機系反射防止膜を、酸素を含まないフッ素系のガスを用いてエッチングすると同時に、前記レジストパターンの側壁に側壁保護膜を形成し、前記側壁保護膜が形成された前記レジストパターンをマスクとして用い、前記レジストパターンの間から露出する前記金属層をエッチングする方法である。【選択図】図３

Description

本発明の実施形態は、金属配線の形成方法に関する。
例えばＣＭＯＳトランジスタを含む各種半導体装置には、例えばアルミニウム等の金属からなる金属配線が設けられている。一般に、この金属配線は以下のように製造される。
まず、半導体基板上に絶縁膜を介して金属層、有機系反射防止膜、およびレジスト層をそれぞれ一様に形成し、レジスト層を露光、現像することにより有機系反射防止膜上にレジストパターンを形成する。続いて、形成されたレジストパターンから露出する有機系反射防止膜を、酸素を含む例えばフッ素系のエッチングガスを用いてエッチングし、金属層を、例えば塩素系のエッチングガスを用いてエッチングする。これにより、金属層にレジストパターンが転写され、金属配線が形成される。
このように形成される金属配線を有する各種半導体装置の近年の微細化に伴って、金属配線の配線幅および金属配線間の距離は短くなる。レジストパターンの間隔は、レジスト層の膜厚が厚いほど広くなる傾向にあるため、半導体装置の微細化に伴って、レジスト層の膜厚を薄くする必要がある。この結果、金属層のエッチングが終了するより前に、レジストパターンがエッチングによって消失する、という問題がある。この結果、形成される金属配線の一部に欠け等の形状の劣化が生じ、信頼性に優れた金属配線を形成することが困難となる。
特開２０１０−２１９５５０号公報
実施形態は、信頼性に優れた金属配線を形成することができる金属配線の形成方法を提供することを目的とする。
実施形態に係る金属配線の形成方法は、半導体基板上に金属層、有機系反射防止膜をこの順に積層し、前記有機系反射防止膜の表面上に、カーボンを含むレジストパターンを形成し、前記レジストパターンの間から露出する前記有機系反射防止膜を、酸素を含まないフッ素系のガスを用いてエッチングすると同時に、前記レジストパターンの側壁に側壁保護膜を形成し、前記側壁保護膜が形成された前記レジストパターンをマスクとして用い、前記レジストパターンの間から露出する前記金属層をエッチングする方法である。
実施形態に係る金属配線の形成方法により形成された金属配線を有する半導体装置を模式的に示す部分断面図である。 本実施形態に係る金属配線の形成方法を含む半導体装置の製造方法を説明するための、図１に相当する断面図である。 本実施形態に係る金属配線の形成方法を含む半導体装置の製造方法を説明するための、図１に相当する断面図である。 本実施形態に係る金属配線の形成方法を含む半導体装置の製造方法を説明するための、図１に相当する断面図である。 本実施形態に係る金属配線の形成方法を含む半導体装置の製造方法を説明するための、図１に相当する断面図である。
以下に、実施形態に係る金属配線の形成方法について説明する。
図１は、実施形態に係る金属配線の形成方法により形成された金属配線を有する半導体装置として、例えばＣＭＯＳトランジスタを模式的に示す部分断面図である。図１に示す半導体装置１０において、例えばｐ型のシリコンからなる半導体基板１１の表面の一部には、ｎ型の不純物層であるチャネル層１２が設けられており、このチャネル層１２の表面には、ｐ型の不純物層であるドレイン１３ｄおよびソース１３ｓが設けられている。そして、ドレイン１３ｄとソース１３ｓとの間のチャネル層１２の表面上には、例えばシリコン酸化膜等の酸化膜１４を介してゲート電極１５が設けられている。このようにして、ｐＭＯＳトランジスタ１５が形成されている。
また、半導体基板１１の表面のうち、ｐＭＯＳトランジスタ１６の近傍には、ｎ型の不純物層であるドレイン１７ｄおよびソース１７ｓが設けられている。そして、ドレイン１７ｄとソース１７ｓとの間の半導体基板１１の表面上には、酸化膜１４を介してゲート電極１８が設けられている。このようにして、ｎＭＯＳトランジスタ１９が形成されている。
このように各種不純物層等が形成された半導体基板１１の表面上には、酸化膜１４を介して、例えばＳｉＯ２からなる絶縁膜２０が設けられている。この絶縁膜２０には、絶縁膜２０を貫通し、ｐＭＯＳトランジスタ１６のドレイン１３ｄおよびソース１３ｓ、ｎＭＯＳトランジスタ１９のドレイン１７ｄおよびソース１７ｓ、にそれぞれ接続される貫通電極２１が設けられている。
そして、絶縁膜２０の表面上には、貫通電極２１に接続されるように、例えばアルミニウムからなる金属配線２２が形成されている。なお、金属配線２２の表面には、例えばＴｉＮ等からなるバリアメタルが設けられていてもよい。
この金属配線２２の表面上には、例えば酸窒化シリコン（ＳｉＯＮ）からなる有機系反射防止膜２３が形成されている。なお、この膜２３は、金属配線２２の形成に必要なレジストマスクを形成する際の膜厚不足を補足するために設けられており、レジスト露光時に、露光光が乱反射し、レジストマスクのサイズの精度が劣化することを抑制する目的も担っている。
以下に、図１に示す半導体装置１０に形成される金属配線２２の形成方法を含む半導体装置の製造方法について、図２〜図５を参照して詳細に説明する。なお、図２〜図５はそれぞれ、本実施形態に係る金属配線２２の形成方法を含む半導体装置の製造方法を説明するための、図１に相当する断面図である。
まず、図２に示すように、例えばシリコン基板である半導体基板１１にｐＭＯＳトランジスタ１６およびｎＭＯＳトランジスタ１９を形成し、このような半導体基板１１の表面上に、酸化膜１４を介して例えばＳｉＯ２からなる絶縁膜２０を形成する。
続いて、この絶縁膜２０に複数の貫通電極２１を形成した後、絶縁膜２０の表面上に、後に金属配線２２（図１）となる金属層２２´および有機系反射防止膜２３を、この順に積層する。本実施形態において、金属層２２´は例えばアルミニウム（Ａｌ）層、有機系反射防止膜２３は例えば酸窒化シリコン（ＳｉＯＮ）膜、である。
このように金属層２２´および有機系反射防止膜２３を形成した後、有機系反射防止膜２３の表面上に、露光、現像工程を経て、レジストパターン２４を形成する。レジストパターン２４は、少なくともカーボン（Ｃ）を含む感光性材料からなる。なお、レジストパターン２４は、有機系反射防止膜２３上に形成されているため、レジストパターン２４形成時における露光光の乱反射が抑制され、精度よく形成される。
次に、図３に示すように、例えば容量結合プラズマ（ＣＣＰ）装置、または誘導結合プラズマ（ＩＣＰ）装置を用い、レジストパターン２４の間から露出する有機系反射防止膜２３を、酸素（Ｏ２）を含まないフッ素系のエッチングガス（例えばＣ４Ｆ８／ＣＯ／Ａｒ）を用いてエッチングする。このとき、有機系反射防止膜２３のエッチングによる消失と同時に、レジストパターン２４の側壁には、エッチングガス（例えばＣ４Ｆ８／ＣＯ／Ａｒ）とレジストパターン２４および有機系反射防止膜２３との反応生成物からなる側壁保護膜２５が形成される。側壁保護膜２５は、レジストパターン２４の側壁のうち、略垂直な面上には厚く形成され、傾斜面上には薄く形成される。この側壁保護膜２５は、例えばＣ−Ｆ、Ｃ−Ｏ、Ｃ−Ｎ等からなるものである。
なお、従来のように、有機系反射防止膜２３を、酸素（Ｏ２）を含むフッ素系のエッチングガス（例えばＣ４Ｆ８／ＣＯ／Ａｒ／Ｏ２）を用いてエッチングする場合であっても、レジストパターン２４の側壁には、上記のように側壁保護膜２５が形成される。しかしながら、その膜厚は十分ではなく、後の金属層２２´のエッチング工程において、金属層２２´のエッチングが終了する前にレジストパターン２４が消失し、形成される金属配線２２の一部に欠け等の形状の劣化が生じ、信頼性に優れた金属配線２２を形成することは困難である。
すなわち、本実施形態において、図３に示す工程は、従来の有機系反射防止膜２３のエッチング工程と比較して、エッチングガスから酸素（Ｏ２）を除くことにより、側壁保護膜２５の生成を促進する工程である。
次に、図４に示すように、側壁保護膜２５が形成されたレジストパターン２４の間から露出する金属層２２´をエッチングし、絶縁膜２０上に金属配線２２を形成する。本実施形態において、金属層２２´は、塩素系のエッチングガス（例えばＣｌ２／ＢＣｌ３／ＣＨ４）を用いてエッチングされる。なお、金属層２２´の表面上に、例えばＴｉＮ等のバリアメタルが設けられている場合、このバリアメタルは、例えばＣｌ２／Ａｒ／ＣＨＦ３からなるエッチングガスを用いてエッチングされる。
このエッチング工程において、レジストパターン２４もエッチングされるが、レジストパターン２４の側壁には側壁保護膜２５が形成されているため、金属層２２´をエッチングするガスからレジストパターン２４が保護され、エッチングによるレジストパターン２４の消失が抑制される。この結果、金属層２２´のエッチングが終了する時点において、レジストパターン２４のレジスト残膜が確保される。従って、欠け等の不良のない、良好な形状の金属配線２２が形成される。
なお、この工程においても、エッチングガス（例えばＣｌ２／ＢＣｌ３／ＣＨ４）とレジストパターン２４および金属層２２´との反応生成物である例えばＡｌ−Ｏ、Ａｌ−Ｃｌ、Ｔｉ−Ｃｌ、Ｃ−Ｏ等が金属配線２２、有機系反射防止膜２３、およびレジストパターン２４の側壁に側壁保護膜２５´として堆積される。この側壁保護膜２５´も、金属配線２２、有機系反射防止膜２３、レジストパターン２４の側壁のうち、略垂直な面上には厚く形成され、レジストパターン２４の傾斜面上には薄く形成される。
これに対して、レジストパターン２４の側壁に、必要な膜厚以下のごく薄い側壁保護膜２５が形成されている場合、金属層２２´のエッチング工程において、レジストパターン２４のエッチングも抑制されずに進行し、金属層２２´のエッチングが終了する前に、レジストパターン２４が消失する場合がある。この結果、形成される金属配線２２には欠け等の不良が生じる。
次に、図５に示すように、例えばアッシングによってレジストパターン２４を除去する。このとき、レジストパターン２４の傾斜面上に薄く形成された側壁保護膜２５´も同時に除去される。続いて、例えばフッ素含有水溶性無機化合物等を用いたウェットエッチングにより、残存する側壁保護膜２５´を除去する。
以上の工程を経て、図１に示す金属配線２２が形成される。
以上に説明したように、本実施形態に係る金属配線２２の形成方法においては、有機系反射防止膜２３をエッチングする際のエッチングガスとして、酸素を含まないフッ素系のエッチンガスを使用している。この結果、有機系反射防止膜２３のエッチングの際に、レジストパターン２４の側壁に、側壁保護膜２５が形成されることが促進される。従って、金属層２２´のエッチングが終了する前にレジストパターン２４が消失することが抑制され、金属層２２´のエッチングが終了する時点において、レジストパターン２４のレジスト残膜が確保される。この結果、欠け等の不良のない、良好な形状の金属配線２２を形成することができ、信頼性に優れた金属配線２２を形成することができる。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０・・・半導体装置
１１・・・半導体基板
１２・・・チャネル層
１３ｄ・・・ドレイン
１３ｓ・・・ソース
１４・・・酸化膜
１５・・・ゲート電極
１６・・・ｐＭＯＳトランジスタ
１７ｄ・・・ドレイン
１７ｓ・・・ソース
１８・・・ゲート電極
１９・・・ｎＭＯＳトランジスタ
２０・・・絶縁膜
２１・・・貫通電極
２２・・・金属配線
２２´・・・金属層
２３・・・有機系反射防止膜
２４・・・レジストパターン
２５・・・側壁保護膜
２５´・・・側壁保護膜

Claims (5)

  1. 半導体基板上にアルミニウムからなる金属層、ＳｉＯＮからなる有機系反射防止膜をこの順に積層し、
    前記有機系反射防止膜の表面上に、カーボンを含むレジストパターンを形成し、
    前記レジストパターンの間から露出する前記有機系反射防止膜を、Ｃ４Ｆ８、ＣＯ、およびＡｒからなり、酸素を含まない混合ガスを用いてエッチングすると同時に、前記レジストパターンの側壁に側壁保護膜を形成し、
    前記側壁保護膜が形成された前記レジストパターンをマスクとして用い、前記レジストパターンの間から露出する前記金属層をエッチングすることを特徴とする金属配線の形成方法。
  2. 半導体基板上に金属層、有機系反射防止膜をこの順に積層し、
    前記有機系反射防止膜の表面上に、カーボンを含むレジストパターンを形成し、
    前記レジストパターンの間から露出する前記有機系反射防止膜を、酸素を含まないフッ素系のガスを用いてエッチングすると同時に、前記レジストパターンの側壁に側壁保護膜を形成し、
    前記側壁保護膜が形成された前記レジストパターンをマスクとして用い、前記レジストパターンの間から露出する前記金属層をエッチングすることを特徴とする金属配線の形成方法。
  3. 前記有機系反射防止膜をエッチングする際に使用される前記ガスは、Ｃ４Ｆ８、ＣＯ、およびＡｒからなり、前記酸素を含まない混合ガスであることを特徴とする請求項２に記載の金属配線の形成方法。
  4. 前記有機系反射防止膜は、ＳｉＯＮ膜であることを特徴とする請求項３に記載の金属配線の形成方法。
  5. 前記金属層は、アルミニウムからなることを特徴とする請求項２乃至４のいずれかに記載の金属配線の形成方法。
JP2014052000A 2014-03-14 2014-03-14 金属配線の形成方法 Pending JP2015176997A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014052000A JP2015176997A (ja) 2014-03-14 2014-03-14 金属配線の形成方法
TW104104405A TW201541620A (zh) 2014-03-14 2015-02-10 金屬配線之形成方法及固態影像感測裝置之製造方法
US14/621,835 US20150263057A1 (en) 2014-03-14 2015-02-13 Method for manufacturing metal wiring and method for manufacturing solid state imaging device
KR1020150025241A KR20150107607A (ko) 2014-03-14 2015-02-23 금속 배선의 형성 방법 및 고체 촬상 장치의 제조 방법
CN201510088754.1A CN104916652A (zh) 2014-03-14 2015-02-26 金属布线的形成方法以及固体摄像装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014052000A JP2015176997A (ja) 2014-03-14 2014-03-14 金属配線の形成方法

Publications (1)

Publication Number Publication Date
JP2015176997A true JP2015176997A (ja) 2015-10-05

Family

ID=54069780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014052000A Pending JP2015176997A (ja) 2014-03-14 2014-03-14 金属配線の形成方法

Country Status (5)

Country Link
US (1) US20150263057A1 (ja)
JP (1) JP2015176997A (ja)
KR (1) KR20150107607A (ja)
CN (1) CN104916652A (ja)
TW (1) TW201541620A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910258A (zh) * 2017-11-01 2018-04-13 睿力集成电路有限公司 金属线的制造方法及隔离金属线的方法
CN108919407A (zh) * 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794476A (ja) * 1993-09-21 1995-04-07 Sony Corp ドライエッチング方法
JPH10312991A (ja) * 1997-05-12 1998-11-24 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JPH11168088A (ja) * 1997-12-05 1999-06-22 Yamaha Corp 半導体装置の製造方法
KR20060011021A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2006228986A (ja) * 2005-02-17 2006-08-31 Renesas Technology Corp 半導体装置の製造方法
JP2009152586A (ja) * 2007-12-24 2009-07-09 Hynix Semiconductor Inc 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
US7723235B2 (en) * 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
KR100653722B1 (ko) * 2005-01-05 2006-12-05 삼성전자주식회사 저유전막을 갖는 반도체소자의 제조방법
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794476A (ja) * 1993-09-21 1995-04-07 Sony Corp ドライエッチング方法
JPH10312991A (ja) * 1997-05-12 1998-11-24 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JPH11168088A (ja) * 1997-12-05 1999-06-22 Yamaha Corp 半導体装置の製造方法
KR20060011021A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2006228986A (ja) * 2005-02-17 2006-08-31 Renesas Technology Corp 半導体装置の製造方法
JP2009152586A (ja) * 2007-12-24 2009-07-09 Hynix Semiconductor Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
TW201541620A (zh) 2015-11-01
CN104916652A (zh) 2015-09-16
US20150263057A1 (en) 2015-09-17
KR20150107607A (ko) 2015-09-23

Similar Documents

Publication Publication Date Title
TWI735934B (zh) 半導體裝置的形成方法
JP2009152243A (ja) 半導体装置の製造方法
JP2015222448A5 (ja)
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
US9871064B1 (en) Method for forming shallow trenches of the dual active regions
JP2015176997A (ja) 金属配線の形成方法
JP2009239030A (ja) 半導体装置の製造方法
US9230812B2 (en) Method for forming semiconductor structure having opening
US20150357196A1 (en) Reducing Defects in Patterning Processes
JP2009152586A (ja) 半導体装置の製造方法
JP2008016839A (ja) 半導体素子の微細パターン形成方法
US9306109B2 (en) Semiconductor device manufacturing method
JP6308067B2 (ja) 半導体装置の製造方法
JP2012064713A (ja) 半導体装置の製造方法
US10043702B2 (en) Manufacturing method for semiconductor device and semiconductor device
TWI550725B (zh) 薄膜電晶體基板製作方法
JP6121051B2 (ja) 半導体装置の製造方法
US8975137B2 (en) Process of forming slit in substrate
TWI654657B (zh) 溝渠的形成方法
JP2014007306A (ja) パターン形成方法
JP2013026453A (ja) 半導体装置の製造方法
JP2015185609A5 (ja)
CN104332407B (zh) 用于镍硅合金化工艺的阻挡层的制备方法
JP2008016852A (ja) フラッシュメモリ素子の製造方法
US20120217552A1 (en) Metal line structure and manufacturing method for trench

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704