JP2014007306A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2014007306A JP2014007306A JP2012142527A JP2012142527A JP2014007306A JP 2014007306 A JP2014007306 A JP 2014007306A JP 2012142527 A JP2012142527 A JP 2012142527A JP 2012142527 A JP2012142527 A JP 2012142527A JP 2014007306 A JP2014007306 A JP 2014007306A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask layer
- resist film
- processed
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000007261 regionalization Effects 0.000 title claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 25
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000011737 fluorine Substances 0.000 claims abstract description 7
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 claims description 6
- 229920000728 polyester Polymers 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 125000004185 ester group Chemical group 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Abstract
【課題】 精度良く被加工膜を加工することができるパターン形成方法を提供する。
【解決手段】 実施形態のパターン形成方法では、被加工膜上にマスク層が形成される。前記マスク層上に所定のパターンを有するレジスト膜が形成される。弗素を用いないエッチングガスにより前記マスク層がエッチングされる。前記レジスト膜が除去される。前記レジスト膜を除去した後、前記マスク層をマスクとして、フルオロカーボンガスを用いて前記被加工膜がエッチングされる。
【選択図】図１
【解決手段】 実施形態のパターン形成方法では、被加工膜上にマスク層が形成される。前記マスク層上に所定のパターンを有するレジスト膜が形成される。弗素を用いないエッチングガスにより前記マスク層がエッチングされる。前記レジスト膜が除去される。前記レジスト膜を除去した後、前記マスク層をマスクとして、フルオロカーボンガスを用いて前記被加工膜がエッチングされる。
【選択図】図１
Description
本発明の実施形態は、パターン形成方法に関する。
近年、半導体集積回路は高集積化、高性能化が進んでおり、その微細加工を低コストに実現するためのパターン転写方法の1つとして、被加工膜、BARC膜、レジスト膜が積層したRMAP（Resist Mask Process）構造が用いられる。特に、フルオロカーボン系のエッチングガスを用いることにより、レジスト膜と被加工膜と選択比を有した状態で被加工膜をエッチングすることができる。
しかし、上記構造にフルオロカーボン系のような弗素を含むエッチングガスを用いると、レジスト膜が弗化し、またレジスト膜の表面上に残渣が堆積することにより、レジスト膜が変形することがある。この場合、設計したレジスト膜のパターンを被加工膜に転写することが困難となる。
本発明が解決しようとする課題は、精度良く被加工膜を加工することができるパターン形成方法を提供することである。
上記課題を解決するために、実施形態のパターン形成方法では、被加工膜上にマスク層が形成される。前記マスク層上に所定のパターンを有するレジスト膜が形成される。弗素を用いないエッチングガスにより前記マスク層がエッチングされる。前記レジスト膜が除去される。前記レジスト膜を除去した後、前記マスク層をマスクとして、フルオロカーボンガスを用いて前記被加工膜がエッチングされる。
以下、本発明の実施形態にかかるパターン形成方法を図面を参照しながら詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（第１の実施形態）
第１の実施形態に係るパターン形成方法について以下説明する。
第１の実施形態に係るパターン形成方法について以下説明する。
図１は、第１の実施形態に係るパターン形成方法を示す図である。
半導体基板１上に被加工膜２として例えばシリコン酸化膜、ＴＥＯＳ（Tetraethyl Orthosilicate）を原料として用いた酸化膜等を形成する。被加工膜２は、酸化膜に限らず、金属膜等の様々な膜を用いることができる。被加工膜２の膜厚は、例えば230nm程度である。
その後、被加工膜２上に、マスク層３を形成する。マスク層３は、後述する被加工膜２をエッチングする際のマスクとして用いられるものである。マスク層３には、例えば、反射防止膜が用いられ、例えば有機ＢＡＲＣ（Bottom Anti-Reflection Coating：下層反射防止）膜が用いられる。有機ＢＡＲＣ膜には、例えばアクリル構造、エステル構造、又はポリヒドロキシスチレン構造であって露光波長に対して適切に光を吸収する構造を持つ樹脂若しくはこれらの共重合体又は混合樹脂からなる樹脂が用いられる。ＢＡＲＣ膜は、レジストの露光プロセスマージン、レジスト形状、下地基板からの影響の遮蔽性、又はアウトガス性能から望ましいものを選べばよい。有機ＢＡＲＣ膜には、ポリエステル系の樹脂が用いられるのが好ましい。これにより、マスク層３が、後述するフルオロカーボンガスを用いたエッチングにより、弗化することを防ぐことができる。マスク層３としての有機ＢＡＲＣ膜の膜厚は、例えば60nm程度である。
次に、マスク層３上にはレジスト膜４が塗布される。その後、レジスト膜４は、リソグラフィ法により、所定のパターンにエッチングされる。例えば、レジスト膜４の所定のパターンは、レジスト膜４にArF露光及び現像を行うことによって形成される100nmの真円形状である。レジスト膜４の膜厚は、例えば120nm程度である。
次に、レジスト膜４をマスクとして、弗素を用いないエッチングガスにより、マスク層３をエッチングする。弗素を用いないエッチングガスとしては、例えばN2, CO2, CO, O2ガスを用いたプラズマエッチングによりエッチングされる。エッチングガスに弗素を用いないことにより、後述するように、レジスト膜４の変形を防ぐことができる。エッチングは、例えば高周波数100MHz及び低周波数13MHzの２周波重畳方式のプラズマエッチング装置を用いて行う。
次に、レジスト膜４をウェット処理により除去する。レジスト膜４の除去は、O2ガスを用いたフラッシングをした後、ウェット処理としてシクロヘキサノンに半導体基板１を浸すことにより行われる。フラッシングは、前述したプラズマエッチングにより表面改質したレジスト膜４を除去し、ウェット処理により、半導体基板１からレジスト膜４を剥離できるようにするために行う。シクロヘキサノン等によりウェット処理をすることにより、マスク層３をエッチングすることなく、レジスト膜４を除去することができる。
次に、マスク層３をマスクとして、被加工膜２を例えばRIE(Reactive Ion Etching)により、プラズマエッチングする。エッチングガスとしては、マスク層３と被加工膜２として用いられる酸化膜とで高選択比が取れるフルオロカーボンガスや、フルオロカーボンガスと酸素ガス又はアルゴンガスの混合ガスを用いることが好ましい。フルオロカーボンガスとしては、CF4, CHF3, CH2F2, CH3F,C2F6, C3F8, C4F6, C5F8又はC5HF7等が用いられるが、特にマスク層３として用いられる反射防止膜と選択比が大きく取れるC5HF7ガスを用いることが好ましい。また、これらのガスを組み合わせた混合ガスをエッチングガスとしてもよい。
従来、レジストマスクプロセスとして、フルオロカーボンガスを用いて、被加工膜２をエッチングする場合には、反射防止膜とレジスト膜の両方をマスクとして被加工膜２をエッチングしていた。すなわち、レジスト膜を除去しないままエッチングしていた。
しかし、レジスト膜にフルオロカーボンガスが照射されると、レジスト膜中のＨ原子がＦ原子と置換し、レジスト膜内に応力が発生することによりレジスト膜の形状が変化する。レジスト膜の収縮するように変形すれば、反射防止膜の上面が露出する。
また、フルオロカーボンガスを用いて、被加工膜をエッチングする場合には、エッチング反応により生じた、Ｃ原子、Ｈ原子、Ｏ原子等からなるエッチング残渣が反射防止膜に付着し、反射防止膜のエッチングを保護する。しかし、このエッチング残渣は、最上層膜上に付着しやすいため、従来の構造では主にレジスト膜上に付着し、反射防止膜上には付着されにくく、エッチングから保護されなかった。したがって、反射防止膜の上面と側面の交点部分である肩部分がエッチングされやすくなっており、被加工膜への転写が精度良く行われていなかった。
これに対し、本実施形態におけるパターン形成方法によれば、レジスト膜４を除去した後に、フルオロカーボンガスを用いて、被加工膜２をエッチングしている。レジスト膜４がないことから、マスク層３上にエッチング残渣が付着しやすくなり、マスク層３のエッチングが保護される。したがって、マスク層３のパターン形状を精度よく、被加工膜２に転写することができる。
以上により、レジスト膜４に形成された所定のパターンを、精度良く被加工膜２に転写し、被加工膜２に高アスペクト比のコンタクトホールを形成することができる。
なお、本実施形態におけるパターン形成方法は、例えば、半導体基板１に接続するためのコンタクトホールを形成するために用いることができるが、これに限るものではない。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体基板
２…被加工膜
３…反射防止膜
４…レジスト膜
２…被加工膜
３…反射防止膜
４…レジスト膜
Claims (5)
- 被加工膜上にマスク層を形成する工程と、
前記マスク層上に所定のパターンを有するレジスト膜を形成する工程と、
弗素を用いないエッチングガスにより前記マスク層をエッチングする工程と、
前記レジスト膜を除去する工程と、
前記レジスト膜を除去した後、前記マスク層をマスクとして、フルオロカーボンガスを用いて前記被加工膜をエッチングする工程と、
を備えたパターン形成方法。 - 前記フルオロカーボンガスは、C5HF7を含むことを特徴とする請求項１に記載のパターン形成方法。
- 前記マスク層は、反射防止膜であることを特徴とする請求項１又は請求項２に記載のパターン形成方法。
- 前記反射防止膜は、ポリエステルを含むことを特徴とする請求項３に記載のパターン形成方法。
- 前記レジスト膜の除去は、シクロヘキサノンを用いたウェット処理により行うことを特徴とする請求項１乃至請求項４のいずれか１項に記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142527A JP2014007306A (ja) | 2012-06-25 | 2012-06-25 | パターン形成方法 |
| US13/784,232 US20130344698A1 (en) | 2012-06-25 | 2013-03-04 | Pattern formation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012142527A JP2014007306A (ja) | 2012-06-25 | 2012-06-25 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014007306A true JP2014007306A (ja) | 2014-01-16 |
Family
ID=49774783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012142527A Pending JP2014007306A (ja) | 2012-06-25 | 2012-06-25 | パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130344698A1 (ja) |
| JP (1) | JP2014007306A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9934984B2 (en) * | 2015-09-09 | 2018-04-03 | International Business Machines Corporation | Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209134A (ja) * | 1996-08-22 | 1998-08-07 | Toshiba Corp | パターン形成方法 |
| JP2004228242A (ja) * | 2003-01-21 | 2004-08-12 | Semiconductor Leading Edge Technologies Inc | 微細パターン形成方法 |
| JP2007140252A (ja) * | 2005-11-21 | 2007-06-07 | Shin Etsu Chem Co Ltd | フォトレジスト膜のリワーク方法 |
| JP2008235332A (ja) * | 2007-03-16 | 2008-10-02 | Nec Electronics Corp | 半導体装置の製造方法および制御システム |
| JP2012043869A (ja) * | 2010-08-17 | 2012-03-01 | Nippon Zeon Co Ltd | エッチングガスおよびエッチング方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3813309A (en) * | 1969-12-23 | 1974-05-28 | Ibm | Method for stripping resists from substrates |
| US7060628B2 (en) * | 2004-03-19 | 2006-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a hard mask polysilicon gate |
| KR100618907B1 (ko) * | 2005-07-30 | 2006-09-01 | 삼성전자주식회사 | 다중 반사 방지층을 포함한 반도체 구조물 및 그 구조물을이용한 ｐｒ 패턴 형성 방법 및 반도체 소자의 패턴 형성방법 |
| WO2009041560A1 (ja) * | 2007-09-28 | 2009-04-02 | Zeon Corporation | プラズマエッチング方法 |
-
2012
- 2012-06-25 JP JP2012142527A patent/JP2014007306A/ja active Pending
-
2013
- 2013-03-04 US US13/784,232 patent/US20130344698A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209134A (ja) * | 1996-08-22 | 1998-08-07 | Toshiba Corp | パターン形成方法 |
| JP2004228242A (ja) * | 2003-01-21 | 2004-08-12 | Semiconductor Leading Edge Technologies Inc | 微細パターン形成方法 |
| JP2007140252A (ja) * | 2005-11-21 | 2007-06-07 | Shin Etsu Chem Co Ltd | フォトレジスト膜のリワーク方法 |
| JP2008235332A (ja) * | 2007-03-16 | 2008-10-02 | Nec Electronics Corp | 半導体装置の製造方法および制御システム |
| JP2012043869A (ja) * | 2010-08-17 | 2012-03-01 | Nippon Zeon Co Ltd | エッチングガスおよびエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130344698A1 (en) | 2013-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507120B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI443742B (zh) | 降低凹槽側壁上之條痕的方法 | |
| JP2009530861A5 (ja) | ||
| JP2011123426A (ja) | フォトマスクブランク及びフォトマスクの製造方法 | |
| JPWO2012124726A1 (ja) | エッチングガスおよびエッチング方法 | |
| TW201137968A (en) | Method of manufacturing semiconductor device | |
| JP2009206338A (ja) | インプリントモールド用マスクブランク及びインプリントモールドの製造方法 | |
| TWI585854B (zh) | 圖案化半導體晶圓及圖案化目標材料層之方法 | |
| JP2014007306A (ja) | パターン形成方法 | |
| JP2018072543A (ja) | フォトマスクブランク、フォトマスク及びフォトマスクの製造方法 | |
| KR100862315B1 (ko) | 마스크 리워크 방법 | |
| KR100672173B1 (ko) | 반도체 소자의 하드 마스크 패턴 형성 방법 | |
| JP2018005102A (ja) | 位相シフトマスクブランクおよび位相シフトマスク | |
| JP2016188882A (ja) | 掘込レベンソン型位相シフトマスクの製造方法及び半導体装置の製造方法 | |
| JP2009170863A (ja) | 半導体素子のパターン形成方法 | |
| JP2015176997A (ja) | 金属配線の形成方法 | |
| JP6019731B2 (ja) | 位相シフトマスクの製造方法 | |
| JP4969776B2 (ja) | 水晶デバイスの製造方法 | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| JP2006173360A (ja) | 半導体装置の製造方法 | |
| JP2017034165A (ja) | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 | |
| CN104425221B (zh) | 图形化方法 | |
| KR20230029408A (ko) | 가공면 보호층 및 이를 이용한 실리콘 마스크 제조방법 | |
| KR100802307B1 (ko) | 금속막 식각 방법 | |
| US20080076257A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150821 |