CN104425221B - 图形化方法 - Google Patents
图形化方法 Download PDFInfo
- Publication number
- CN104425221B CN104425221B CN201310382866.9A CN201310382866A CN104425221B CN 104425221 B CN104425221 B CN 104425221B CN 201310382866 A CN201310382866 A CN 201310382866A CN 104425221 B CN104425221 B CN 104425221B
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- etched
- organic dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims description 43
- 238000000059 patterning Methods 0.000 claims description 25
- 230000003667 anti-reflective effect Effects 0.000 claims description 21
- 238000001020 plasma etching Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 235
- 239000011229 interlayer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- 238000012876 topography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一种图形化方法,包括:提供待刻蚀层;在所述待刻蚀层上由下至上依次形成富碳层和有机介质层;在所述有机介质层上形成图形化的光刻胶;以所述图形化的光刻胶为掩膜,刻蚀所述有机介质层和所述富碳层,形成图形化的有机介质层和图形化的富碳层,所述图形化的有机介质层和图形化的富碳层中形成了窗口,所述窗口侧壁和图形化的有机介质层上表面附着有残渣;去除所述残渣;去除所述残渣后,通过所述窗口刻蚀所述待刻蚀层,形成图形化的待刻蚀层。本发明提供的图形化方法得到的图形化的待刻蚀层形貌良好,且尺寸精确。
Description
技术领域
本发明涉及半导体领域,特别涉及到一种图形化方法。
背景技术
在半导体集成电路制造工艺中,通过一系列的工序,如淀积、光刻、刻蚀、平坦化等,在半导体衬底上形成半导体结构。其中,光刻工艺用于形成图形化的光刻胶,定义出待刻蚀区域。而刻蚀工艺用于将图形化的光刻胶中的图形转移至待刻蚀层中,在所述待刻蚀层中形成所需结构。
以刻蚀层间介质层以形成通孔为例,为了增强图形的转移精度,一般先将图形化的光刻胶中的图案转移至硬掩膜层中,然后以图形化的硬掩膜层为掩膜,将图形转移至层间介质层中。
现有技术中,图形化层间介质层的方法包括:
参考图1,提供基底1,在所述基底1上由下至上依次形成层间介质层2、硬掩膜层3、富碳层4、有机介质层(ODL)5、底部抗反射层6和图形化的光刻胶7。
其中,富碳层4用作刻蚀硬掩膜层3的掩膜,以图形化的富碳层为掩膜,刻蚀硬掩膜层3,可以在硬掩膜层3中形成侧壁形貌良好,且侧壁垂直的窗口。
有机介质层5用作刻蚀富碳层4的掩膜。如果富碳层4中已形成有图形,所述有机介质层5由于具有很好的填充性能,还可以作为填充材料,为后续形成底部抗反射层6提供平坦的上表面。
所述底部抗反射层6用于减小光刻胶曝光时的反射效应,以实现精细图案的精确转移。
参考图2,以所述图形化的光刻胶7为掩膜,刻蚀所述底部抗反射层6、有机介质层5和富碳层4,形成图形化的底部抗反射层61、图形化的有机介质层51和图形化的富碳层41。所述图形化的富碳层41中形成窗口。
参考图3,去除所述图形化的光刻胶7、图形化的底部抗反射层61和图形化的有机介质层51。
参考图4,以所述图形化的富碳层41为掩膜,刻蚀所述硬掩膜层3,形成图形化的硬掩膜层31。
参考图5,以所述图形化的富碳层41和所述图形化的硬掩膜层31为掩膜,刻蚀所述层间介质层2,形成图形化的层间介质层21。然后去除所述图形化的富碳层41和所述图形化的硬掩膜层31。
实验发现,由此方法得到的图形化的层间介质层21形貌不好,且尺寸不精确。
发明内容
本发明解决的问题是现有技术中,图形化得到的图形化的层间介质层形貌不好和尺寸不精确。
为解决上述问题,本发明提供一种图形化方法,包括:提供待刻蚀层;在所述待刻蚀层上由下至上依次形成富碳层和有机介质层;在所述有机介质层上形成图形化的光刻胶;以所述图形化的光刻胶为掩膜,刻蚀所述有机介质层和所述富碳层,在所述有机介质层和富碳层中形成了窗口,所述窗口侧壁和底部附着有残渣;去除所述残渣;去除所述残渣后,通过所述窗口刻蚀所述待刻蚀层,形成图形化的待刻蚀层。
可选的,使用N2和H2的等离子体刻蚀所述有机介质层。
可选的,使用氟碳基等离子体刻蚀所述富碳层。
可选的,所述氟碳基等离子体为CF4等离子体或CHF3等离子体。
可选的,在所述有机介质层上形成图形化的光刻胶前,在所述有机介质层上形成底部抗反射层,所述图形化的光刻胶形成在所述底部抗反射层上。
可选的,去除所述残渣后,刻蚀所述待刻蚀层前,还包括:去除所述有机介质层;或者,形成所述窗口后,去除所述残渣前,还包括:去除所述有机介质层。
可选的,所述底部抗反射层为含硅底部抗反射层。
可选的,使用O2和CF4等离子体刻蚀去除所述残渣。
可选的,刻蚀去除所述残渣时,待刻蚀层上施加的偏置电压为0。
可选的,去除所述残渣后,刻蚀所述待刻蚀层前,还包括:去除所述有机介质层。
可选的,使用O2和N2等离子体刻蚀去除所述有机介质层。
可选的,所述待刻蚀层为硬掩膜层。
可选的,所述硬掩膜层为氮化钛层、氮化硅层或氮氧硅层。
可选的,所述富碳层为SiOC层或SiC层。
可选的,去除有机介质层以及残渣后,刻蚀所述待刻蚀层前,还包括:重复所述形成有机介质层、图形化的光刻胶、刻蚀所述有机介质层和所述富碳层的步骤,以在有机介质层和富碳层中的另一位置形成窗口,重复去除残渣的步骤。
与现有技术相比,本发明的技术方案具有以下优点:
在刻蚀所述待刻蚀层之前,去除所述窗口侧壁和图形化的有机介质层上表面的残渣。去除所述残渣可以提高窗口侧壁的形貌,通过所述窗口刻蚀所述待刻蚀层后,得到的图形化的待刻蚀层也具有良好的形貌,且尺寸精确。
附图说明
图1至图5是现有技术中图形化方法各步骤的剖面结构示意图;
图6至图12是本发明第一实施例中图形化方法各步骤的剖面结构示意图;
图13至图22是本发明第二实施例中图形化方法各步骤的剖面结构示意图。
具体实施方式
刻蚀所述富碳层4时,不可避免的会对图形化的有机介质层51再进行刻蚀,即刻蚀气体与富碳层4、图形化的有机介质层51反应,该反应会生成一些分子量很大的高分子及一些其他非挥发的产物,这些非挥发的产物难以被刻蚀气体带走,作为残渣附着在窗口的侧壁和图形化的有机介质层51的上表面。残渣的存在会影响后续的刻蚀工艺,造成图形化的硬掩膜层的形貌变差,从而造成图形化的层间介质层21的形貌变差、尺寸不精确。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
本实施例提供一种图形化方法,包括:
参考图6,提供待刻蚀层110。
在具体实施例中,所述待刻蚀层110可以为硬掩膜层,如氮化钛层、氮化硅层或氮氧硅层等本领域所熟知的硬掩膜层。
参考图7,在所述待刻蚀层110上由下至上依次形成富碳层120、有机介质层130、底部抗反射层140和图形化的光刻胶150。
其中,富碳层120用作刻蚀待刻蚀层110的掩膜,以图形化的富碳层为掩膜,刻蚀所述待刻蚀层110,可以在待刻蚀层110中形成侧壁形貌良好,且侧壁垂直的窗口。
在具体实施例中,所述富碳层120为SiOC层、SiC层或本领域所熟知的其他富碳层。
有机介质层130用作刻蚀富碳层120的掩膜。如果富碳层120中已形成有图形,所述有机介质层130由于具有很好的填充性能,还可以作为填充材料,为后续形成底部抗反射层140提供平坦的上表面。
所述底部抗反射层140用于减小光刻胶曝光时的反射效应,以实现精细图案的精确转移。
在具体实施例中,为了增加曝光过程中曝光景深(DOF),实现光刻胶的均匀曝光,所述底部抗反射层140可以为含Si底部抗反射层(Si-ARC)。由于含Si底部抗反射层硬度较大,还可以作为刻蚀所述有机介质层130的掩膜。
参考图8,以所述图形化的光刻胶150为掩膜,刻蚀所述底部抗反射层140、有机介质层130和富碳层120,形成图形化的底部抗反射层、图形化的有机介质层131和图形化的富碳层121。然后去除所述图形化的光刻胶150和图形化的底部抗反射层。
所述图形化的有机介质层131和图形化的富碳层121中形成了窗口101。
在具体实施例中,使用CF4等离子体刻蚀所述底部抗反射层140;然后,使用N2和H2的等离子体刻蚀所述有机介质层130;再使用氟碳基等离子体刻蚀所述富碳层120,如CF4等离子体或CHF3等离子体。
刻蚀所述富碳层120时,不可避免的会对图形化的有机介质层131和图形化的底部抗反射层再进行刻蚀,即刻蚀气体与富碳层120、图形化的有机介质层131、图形化的底部抗反射层反应,该反应会生成一些非挥发的、分子量很大的高分子及一些其他非挥发的产物,这些非挥发的产物难以被刻蚀气体带走。去除所述图形化的光刻胶150和图形化的底部抗反射层后,这些非挥发的产物会作为残渣102附着在窗口101的侧壁和图形化的有机介质层131上表面。
窗口101的侧壁附着的残渣102会影响后续的刻蚀工艺,造成图形化的待刻蚀层的形貌变差、尺寸不精确。图形化的有机介质层131上表面附着的残渣102很可能在后续刻蚀中,被刻蚀气体带入窗口101内;或去除图形化的有机介质层131后,这些残渣转移到图形化的富碳层121的上表面;也会影响后续的刻蚀工艺,造成图形化的待刻蚀层的形貌变差、尺寸不精确。
由于刻蚀气体会轰击窗口101的底部,所以窗口101底部附着的残渣102较少,不会阻碍刻蚀的进行,也不会响应图形化的待刻蚀层的形貌。
参考图9,去除所述残渣102。
由于残渣102的成分绝大部分是高分子材料,由于底部抗反射层140为含硅底部抗反射层,所以残渣102中还有含硅的非挥发物质。
在具体实施例中,使用O2和CF4等离子体刻蚀去除所述残渣102。所述O2等离子体用于刻蚀去除残渣102中的高分子材料,所述CF4等离子体用于刻蚀去除所述残渣102中的含硅的非挥发物质。
去除所述残渣102时,为了不损伤所述待刻蚀层110,等离子体刻蚀时,所述待刻蚀层110上不施加偏置电压,即待刻蚀层110上施加的偏置电压为0。所述待刻蚀层110上不施加偏置电压可以减弱等离子体刻蚀对所述待刻蚀层110的刻蚀。
如果不去除所述残渣102,以所述图形化的富碳层121为掩膜,刻蚀所述待刻蚀层110时,会使形成的图形化的待刻蚀层形貌很差,且尺寸不精确。在本实施例中,去除所述残渣102,可以优化所述图形化的富碳层121的形貌,最终得到形貌良好、尺寸精确的图形化的待刻蚀层。
参考图10,去除所述图形化的有机介质层131。
在具体实施例中,使用O2和N2等离子体刻蚀去除所述图形化的有机介质层131。
如果不去除所述图形化的有机介质层131,刻蚀所述待刻蚀层110时,刻蚀所述待刻蚀层110的等离子体难以进入窗口101,并与待刻蚀层110反应,进而影响待刻蚀层110的刻蚀。
所以,去除所述图形化的有机介质层131,有利于以所述图形化的富碳层121为掩膜,刻蚀所述待刻蚀层110,
参考图11,以所述图形化的富碳层121为掩膜,刻蚀所述待刻蚀层110,形成图形化的待刻蚀层111。
参考图12,去除所述图形化的富碳层121。所述图形化的待刻蚀层111具有良好的形貌和精确的尺寸。
若待刻蚀层110为硬掩膜层,由于图形化的待刻蚀层111具有良好的形貌和精确的尺寸,以所述图形化的待刻蚀层111为掩膜,可以其他材料层时,也可以在其他材料层中得到良好的形貌和精确的尺寸。
以上描述以在去除所述残渣102之后,再去除所述图形化的有机介质层131为例,对图形化方法进行描述。在其他实施例中,也可以先去除图形化的有机介质层131,再去除所述残渣102。
以上描述以去除所述图形化的有机介质层131为例,对图形化方法进行描述。在其他实施例中,也可以不去除所述图形化的有机介质层131。
以上描述以形成底部抗反射层140为例,对图形化方法进行描述。在其他实施例中,也可以不形成底部抗反射层140。
第二实施例
本实施例与第一实施例的区别在于:形成所述图形化的待刻蚀层的方法为二次刻蚀双重图形(DEDP)法刻蚀工艺。所述二次刻蚀双重图形法采用曝光-刻蚀-曝光-刻蚀(LELE)的双重图形法。
本实施例的图形化方法包括:
参考图13,提供待刻蚀层110,在所述待刻蚀层110上由下至上依次形成富碳层120、有机介质层130、底部抗反射层140和图形化的光刻胶150。
该步骤可以参考第一实施例中的相关步骤。
参考图14,以图形化的光刻胶150为掩膜,刻蚀底部抗反射层140、有机介质层130和富碳层120,形成图形化的底部抗反射层、图形化的有机介质层131和图形化的富碳层121。然后,去除所述图形化的光刻胶150和图形化的底部抗反射层。
所述图形化的有机介质层131和图形化的富碳层121中形成了窗口101,所述窗口101的侧壁和所述图形化的有机介质层131的上表面附着有残渣102。
该步骤可以参考第一实施例中的相关步骤。
参考图15,去除所述残渣102。
该步骤可以参考第一实施例中的相关步骤。
参考图16,去除所述图形化的有机介质层131。
参考图17,在所述图形化的富碳层121上由下至上依次形成有机介质层132、底部抗反射层141和图形化的光刻胶151。
有机介质层132填充了所述图形化的富碳层121中形成的窗口,为后续形成底部抗反射层141提供了平坦的上表面。
该步骤可以参考第一实施例中的相关步骤。
参考图18,以图形化的光刻胶151为掩膜,刻蚀所述底部抗反射层141、有机介质层132和图形化的富碳层121,形成图形化的底部抗反射层、图形化的有机介质层133和图形化的富碳层122。然后,去除所述图形化的光刻胶151和图形化的底部抗反射层。
所述图形化的有机介质层133和图形化的富碳层122中形成了窗口103,所述窗口103的侧壁和所述图形化的有机介质层133的上表面附着有残渣104。
该步骤可以参考第一实施例中的相关步骤。
参考图19,去除所述残渣104。
该步骤可以参考第一实施例中的相关步骤。
参考图20,去除所述图形化的有机介质层133。
参考图21,以所述图形化的富碳层122为掩膜刻蚀所述待刻蚀层110,形成图形化的待刻蚀层111。
该步骤可以参考第一实施例中的相关步骤。
参考图22,去除所述图形化的富碳层122。
该步骤可以参考第一实施例中的相关步骤。
也就是说,第二实施例相对于第一实施例,在去除有机介质层以及残渣后,刻蚀所述待刻蚀层前,还包括:重复所述形成有机介质层、图形化的光刻胶、刻蚀所述有机介质层和所述富碳层的步骤,以在有机介质层和富碳层中的另一位置形成窗口,重复去除残渣的步骤。虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种图形化方法,其特征在于,包括:
提供待刻蚀层;
在所述待刻蚀层上由下至上依次形成富碳层和有机介质层;
在所述有机介质层上形成图形化的光刻胶;
以所述图形化的光刻胶为掩膜,刻蚀所述有机介质层和所述富碳层,形成图形化的有机介质层和图形化的富碳层,所述图形化的有机介质层和图形化的富碳层中形成了窗口,所述窗口侧壁和图形化的有机介质层上表面附着有残渣;
去除所述残渣;
去除所述残渣后,通过所述窗口刻蚀所述待刻蚀层,形成图形化的待刻蚀层;
所述待刻蚀层为硬掩膜层,所述硬掩膜层为氮化钛层;
所述富碳层为SiOC层或SiC层;
使用O2和CF4等离子体刻蚀去除所述残渣。
2.如权利要求1所述的图形化方法,其特征在于,使用N2和H2的等离子体刻蚀所述有机介质层。
3.如权利要求1所述的图形化方法,其特征在于,使用氟碳基等离子体刻蚀所述富碳层。
4.如权利要求3所述的图形化方法,其特征在于,所述氟碳基等离子体为CF4等离子体或CHF3等离子体。
5.如权利要求1所述的图形化方法,其特征在于,在所述有机介质层上形成图形化的光刻胶前,在所述有机介质层上形成底部抗反射层,所述图形化的光刻胶形成在所述底部抗反射层上。
6.如权利要求5所述的图形化方法,其特征在于,形成所述窗口后,去除所述残渣前,还包括:
去除所述图形化的光刻胶和底部抗反射层。
7.如权利要求5所述的图形化方法,其特征在于,所述底部抗反射层为含硅底部抗反射层。
8.如权利要求1所述的图形化方法,其特征在于,刻蚀去除所述残渣时,待刻蚀层上施加的偏置电压为0。
9.如权利要求1所述的图形化方法,其特征在于,去除所述残渣后,刻蚀所述待刻蚀层前,还包括:去除所述有机介质层;或者,
形成所述窗口后,去除所述残渣前,还包括:去除所述有机介质层。
10.如权利要求9所述的图形化方法,其特征在于,使用O2和N2等离子体刻蚀去除所述有机介质层。
11.如权利要求9所述的图形化方法,其特征在于,去除有机介质层以及残渣后,刻蚀所述待刻蚀层前,还包括:重复所述形成有机介质层、图形化的光刻胶、刻蚀所述有机介质层和所述富碳层的步骤,以在有机介质层和富碳层中的另一位置形成窗口,重复去除残渣的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310382866.9A CN104425221B (zh) | 2013-08-28 | 2013-08-28 | 图形化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310382866.9A CN104425221B (zh) | 2013-08-28 | 2013-08-28 | 图形化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104425221A CN104425221A (zh) | 2015-03-18 |
CN104425221B true CN104425221B (zh) | 2017-12-01 |
Family
ID=52973908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310382866.9A Active CN104425221B (zh) | 2013-08-28 | 2013-08-28 | 图形化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104425221B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1956154A (zh) * | 2005-10-12 | 2007-05-02 | 三星电子株式会社 | 刻蚀含-碳层的方法和制造半导体器件的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050181604A1 (en) * | 2002-07-11 | 2005-08-18 | Hans-Peter Sperlich | Method for structuring metal by means of a carbon mask |
CN100517576C (zh) * | 2006-09-30 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
KR20080060349A (ko) * | 2006-12-27 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
US8916054B2 (en) * | 2011-10-26 | 2014-12-23 | International Business Machines Corporation | High fidelity patterning employing a fluorohydrocarbon-containing polymer |
-
2013
- 2013-08-28 CN CN201310382866.9A patent/CN104425221B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1956154A (zh) * | 2005-10-12 | 2007-05-02 | 三星电子株式会社 | 刻蚀含-碳层的方法和制造半导体器件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104425221A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108321079B (zh) | 半导体结构及其形成方法 | |
KR102010188B1 (ko) | 집적 회로 패터닝 방법 | |
US9418862B2 (en) | Method for integrated circuit patterning | |
US20170162435A1 (en) | Method of spacer patterning to form a target integrated circuit pattern | |
US8932957B2 (en) | Method of fabricating a FinFET device | |
US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
US8975186B2 (en) | Double patterning methods and structures | |
CN107731666B (zh) | 双重图形化的方法 | |
CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
US8124537B2 (en) | Method for etching integrated circuit structure | |
CN104124203A (zh) | 互连结构的形成方法 | |
US9564342B2 (en) | Method for controlling etching in pitch doubling | |
US10957550B2 (en) | Semiconductor structure and formation method thereof | |
JP2008218999A (ja) | 半導体装置の製造方法 | |
CN108574010A (zh) | 半导体结构及其形成方法 | |
CN104425222B (zh) | 图形化方法 | |
US20150357196A1 (en) | Reducing Defects in Patterning Processes | |
CN103928304A (zh) | 一种多晶硅上小尺寸图形结构的制备方法 | |
CN104425221B (zh) | 图形化方法 | |
CN106960816B (zh) | 双重图形化的方法 | |
TW202147398A (zh) | 半導體裝置的形成方法 | |
CN104425217A (zh) | 图形化方法 | |
CN104217934B (zh) | 栅极的形成方法 | |
KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |