CN104217934B - 栅极的形成方法 - Google Patents

栅极的形成方法 Download PDF

Info

Publication number
CN104217934B
CN104217934B CN201310222184.1A CN201310222184A CN104217934B CN 104217934 B CN104217934 B CN 104217934B CN 201310222184 A CN201310222184 A CN 201310222184A CN 104217934 B CN104217934 B CN 104217934B
Authority
CN
China
Prior art keywords
etching
grid
layer
window
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310222184.1A
Other languages
English (en)
Other versions
CN104217934A (zh
Inventor
张海洋
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310222184.1A priority Critical patent/CN104217934B/zh
Publication of CN104217934A publication Critical patent/CN104217934A/zh
Application granted granted Critical
Publication of CN104217934B publication Critical patent/CN104217934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种栅极的形成方法,包括:提供基底;在所述基底上形成多晶硅层;在栅宽方向上对所述多晶硅层进行第一刻蚀,在栅长方向上对所述多晶硅层进行第二刻蚀,第一刻蚀和第二刻蚀后形成栅极;所述第二刻蚀包括:在所述多晶硅层上形成具有窗口的光刻胶,所述窗口暴露栅宽方向相邻两栅极之间的区域,所述窗口内附着有残渣;清除所述残渣;清除所述残渣后,在所述窗口侧壁形成侧墙;形成所述侧墙后,通过所述窗口刻蚀所述多晶硅层至基底上表面。本发明对残渣进行清除,降低了窗口的粗糙度;对残渣进行清除后,再在窗口侧壁形成侧墙,弥补了对残渣进行清除时对光刻胶造成过刻蚀而导致的尺寸变大问题。

Description

栅极的形成方法
技术领域
本发明涉及到半导体领域,特别涉及到一种栅极的形成方法。
背景技术
半导体技术在摩尔定律的驱动下,工艺节点被持续减小。制造集成度更高的器件有赖于光刻技术,但随着半导体工艺节点的越来越小,现有的光刻技术已难以满足制备要求。
现有技术中,为了能够制备更小工艺节点的半导体器件,现有技术中常用的形成栅极的方法为:
参考图1,提供基底1,在所述基底1上由下至上依次形成多晶硅层2、硬质掩膜层3、第一底部抗反射层4和第一光刻胶5,第一光刻胶5暴露出栅长方向相邻两栅极之间的区域。
参考图2,以第一光刻胶5为掩膜刻蚀所述第一底部抗反射层4和所述硬质掩膜层3至多晶硅层2的上表面。之后,去除第一底部抗反射层4和第一光刻胶5。刻蚀后的所述硬质掩膜层3为第一图形化的硬质掩膜层31。
接着,参考图3,在第一图形化的硬质掩膜层31的间隙中填充牺牲材料层6,牺牲材料层6的上表面与第一图形化的硬质掩膜层31的上表面相平。
参考图4,在第一图形化的硬质掩膜层31和牺牲材料层6上形成第二底部抗反射层7和第二光刻胶8,第二光刻胶8暴露栅宽方向相邻两栅极之间的区域。
参考图4和图5,以第二光刻胶8为掩膜,对所述第二底部抗反射层7和第一图形化的硬质掩膜层31进行刻蚀,刻蚀至多晶硅层2的上表面。之后去除牺牲材料层6、第二底部抗反射层7和第二光刻胶8。刻蚀后的所述第一图形化的硬质掩膜层31为第二图形化的硬质掩膜层32。
参考图5和图6,再以第二图形化的硬质掩膜层32为掩膜,对多晶硅层2进行刻蚀,得到栅极21,之后去除第二图形化的硬质掩膜层32。
由上述方法得到的栅极21的阈值电压与目标阈值电压不同,且不稳定。
发明内容
本发明解决的问题是现有技术中,制备得到的栅极的阈值电压与目标阈值电压不同,且不稳定。
为解决上述问题,本发明提供一种栅极的形成方法,包括:提供基底;在所述基底上形成多晶硅层;在栅宽方向上对所述多晶硅层进行第一刻蚀;在栅长方向上对所述多晶硅层进行第二刻蚀,第一刻蚀和第二刻蚀后形成栅极;所述第二刻蚀包括:在所述多晶硅层上形成具有窗口的光刻胶,所述窗口暴露栅宽方向相邻两栅极之间的区域,所述窗口内附着有残渣;清除所述残渣;清除所述残渣后,在所述窗口侧壁形成侧墙;形成所述侧墙后,通过所述窗口刻蚀所述多晶硅层至基底上表面。
可选的,清除所述残渣的方法为等离子体刻蚀。
可选的,所述等离子体刻蚀的气源为O2和HBr。
可选的,所述等离子体刻蚀的工艺参数包括:所述O2的流速为5-200sccm,HBr的流速为50-500sccm,将所述O2和HBr等离子化的功率为100-1000W,偏置功率为10-200W,等离子体刻蚀的时间为5-60s。
可选的,所述侧墙的形成方法为:使用化学气相沉积法、物理气相沉积法或原子层沉积法在所述窗口内形成侧墙材料层;刻蚀所述侧墙材料层,在所述窗口侧壁形成侧墙。
可选的,所述侧墙的材料为氧化硅或氮化硅。
可选的,所述侧墙材料层的厚度为:清除所述窗口内的残渣时,对所述光刻胶造成的过刻蚀的厚度。
可选的,所述第一刻蚀的方法包括:在所述多晶硅层上形成图形化的光刻胶,所述图形化的光刻胶暴露栅长方向相邻两栅极之间的区域;以所述图形化的光刻胶为掩膜刻蚀所述多晶硅层至基底上表面。
可选的,先进行第一刻蚀,然后再进行第二刻蚀,在所述第一刻蚀之后、所述第二刻蚀之前,还包括:在基底上形成牺牲材料层,所述牺牲材料层的上表面和多晶硅层的上表面相平。
可选的,在所述基底与所述多晶硅层之间形成有刻蚀停止层;在所述光刻胶与所述多晶硅层之间形成有底部抗反射层或硬质掩膜层;或者,在所述光刻胶与所述多晶硅层之间形成有底部抗反射层和硬质掩膜层,所述底部抗反射层形成于所述硬质掩膜层上。
与现有技术相比,本发明的技术方案具有以下优点:
本发明在进行第二刻蚀过程中,对所述窗口内的残渣进行清除,降低了窗口的粗糙度,为得到形貌好的栅极提供了条件。同时,由于对所述窗口内的残渣进行清除时,不可避免地会对所述光刻胶造成过刻蚀,增大所述窗口的尺寸,如果不对所述窗口的尺寸增大加以修正,以所述光刻胶为掩膜对多晶硅层进行刻蚀得到的栅极的关键尺寸也会相应变大,这对于制备更小关键尺寸的栅极是不利的。本发明对所述窗口内的残渣进行清除后,再在所述窗口侧壁形成侧墙,以弥补由于对所述窗口内的残渣进行清除时,对所述光刻胶造成过刻蚀而导致的窗口尺寸变大问题。多晶硅层经第一刻蚀和第二刻蚀之后,形成栅极,所述栅极具有良好的形貌,而且具有精确的关键尺寸,因此可以得到与目标阈值电压相同的栅极,且所述栅极的阈值电压稳定。
本发明还提供一种栅极的形成方法,包括:提供基底;在所述基底上形成多晶硅层;在所述多晶硅层上形成硬质掩膜层;在栅宽方向上对所述硬质掩膜层进行第一刻蚀;在栅长方向上对所述硬质掩膜层进行第二刻蚀;第一刻蚀和第二刻蚀后,通过所述硬质掩膜层对所述多晶硅层进行刻蚀,刻蚀至基底上表面,形成栅极;所述第二刻蚀包括:在所述硬质掩膜层上形成具有窗口的光刻胶,所述窗口暴露栅宽方向两相邻栅极之间的区域,所述窗口内附着有残渣;清除所述残渣;清除所述残渣后,在所述窗口侧壁形成侧墙;形成所述侧墙后,通过所述窗口刻蚀所述硬质掩膜层至所述多晶硅层上表面。
可选的,清除所述残渣的方法为等离子体刻蚀。
可选的,所述等离子体刻蚀的气源为O2和HBr。
可选的,所述等离子体刻蚀的工艺参数包括:所述O2的流速为5-200sccm,HBr的流速为50-500sccm,将所述O2和HBr等离子化的功率为100-1000W,偏置功率为10-200W,刻蚀的时间为5-60s。
可选的,所述侧墙的形成方法为:使用化学气相沉积法、物理气相沉积法或原子层沉积法在所述窗口内形成侧墙材料层;刻蚀所述侧墙材料层,在所述窗口侧壁形成侧墙。
可选的,所述侧墙的材料为氧化硅或氮化硅。
可选的,所述侧墙材料层的厚度为:清除所述窗口内的残渣时,对所述光刻胶造成的过刻蚀的厚度。
可选的,所述第一刻蚀的方法包括:在所述硬质掩膜层上形成图形化的光刻胶,所述图形化的光刻胶暴露栅长方向相邻两栅极之间的区域;以所述图形化的光刻胶为掩膜刻蚀所述硬质掩膜层至多晶硅层上表面。
可选的,先进行第一刻蚀,然后再进行第二刻蚀,在所述第一刻蚀之后、所述第二刻蚀之前,还包括:在基底上形成牺牲材料层,所述牺牲材料层的上表面和硬质掩膜层的上表面相平。
与现有技术相比,本发明的技术方案具有以下优点:
本发明在进行第二刻蚀过程中,对所述窗口内的残渣进行清除,降低了窗口的粗糙度,可以使第二刻蚀后的硬质掩膜层具有良好的形貌好,通过所述硬质掩膜层刻蚀所述多晶硅层,可以得到良好形貌的栅极。同时,由于对所述窗口内的残渣进行清除时,不可避免地会对所述光刻胶造成过刻蚀,增大所述窗口的尺寸,如果不对所述窗口的尺寸增大加以修正,以所述光刻胶为掩膜刻蚀所述硬质掩膜层后,得到的图形尺寸也会相应变大,进而以图形化后的硬质掩膜层为掩膜对多晶硅层进行刻蚀形成的栅极的关键尺寸也变大,这对于制备更小关键尺寸的栅极是不利的。本发明对所述窗口内的残渣进行清除后,再在所述窗口侧壁形成侧墙,以弥补由于对所述窗口内的残渣进行清除时,对所述光刻胶造成过刻蚀而导致的窗口尺寸变大问题。多晶硅层经刻蚀之后,形成栅极,所述栅极具有良好的形貌,而且具有精确的关键尺寸,因此可以得到与目标阈值电压相同的栅极,且所述栅极的阈值电压稳定。
附图说明
图1至图6是现有技术中使用双重图形化工艺图形化多晶硅层方法的结构示意图;
图7A至图13B是本发明第一实施例栅极的形成方法的结构示意图;
图14至图16是本发明第二实施例栅极的形成方法的结构示意图
具体实施方式
发明人发现造成栅极阈值电压与目标阈值电压不同,且阈值电压不稳定的原因为:
现有技术中,光刻胶在进行光刻时,会有一些残渣附着在图形化的光刻胶窗口的侧壁和底部。因此,第一光刻胶5和第二光刻胶8的窗口中都会附着残渣,这些残渣的存在会导致通过第一光刻胶5和第二光刻胶8对硬质掩膜层3进行刻蚀时,得到的图形的形貌变差。再通过所述第二图形化的硬质掩膜层32刻蚀所述多晶硅层2后,得到的栅极的形貌也变差。参考图1,一般来说,第一光刻胶5中窗口的尺寸W较大,窗口内的残渣对多晶硅层2图形化后的形貌影响相对较小,因此第一光刻胶5中的窗口内的残渣对于由所述多晶硅层2制备得到的栅极的性能影响很小。
参考图4,进行第二次图形化时,第二光刻胶8中窗口的尺寸D,即相邻两栅极在栅宽方向上的间距,该间距很小。这些附着在第二光刻胶8的窗口内的残渣会严重影响随后形成的栅极21的形貌,进而影响栅极21的阈值电压,造成栅极21的阈值电压与目标阈值电压不一致,而且阈值电压不稳定。为此,本发明提供一种栅极的形成方法,能够得到阈值电压稳定,且阈值电压精确的栅极。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参考图7A,提供基底110;在所述基底110上形成多晶硅层130。
在具体实施例中,在所述基底110和所述多晶硅层130之间还形成有刻蚀停止层120,在所述多晶硅层130上还形成有第一硬质掩膜层141和第一底部抗反射层151,所述第一底部抗反射层151形成于第一硬质掩膜层141上。
在具体实施例中,所述基底110的材料为单晶硅、多晶硅、非晶硅或绝缘体上硅。
图7B为图7A沿切线AA’所切平面的示意图,参考图7A、图7B和图8,在栅宽方向对所述多晶硅层进行第一刻蚀。栅长方向是指由源极至漏极的方向,参考图7A,栅长方向为切线AA’所在的方向,栅宽方向垂直于栅长方向。
第一刻蚀的具体步骤为:
参考图7A和图7B,在所述第一底部抗反射层151上形成具有窗口170的光刻胶160,所述窗口170暴露栅长方向相邻两栅极之间的区域;参考图8,沿所述窗口170对多晶硅层130进行第一刻蚀,形成条状结构131。继续参考图7A和图7B,在对原始光刻胶进行图形化以形成具有窗口170的光刻胶160时,会有一些残渣180附着在所述窗口170的侧壁和底部,这些残渣180使所述窗口170的形貌变差,通过所述窗口170对多晶硅层130进行刻蚀形成栅极时,会将所述窗口170的这些形貌差的特征转移到栅极上,进而影响栅极的性能。继续参考图7B,一般相邻两栅极在栅长方向上的间距较大,所以窗口170的尺寸d1较大,窗口170内的残渣180对多晶硅层130图形化后的形貌影响相对较小,因此残渣180对于由所述多晶硅层130图形化制备得到的栅极的性能影响很小。通常在该步骤中,不去除所述窗口170内的残渣180。
在具体实施例中,所述多晶硅层130与所述刻蚀停止层120具有大于10的刻蚀选择比,使图形化的多晶硅层130时,刻蚀能够停止在多晶硅层130底部或刻蚀停止层120中,以防止在对多晶硅层130进行刻蚀时由于过刻蚀而对基底110造成损伤。在具体实施例中,所述刻蚀停止层120的材料可以为氮化铊、氮化钛或者氮化硅,也可以为本领域所熟知的其他材料。
所述第一底部抗反射层151的作用是消除或缓解曝光反射问题,实现将光刻胶160上精细图形的精确转移。在具体实施例中,所述第一硬质掩膜层141的材料为Si3N4、TiN、Ti、Ta和TaN中的一种或几种。
所述第一刻蚀停止于所述刻蚀停止层120上表面或所述刻蚀停止层120中。图8所示为刻蚀停止于所述刻蚀停止层120上表面。
在其他实施例中,也可以在所述多晶硅层130和所述光刻胶160之间仅形成第一硬质掩膜层141或第一底部抗反射层151。
继续参考图8,形成条状结构131之后,去除第一硬质掩膜层141、第一底部抗反射层151和光刻胶160。
参考图8和图9,可以利用旋涂法或沉积法在所述基底上形成牺牲材料层101,之后对牺牲材料层101进行平坦化,使所述牺牲材料层101的上表面和所述条状结构131的上表面相平。然后在所述牺牲材料层101和所述条状结构131上由下至上依次形成第二硬质掩膜层142和第二底部抗反射层152。
在具体实施例中,所述牺牲材料层101的材料可以为有机物、氧化硅或为本领域所熟知的其他材料。
所述第二硬质掩膜层142和所述第二底部抗反射层152的材料和作用可以参考第一硬质掩膜层141和第一底部抗反射层151的材料和作用,这里不再累述。在其他实施例中,也可以不形成所述第二硬质掩膜层142和所述第二底部抗反射层152中的一种或者两种。
接着,在栅长方向上对所述多晶硅层进行第二刻蚀,形成栅极。所述第二刻蚀的具体方法为:
参考图10A和图10B,在所述第二底部抗反射层152上形成具有窗口171的光刻胶161,所述窗口171内附着有残渣181。所述窗口171暴露栅宽方向相邻两栅极之间的区域。
参考图10A,栅宽方向为切线AA’所在的方向。
图10A为在所述第二底部抗反射层152上形成了光刻胶161的立体结构示意图,图10B为图10A沿切线AA’所切平面的示意图。
参考图10B,一般相邻两栅极在栅宽方向上的间距很小,所以光刻胶161中窗口171的间距d2很小,这些附着在窗口171内的残渣181会严重影响随后形成的栅极的形貌,进而使栅极的阈值电压不精确,且阈值电压不稳定。
参考图10B和图11,清除所述残渣181。
在具体实施例中,清除所述窗口171内的残渣181的方法为干法刻蚀。
干法刻蚀的刻蚀方向容易控制,对所述窗口171的形貌和对所述光刻胶161的过刻蚀程度都可以进行有效控制,为后续形成更好形貌的栅极创造了条件。
在具体实施例中,所述干法刻蚀为等离子体刻蚀,具体方法为:将形成有光刻胶161的基底110放入反应腔内(未示出);
所述基底110放入反应腔内后,往所述反应腔内通入O2和HBr;
施加射频功率,使O2和HBr等离子化;
施加偏置功率,使所述等离子体定向迁移至所述光刻胶161,并与所述光刻胶161中的窗口171内的残渣181反应生成挥发性气体。
在具体实施例中,O2的流速为5-200sccm,HBr的流速为50-500sccm,所述射频功率为100-1000W,所述偏置功率为10-200W,所述等离子体刻蚀的时间为5-60s。
在具体实施例中,所述等离子体与所述残渣181反应一段时间后,可以通过扫描电子显微镜(SEM)来确定残渣181是否清除干净,并通过该方法调节所述等离子体刻蚀的时间。
参考图10B和图11,图11是清除了所述窗口171内的残渣181的剖面结构示意图。由于清除所述窗口171内的残渣181时,不可避免地会对所述光刻胶161造成过刻蚀,所以清除残渣181后,窗口171的尺寸d3大于清除残渣前窗口171的尺寸d2。一般情况下,清除所述残渣181时,对所述光刻胶161造成过刻蚀的量与清除残渣181的时间成正比,即d3-d2的值与清除残渣181的时间成正比。
本发明形成具有窗口171的光刻胶161后,对所述窗口171内的残渣181进行清除,降低了窗口171的粗糙度,为得到形貌好的栅极提供了条件。
参考图12,清除所述残渣181后,在所述窗口171侧壁形成侧墙102。
参考图10B和图11,由于清除残渣后窗口171的尺寸d3大于清除残渣前窗口171的尺寸d2。如果窗口171的尺寸变大不加以修正,以光刻胶161为掩膜对多晶硅层进行刻蚀得到的栅极的关键尺寸也会相应变大,这对于制备更小关键尺寸的栅极是不利的。本发明对所述窗口171内的残渣181进行清除后,再在所述窗口171侧壁形成侧墙102,以弥补由于对所述窗口171侧壁的残渣181进行清除时,对光刻胶161造成过刻蚀而导致的窗口171尺寸变大问题,进而可以得到具有精确关键尺寸的栅极。
在具体实施例中,所述侧墙102的形成方法为:使用化学气相沉积法、物理气相沉积法或原子层沉积法在所述光刻胶161和所述第二底部抗反射层152的上表面,以及窗口171的侧壁上形成所需厚度的侧墙材料层;利用回刻工艺刻蚀所述侧墙材料层,在窗口171侧壁形成侧墙102。
采用原子层沉积法形成所需厚度的侧墙材料层,由于原子层沉积法可以精确控制沉积层的厚度,即可以对侧墙材料层的尺寸可以进行精确控制,回刻所述侧墙材料层后,得到所需厚度的侧墙102,最终得到尺寸精确的器件。参考图12,形成侧墙102后,侧墙102底部之间的间距为d2。
在具体实施例中,所述侧墙102的材料为氧化硅或氮化硅。在其他实施例中,也可以为本领域所熟知的其他材料。
在具体实施例中,使用原子层沉积法形成氮化硅侧墙的方法为:将清除了残渣181的基底110放入压强为40-100Pa的反应腔内;往反应腔内通入二氯甲硅烷,使二氯甲硅烷吸附在光刻胶161和第二底部抗反射层152的上表面,以及窗口171的侧壁上;停止通二氯甲硅烷,往反应腔内通入含氢自由基的气体,含氢自由基会与二氯甲硅烷中的氯反应生成HCl而消耗二氯甲硅烷中的氯;停止通含氢自由基的气体,在200-500℃下往反应腔内通入含氨自由基的气体,含氨自由基的气体与消耗了氯的二氯甲硅烷反应生成氮化硅,直接沉积在光刻胶161和第二底部抗反射层152的上表面,以及窗口171的侧壁上;重复上述通入二氯甲硅烷、通入含氢自由基的气体和通入含氨自由基的气体的步骤,直至得到所需厚度的氮化硅。
然后使用含氟等离子体刻蚀所述氮化硅,直至露出光刻胶161和第二底部抗反射层152的上表面,而在窗口171的侧壁上形成了侧墙。
在具体实施例中,所述侧墙材料层的厚度为清除所述窗口171侧壁的残渣181时,对所述光刻胶161造成的过刻蚀的厚度。即所述侧墙材料层的厚度为(d3-d2)/2。在具体实施例中,在所述残渣181清除前和清除后,分别通过扫描电子显微镜(SEM)拍照测量d3和d2的值,所述光刻胶的过刻蚀厚度即可确定,也就可以确定所述侧墙材料层的厚度。
在其他实施例中,由于d3-d2的值一般与清除残渣181的时间成正比,所以侧墙材料层的厚度可以通过清除残渣181的时间来确定。
参考图12、图13A和图13B,形成所述侧墙102后,沿所述窗口171进行第二刻蚀,刻蚀至刻蚀停止层120上表面,形成栅极132,并去除第二底部抗反射层152、第二硬质掩膜层142、光刻胶161和侧墙102。
在具体实施例中,刻蚀第二底部抗反射层152、第二硬质掩膜层142和条状结构131的方法为干法刻蚀,通过干法刻蚀可以有效控制对条状结构131的刻蚀方向,以保证得到相貌良好的栅极132。参考图13B,条状结构131刻蚀后,形成栅极132,相邻两栅极132在栅宽方向上的间距为d2。
在其他实施例中,刻蚀第二底部抗反射层152、第二硬质掩膜层142和条状结构131的方法也可以为本领域所熟知的其他方法。
以上实施例仅以先进行第一刻蚀,再进行第二刻蚀为例对形成栅极的方法进行描述,在其他实施例中,也可以先进行第二刻蚀,然后进行第一刻蚀。
以上实施例中,没有清除窗口170内的残渣180。在其他实施例中,也可以清除残渣180,然后在窗口170内形成侧墙,其方法可以参考清除残渣181的方法,和形成侧墙102的方法。
第二实施例
第二实施例与第一实施例的区别在于:
对所述第一硬质掩膜层141进行第一刻蚀和第二刻蚀,第一刻蚀和第二刻蚀之后,再通过所述第一硬质掩膜层141对所述多晶硅层130进行刻蚀,形成栅极132。
参考图14,对所述第一硬质掩膜层141进行第一刻蚀。
第一刻蚀的方法参考第一实施例中的相关步骤。
参考图15,对所述第一硬质掩膜层141进行第二刻蚀。
第二刻蚀的方法参考第一实施例中的相关步骤。
参考图16,对所述硬质掩膜层141进行第一刻蚀和第二刻蚀之后,通过所述第一硬质掩膜层141对所述多晶硅层130进行刻蚀,形成栅极132。
其他信息参考第一实施例。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种栅极的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成多晶硅层;
在栅宽方向上对所述多晶硅层进行第一刻蚀;
在栅长方向上对所述多晶硅层进行第二刻蚀,第一刻蚀和第二刻蚀后形成栅极;
所述第二刻蚀包括:
在所述多晶硅层上形成具有窗口的光刻胶,所述窗口暴露栅宽方向相邻两栅极之间的区域,所述窗口内附着有残渣;
清除所述残渣;
清除所述残渣后,在所述窗口侧壁形成侧墙;
形成所述侧墙后,通过所述窗口刻蚀所述多晶硅层至基底上表面。
2.如权利要求1所述的栅极的形成方法,其特征在于,清除所述残渣的方法为等离子体刻蚀。
3.如权利要求2所述的栅极的形成方法,其特征在于,所述等离子体刻蚀的气源为O2和HBr。
4.如权利要求3所述的栅极的形成方法,其特征在于,所述等离子体刻蚀的工艺参数包括:所述O2的流速为5-200sccm,HBr的流速为50-500sccm,将所述O2和HBr等离子化的功率为100-1000W,偏置功率为10-200W,等离子体刻蚀的时间为5-60s。
5.如权利要求1所述的栅极的形成方法,其特征在于,所述侧墙的形成方法为:
使用化学气相沉积法、物理气相沉积法或原子层沉积法在所述窗口内形成侧墙材料层;
刻蚀所述侧墙材料层,在所述窗口侧壁形成侧墙。
6.如权利要求5所述的栅极的形成方法,其特征在于,所述侧墙的材料为氧化硅或氮化硅。
7.如权利要求6所述的栅极的形成方法,其特征在于,所述侧墙材料层的厚度为:清除所述窗口内的残渣时,对所述光刻胶造成的过刻蚀的厚度。
8.如权利要求1所述的栅极的形成方法,其特征在于,所述第一刻蚀的方法包括:
在所述多晶硅层上形成图形化的光刻胶,所述图形化的光刻胶暴露栅长方向相邻两栅极之间的区域;
以所述图形化的光刻胶为掩膜刻蚀所述多晶硅层至基底上表面。
9.如权利要求1所述的栅极的形成方法,其特征在于,先进行第一刻蚀,然后再进行第二刻蚀,在所述第一刻蚀之后、所述第二刻蚀之前,还包括:在基底上形成牺牲材料层,所述牺牲材料层的上表面和多晶硅层的上表面相平。
10.如权利要求1所述的栅极的形成方法,其特征在于,在所述基底与所述多晶硅层之间形成有刻蚀停止层;
在所述光刻胶与所述多晶硅层之间形成有底部抗反射层或硬质掩膜层;
或者,在所述光刻胶与所述多晶硅层之间形成有底部抗反射层和硬质掩膜层,所述底部抗反射层形成于所述硬质掩膜层上。
11.一种栅极的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成多晶硅层;
在所述多晶硅层上形成硬质掩膜层;
在栅宽方向上对所述硬质掩膜层进行第一刻蚀;
在栅长方向上对所述硬质掩膜层进行第二刻蚀;
第一刻蚀和第二刻蚀后,通过所述硬质掩膜层对所述多晶硅层进行刻蚀,刻蚀至基底上表面,形成栅极;
所述第二刻蚀包括:
在所述硬质掩膜层上形成具有窗口的光刻胶,所述窗口暴露栅宽方向两相邻栅极之间的区域,所述窗口内附着有残渣;
清除所述残渣;
清除所述残渣后,在所述窗口侧壁形成侧墙;
形成所述侧墙后,通过所述窗口刻蚀所述硬质掩膜层至所述多晶硅层上表面。
12.如权利要求11所述的栅极的形成方法,其特征在于,清除所述残渣的方法为等离子体刻蚀。
13.如权利要求12所述的栅极的形成方法,其特征在于,所述等离子体刻蚀的气源为O2和HBr。
14.如权利要求13所述的栅极的形成方法,其特征在于,所述等离子体刻蚀的工艺参数包括:所述O2的流速为5-200sccm,HBr的流速为50-500sccm,将所述O2和HBr等离子化的功率为100-1000W,偏置功率为10-200W,刻蚀的时间为5-60s。
15.如权利要求11所述的栅极的形成方法,其特征在于,所述侧墙的形成方法为:
使用化学气相沉积法、物理气相沉积法或原子层沉积法在所述窗口内形成侧墙材料层;
刻蚀所述侧墙材料层,在所述窗口侧壁形成侧墙。
16.如权利要求15所述的栅极的形成方法,其特征在于,所述侧墙的材料为氧化硅或氮化硅。
17.如权利要求16所述的栅极的形成方法,其特征在于,所述侧墙材料层的厚度为:清除所述窗口内的残渣时,对所述光刻胶造成的过刻蚀的厚度。
18.如权利要求11所述的栅极的形成方法,其特征在于,所述第一刻蚀的方法包括:
在所述硬质掩膜层上形成图形化的光刻胶,所述图形化的光刻胶暴露栅长方向相邻两栅极之间的区域;
以所述图形化的光刻胶为掩膜刻蚀所述硬质掩膜层至多晶硅层上表面。
19.如权利要求11所述的栅极的形成方法,其特征在于,先进行第一刻蚀,然后再进行第二刻蚀,在所述第一刻蚀之后、所述第二刻蚀之前,还包括:在基底上形成牺牲材料层,所述牺牲材料层的上表面和硬质掩膜层的上表面相平。
CN201310222184.1A 2013-06-05 2013-06-05 栅极的形成方法 Active CN104217934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310222184.1A CN104217934B (zh) 2013-06-05 2013-06-05 栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310222184.1A CN104217934B (zh) 2013-06-05 2013-06-05 栅极的形成方法

Publications (2)

Publication Number Publication Date
CN104217934A CN104217934A (zh) 2014-12-17
CN104217934B true CN104217934B (zh) 2017-02-22

Family

ID=52099313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310222184.1A Active CN104217934B (zh) 2013-06-05 2013-06-05 栅极的形成方法

Country Status (1)

Country Link
CN (1) CN104217934B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831829B (zh) * 2018-06-19 2020-10-27 上海华力微电子有限公司 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US5888309A (en) * 1997-12-29 1999-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma
CN102044480A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 连接孔的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514173B1 (ko) * 2004-01-15 2005-09-09 삼성전자주식회사 반도체 장치의 게이트 형성 방법.
TW200721311A (en) * 2005-10-11 2007-06-01 Toshiba Kk Semiconductor device manufacturing method and chemical fluid used for manufacturing semiconductor device
US20080286698A1 (en) * 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US5888309A (en) * 1997-12-29 1999-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma
CN102044480A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 连接孔的制作方法

Also Published As

Publication number Publication date
CN104217934A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
KR101926298B1 (ko) 집적 회로 패터닝 방법
TW544793B (en) Method of etching high aspect ratio openings
US9576814B2 (en) Method of spacer patterning to form a target integrated circuit pattern
TW201935560A (zh) 用於間隔件界定圖案化之垂直間隔件的形成方法
US9589800B2 (en) Method for integrated circuit patterning
CN104701158B (zh) 自对准双重图形的形成方法
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
KR100720481B1 (ko) 반도체 소자의 제조 방법
CN105565260B (zh) 嵌段共聚物自组装制造纳米结构的方法
CN104465386A (zh) 半导体结构的形成方法
CN103715065B (zh) 一种平缓光滑侧壁形貌的SiC刻蚀方法
CN107731666A (zh) 双重图形化的方法
CN106158595A (zh) 半导体器件的形成方法
TWI400752B (zh) 在基板中形成深溝槽之方法
US9564342B2 (en) Method for controlling etching in pitch doubling
JP4614995B2 (ja) 半導体装置の製造方法
CN104217934B (zh) 栅极的形成方法
CN103928304A (zh) 一种多晶硅上小尺寸图形结构的制备方法
TW201505071A (zh) 半導體自對準圖案化之方法
CN104425222A (zh) 图形化方法
CN102881567A (zh) 一种双重图形化方法
CN106960816B (zh) 双重图形化的方法
CN101567313A (zh) 栅极制造方法
CN105336585A (zh) 刻蚀方法和互连结构的形成方法
CN104538360B (zh) 一种闪存的存储单元栅极制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant