TWI400752B - 在基板中形成深溝槽之方法 - Google Patents

在基板中形成深溝槽之方法 Download PDF

Info

Publication number
TWI400752B
TWI400752B TW099132224A TW99132224A TWI400752B TW I400752 B TWI400752 B TW I400752B TW 099132224 A TW099132224 A TW 099132224A TW 99132224 A TW99132224 A TW 99132224A TW I400752 B TWI400752 B TW I400752B
Authority
TW
Taiwan
Prior art keywords
substrate
sidewall spacers
trench
forming
patterned film
Prior art date
Application number
TW099132224A
Other languages
English (en)
Other versions
TW201133602A (en
Inventor
Khalid M Sirajuddin
Digvijay Raorane
Jon C Farr
Sharma V Pamarthy
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201133602A publication Critical patent/TW201133602A/zh
Application granted granted Critical
Publication of TWI400752B publication Critical patent/TWI400752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Description

在基板中形成深溝槽之方法
本申請案主張2009年9月25日提出申請的美國臨時申請案第61/245,999號的權益，因此該申請案的完整內容以引用的方式併入本文。
本發明的實施例是關於半導體處理的領域，詳言之，是關於在基板中形成深溝槽之方法。
在蝕刻輪廓中，習知深式反應離子蝕刻製程或深式矽蝕刻製程常顯示某些程度的底切。舉例而言，在一些製程中，諸如氟基的化學物種側向地蝕刻通孔或溝槽側壁(除所期望的垂直蝕刻路徑之外)且在一些情況下可引起顯著的底切。
本發明的實施例包括在基板中形成深溝槽的方法。
在一實施例中，提供一種方法，包括提供一基板，在該基板上配置有一圖案化薄膜，該圖案化薄膜包括一溝槽，此溝槽具有一第一寬度及一對側壁，該溝槽曝露出該基板的頂表面。該方法亦包括在該圖案化薄膜上形成一材料層且材料層與該溝槽共形。該方法亦包括蝕刻該 材料層以沿著該溝槽的該對側壁形成側壁間隔物，該等側壁間隔物將該溝槽的第一寬度縮減為一第二寬度。該方法亦包括蝕刻該基板以在該基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物。
在另一實施例中，提供一種方法，包括提供一基板，在該基板上配置有一圖案化薄膜之，該圖案化薄膜包括一溝槽，此溝槽具有一第一寬度及一對側壁，該溝槽曝露出該基板的頂表面。該方法亦包括在該圖案化薄膜上形成一第一材料層且該第一材料層與該溝槽共形。該方法亦包括蝕刻該第一材料層以沿著該溝槽的該對側壁形成側壁間隔物，該等側壁間隔物將該溝槽的第一寬度縮減為一第二寬度。該方法亦包括在該基板的所得側壁上重複地蝕刻且形成一第二材料層以在該基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物且具有一扇形輪廓。
本文描述在基板中形成深溝槽之方法。在以下描述中，闡明眾多特定細節(諸如，沈積與蝕刻條件及材料體系)以便徹底地理解本發明的實施例。熟習此項技術者中將顯而易見可在無此等特定細節的情況下實踐本發明。在其他情況下，未詳細描述熟知態樣(諸如照相術顯影技術)以便非必要地使本發明的實施例難以理解。 再者，將理解，該等圖式所示的各種實施例為說明性表現且未必按比例繪製。
本文揭示在基板中形成深溝槽之方法。在一實施例中，提供一種方法，包括提供一基板，在該基板上配置有一圖案化薄膜，該圖案化薄膜包括一溝槽，此溝槽具有一第一寬度及一對側壁，該溝槽曝露出該基板的頂表面。隨後在該圖案化薄膜上形成一材料層且該材料層與該溝槽共形。隨後蝕刻該材料層以沿著該溝槽的該對側壁形成側壁間隔物，該等側壁間隔物將該溝槽的第一寬度縮減為一第二寬度。隨後蝕刻該基板以在基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物。在另一實施例中，一種方法包括提供一基板，在該基板上配置有一圖案化薄膜，該圖案化薄膜包括一溝槽，此溝槽具有一第一寬度及一對側壁，該溝槽曝露出該基板的頂表面。隨後在該圖案化薄膜上形成一第一材料層且該第一材料層與該溝槽共形。隨後蝕刻該第一材料層以沿著該溝槽的該對側壁形成側壁間隔物，該等側壁間隔物將該溝槽的第一寬度縮減為一第二寬度。隨後重複地蝕刻該基板且在該基板上形成一第二材料層以在基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物且具有一扇形輪廓。
本發明的一些實施例包括用以在深式反應離子蝕刻製程及深式矽蝕刻製程中調節矽底切的創新途徑。根據本發明的一實施例，縮減圖案化薄膜中之溝槽的尺寸以在 深溝槽蝕刻製程中接納預期量的底切。在一實施例中，在使圖案化薄膜中溝槽的尺寸縮減以接納此預期量的底切的製程中包括重複蝕刻/基板側壁沈積循環處理。在特定實施例中，深溝槽為具有深度近似在1微米至數百微米範圍內的溝槽。本發明的一些實施例所帶來的利益可包括但不局限於以下諸者中之一或多者：根據期望的規格在深溝槽蝕刻中顯著縮減底切；藉由沈積在光阻層上的聚合物來保護光阻層從而達到更健全的蝕刻製程；本文所述的製程適用於電感耦合及電容耦合電抗器或遠端電漿腔；及不互相干擾的典型蝕刻製程。
藉由使用習知圖案化光阻且將蝕刻製程施加於基板上可將深溝槽蝕刻應用於基板。舉例而言，第1A圖至第1B圖圖示一截面圖，表現在基板中形成深溝槽的習知方法所進行的操作。
參看第1A圖，基板100上配置有圖案化薄膜102。圖案化薄膜102具有形成在其中的溝槽104。參看第1B圖，在基板100上執行蝕刻製程以在基板100中提供深溝槽106。如第1B圖所描繪，上述方法的一非期望特徵為深溝槽106的側壁108會以一定量110來底切部分的圖案化薄膜102。該底切可由所應用的蝕刻製程的各向同性(isotropic)的特性所引起。
已試圖減緩如結合第1B圖所描述的底切。舉例而言，第2A圖至第2B圖圖示一截面圖，表現在基板中形成深溝槽的習知方法所進行的操作。
參看第2A圖，基板200上配置有圖案化薄膜202。圖案化薄膜202具有形成在其中的溝槽204。參看第2B圖，在基板200上執行蝕刻製程以在基板200中提供深溝槽206。然而，在此方法中，應用重複蝕刻/基板側壁沈積循環處理，其中在形成材料層的過程中反覆地在深溝槽的側壁上形成材料層。此方法可導致在深溝槽206的側壁208上形成可為期望或可為非期望的扇形特徵結構209。如第2B圖所描繪，更重要地，深溝槽206的側壁208仍將以一定量210來底切部分的圖案化薄膜202，此現象為非期望的。該底切可由所應用的蝕刻製程的各向同性的特性所引起，無法藉由重複蝕刻/基板側壁沈積循環處理而得以完全減緩。
在本發明的一態樣中，縮減圖案化薄膜中的溝槽尺寸以接納預期量的底切。舉例而言，第3圖為流程圖300，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。第4A圖至第4F圖圖示一截面圖，根據本發明的一實施例來表示在基板中形成深溝槽的方法所進行的操作。
參看流程圖300的操作302及對應第4A圖，在基板中形成深溝槽之方法包括提供基板400，在基板400上配置有圖案化薄膜402。根據本發明的一實施例，圖案化薄膜402包括具有第一寬度及一對側壁的溝槽404A。如第4A圖所描繪，溝槽404A曝露出基板400的頂表面。
基板400可由適合於耐受製造製程的材料組成，且半 導體處理層可適當地常駐於基板400上。根據本發明的一實施例，基板400由IV族系材料所組成，諸如，但不侷限於，結晶矽、鍺或矽/鍺。在一特定實施例中，提供基板400包括提供單晶矽基板或多晶矽基板。在一特定實施例中，單晶矽基板或多晶矽基板摻雜有雜質原子。在另一實施例中，基板400由III族-V族材料所組成。
圖案化薄膜402可由適合於在基板上沈積且圖案化的材料組成。根據本發明的一實施例，圖案化薄膜402由光阻層所組成且適合於耐受深式基板蝕刻。該光阻層可由適合用於微影製程中的材料所組成。即，在一實施例中，光阻層最終將曝光於光源且隨後被顯影。在一實施例中，在顯影光阻層後，將移除曝光於光源的部分光阻層，例如光阻層由正光阻材料所組成。在一特定實施例中，光阻層由正光阻材料所組成，諸如，但不侷限於：248 nm光阻劑、193 nm光阻劑、157 nm光阻劑、遠紫外線(EUV)光阻劑及具有重氮基萘醌感光劑的酚醛樹脂基質。在另一實施例中，在顯影光阻層後，將留存曝光於光源的部分光阻層，例如光阻層由負光阻材料所組成。在一特定實施例中，光阻層由負光阻材料所組成，諸如，但不局限於：聚-順-異戊二烯及聚肉桂酸乙烯酯。在一實施例中，圖案化薄膜402由I-line或G-line光阻材料層所組成。在一實施例中，基板400與圖案化薄膜402之間配置有硬掩膜層(hard mask layer)。在一實施例中，該硬掩膜由諸如，但不侷限於以下材料組成：二氧 化矽、氮化矽、氧氮化矽或前述材料的組合。
參看流程圖300的操作304及對應第4B圖，在基板中形成深溝槽之方法包括；在圖案化薄膜402上形成材料層420且材料層420與溝槽404A共形。
材料層420可為適合於沈積在圖案化薄膜(諸如圖案化光阻層)以及可為適合於耐受深式基板蝕刻的材料。根據本發明的一實施例，形成材料層420包括：由包括C4 F8 的前驅物來形成聚合物層。在一實施例中，形成聚合物層包括：使用氣態組成，該氣態組成包括含量近似在100至500 sccm範圍內的C4 F8 源氣體及含量近似在0至500 sccm範圍內的氦載氣及/或氬載氣，該氣態組成具有近似在10至200 mTorr範圍內的壓力，且該氣態組成在近似0至150 Watt範圍內偏向且該氣態組成具有施加至其中近似在1000至5000 Watt範圍內的電源。在一實施例中，如下所述，所形成的材料層420的厚度近似為溝槽404A所期望的縮減寬度的一半。在一實施例中，將材料層420沈積在腔室中，該腔室諸如，但不侷限於以下：電感耦合電漿腔室或電容耦合電漿腔室。
參看流程圖300的操作306及對應第4C圖，在基板中形成深溝槽之方法包括：蝕刻材料層420以沿著溝槽404A的該對側壁來形成側壁間隔物430，進而側壁間隔物430將溝槽的第一寬度縮減為第二寬度且形成溝槽404B。根據本發明的一實施例，在沈積材料層時，每一側壁間隔物430與基板400的界面的寬度近似為材料層 420的厚度。即，在一實施例中，當沈積材料層時，溝槽404B的第二寬度比溝槽404A的第一寬度狹窄，大約相差了材料層420厚度的兩倍。
可藉由適合於形成垂直間隔物且對於圖案化薄膜402及基板400具選擇性的蝕刻製程來蝕刻材料層420以形成側壁間隔物430。根據本發明的一實施例，藉由對矽具有選擇性的蝕刻來蝕刻材料層420以形成側壁間隔物430。
參看流程圖300的操作308及對應第4D圖，在基板中形成深溝槽之方法包括：蝕刻基板400以在基板400中形成深溝槽406。根據本發明的一實施例，如第4D圖所描繪，深溝槽406的側壁408以一定量410來底切至少一部分的側壁間隔物430。
藉由提供溝槽404B，可縮減圖案化薄膜402中的溝槽404A的尺寸，以接納預期量的底切。舉例而言，根據本發明的一實施例，如第4D圖所描繪，蝕刻基板400以形成深溝槽406包括：幾乎底切所有的側壁間隔物430，但未底切圖案化薄膜402。在另一實施例中，蝕刻基板400以形成深溝槽406包括：底切一部分的側壁間隔物430，但並非底切全部的側壁間隔物430。在另一實施例中，蝕刻基板400以形成深溝槽406包括：底切側壁間隔物430及底切至少一部分的圖案化薄膜402。在一實施例中，蝕刻基板400以形成深溝槽406包括：選擇性地蝕刻側壁間隔物430及使用蝕刻化學物質，該蝕刻化 學物質包括諸如，但不侷限於氟基、溴基及氯基的蝕刻劑。
參看第4E圖，在基板中形成深溝槽之方法亦可包括：移除側壁間隔物430以留下基板400、圖案化薄膜402及深溝槽406。在一實施例中，藉由選擇性蝕刻製程(諸如對圖案化薄膜402及基板400具選擇性的濕式蝕刻或乾燥蝕刻製程)來移除側壁間隔物430。參看第4F圖，在基板中形成深溝槽之方法亦可包括：隨後移除圖案化薄膜402以留下基板400及深溝槽406。在一實施例中，藉由選擇性蝕刻製程(諸如對基板400具選擇性的濕式蝕刻或乾燥蝕刻製程)來移除圖案化薄膜402。然而，在一替代實施例中，同時(例如，在同一蝕刻製程操作中)移除側壁間隔物430及圖案化薄膜402。
在本發明的另一態樣中，在縮減圖案化薄膜中的溝槽尺寸以接納此預期量的底切製程中可包括：重複蝕刻/基板側壁沈積循環處理。
第5圖為流程圖500，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。第4A圖至第4C圖及第6A圖至第6C圖圖示截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
參看流程圖500的操作502及對應第4A圖，在基板中形成深溝槽之方法包括：提供基板400，該基板400上配置有圖案化薄膜402。根據本發明的一實施例，圖案 化薄膜402包括具有第一寬度及一對側壁之溝槽404A。如第4A圖所描繪，溝槽404A曝露出基板400的頂表面。
基板400可由適合於耐受製造製程的材料組成，且半導體處理層可適當地常駐於基板400上。根據本發明的一實施例，基板400由IV族系材料所組成，諸如，但不侷限於：結晶矽、鍺或矽/鍺。在一特定實施例中，提供基板400包括：提供單晶或多晶矽基板。在一特定實施例中，該單晶或多晶矽基板摻雜有雜質原子。在另一實施例中，基板400由III族-V族材料所組成。
圖案化薄膜402可由適合於在基板上沈積且圖案化的材料所組成。根據本發明的一實施例，圖案化薄膜402可由光阻層組成且適合於耐受深式基板蝕刻。該光阻層可由適合用於微影製程中的材料所組成。即，在一實施例中，該光阻層最終將曝光於光源且隨後顯影。在一實施例中，在顯影光阻層後，將移除曝光於光源的部分光阻層，例如光阻層由正光阻材料組成。在一特定實施例中，光阻層由正光阻材料所組成，諸如，但不侷限於：248 nm光阻劑、193 nm光阻劑、157 nm光阻劑、遠紫外線(EUV)光阻劑及具有重氮基萘醌感光劑的酚醛樹脂基質。在另一實施例中，在顯影光阻層後，將留存曝光於光源的部分光阻層，例如光阻層由負光阻材料所組成。在一特定實施例中，光阻層由負光阻材料所組成，諸如，但不侷限於：聚-順-異戊二烯及聚肉桂酸乙烯酯。在一實施例中，圖案化膜402由I-接線或G-接線光阻材 料層組成。
參看流程圖500的操作504及對應第4B圖，在基板中形成深溝槽的方法包括：在圖案化薄膜402上形成第一材料層420且第一材料層420與溝槽404A共形。
第一材料層420可為適合於沈積在圖案化薄膜(諸如圖案化光阻層)且可為適合於耐受深式基板蝕刻的材料。根據本發明的一實施例，形成第一材料層420包括：由包括C4 F8 的前驅物來形成聚合物層。在一實施例中，形成聚合物層包括：使用氣態組成，該氣態組成包括含量近似在100至500 sccm範圍內的C4 F8 源氣體及含量近似在0至500 sccm範圍內的氦載氣及/或氬載氣，該氣態組成具有近似在10至200 mTorr範圍內的壓力，該氣態組成在近似0至150 Watt範圍內偏向且該氣態組成具有近似在1000至5000 Watt範圍內的電源施加至該氣態組成中。在一實施例中，如下所述，所形成的第一材料層420的厚度近似為溝槽404A所期望的縮減寬度的一半。在一實施例中，將第一材料層420沈積在腔室中，該腔室諸如，但不侷限於：電感耦合電漿腔室或電容耦合電漿腔室。
參看流程圖500的操作506及對應第4C圖，在基板中形成深溝槽之方法包括：蝕刻第一材料層420以沿著溝槽404A的該對側壁來形成側壁間隔物430，側壁間隔物430將溝槽的第一寬度縮減為第二寬度且形成溝槽404B。根據本發明的一實施例，在沈積材料層時，每一 側壁間隔物430與基板400的界面的寬度近似為第一材料層420的厚度。即，在一實施例中，當沈積材料層時，溝槽404B的第二寬度比溝槽404A的第一寬度狹窄，大約相差了第一材料層420厚度的兩倍。
藉由適合於形成垂直間隔物且對圖案化薄膜402及基板400具選擇性的蝕刻製程來蝕刻第一材料層420以形成側壁間隔物430。根據本發明的一實施例，藉由對矽具選擇性的蝕刻來蝕刻第一材料層420以形成側壁間隔物430。
參看流程圖500的操作508及對應第6A圖，在基板中形成深溝槽之方法包括：在基板400的所得側壁上重複地蝕刻且形成第二材料層，用以在基板400中形成深溝槽606。根據本發明的一實施例，如第6A圖所描繪，深溝槽606的側壁608具有扇形輪廓609且以一定量610來底切至少一部分的側壁間隔物430。
藉由提供溝槽404B，可縮減圖案化薄膜402中的溝槽404A的尺寸，以接納預期量的底切。舉例而言，根據本發明的一實施例，如第6A圖所描繪，在基板400的所得側壁上重複地蝕刻且形成第二材料層以形成深溝槽606包括：幾乎底切所有側壁間隔物430，但未底切圖案化薄膜402。在另一實施例中，在基板400的所得側壁上重複地蝕刻且形成第二材料層以形成深溝槽606包括：底切一部分的側壁間隔物430，但並非底切全部的側壁間隔物430。在另一實施例中，在基板400的所得側壁 上重複地蝕刻且形成第二材料層以形成深溝槽606包括：底切側壁間隔物430及底切至少一部分的圖案化薄膜402。在一實施例中，在基板400的所得側壁上重複地蝕刻且形成第二材料層以形成深溝槽606包括：選擇性地蝕刻側壁間隔物430及使用蝕刻化學物質，該蝕刻化學物質包括諸如，但不侷限於：氟基、溴基及氯基的蝕刻劑。
參看第6B圖，在基板中形成深溝槽的方法亦可包括：移除側壁間隔物430以留下基板400、圖案化薄膜402及深溝槽606。在一實施例中，藉由選擇性蝕刻製程(諸如對於圖案化薄膜402及基板400具選擇性的濕式蝕刻或乾燥蝕刻製程)來移除側壁間隔物430。參看第6C圖，在基板中形成深溝槽的方法亦可包括：隨後移除圖案化薄膜402以留下基板400及深溝槽606。在一實施例中，藉由選擇性蝕刻製程(諸如對於基板400具選擇性的濕式蝕刻或乾燥蝕刻製程)來移除圖案化薄膜402。然而，在一替代實施例中，同時(例如，在同一蝕刻製程中)移除側壁間隔物430及圖案化薄膜402。
因此，在此已揭示在基板中形成深溝槽的方法。根據本發明的一實施例，一種方法包括：提供一基板，在該基板上配置有一圖案化薄膜，該圖案化薄膜包括一溝槽，此溝槽具有第一寬度及一對側壁，該溝槽曝露出該基板的頂表面。該方法亦包括：在該圖案化薄膜上形成一材料層該材料層與該溝槽共形。該方法亦包括：蝕刻 該材料層以沿著該溝槽的該對側壁形成側壁間隔物，該等側壁間隔物將該溝槽的第一寬度縮減為第二寬度。該方法亦包括：蝕刻該基板以在該基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物。在一實施例中，該方法進一步包括：移除該等側壁間隔物且隨後移除圖案化薄膜。在另一實施例中，該方法進一步包括：同時移除該等側壁間隔物及該圖案化薄膜。在一實施例中，蝕刻該基板以形成該深溝槽包括：幾乎底切全部的該等側壁間隔物，但並未底切該圖案化薄膜。
100‧‧‧基板
102‧‧‧圖案化薄膜
104‧‧‧溝槽
106‧‧‧深溝槽
108‧‧‧側壁
110‧‧‧一定量
200‧‧‧基板
202‧‧‧圖案化薄膜
204‧‧‧溝槽
206‧‧‧深溝槽
208‧‧‧側壁
209‧‧‧扇形特徵結構
210‧‧‧一定量
300‧‧‧流程圖
302‧‧‧操作
304‧‧‧操作
306‧‧‧操作
308‧‧‧操作
400‧‧‧基板
402‧‧‧圖案化薄膜
404A‧‧‧溝槽
404B‧‧‧溝槽
406‧‧‧深溝槽
408‧‧‧側壁
410‧‧‧一定量
420‧‧‧材料層/第一材料層
430‧‧‧側壁間隔物
500‧‧‧流程圖
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
508‧‧‧操作
606‧‧‧深溝槽
608‧‧‧側壁
609‧‧‧扇形輪廓
610‧‧‧一定量
第1A圖圖示一截面圖，表現在基板中形成深溝槽的習知方法所進行的操作。
第1B圖圖示一截面圖，表現在基板中形成深溝槽的習知方法所進行的操作。
第2A圖圖示一截面圖，表現在基板中形成深溝槽的習知方法所進行的操作。
第2B圖圖示一截面圖，表現在基板中形成深溝槽的習知方法所進行的操作。
第3圖為一流程圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第4A圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第4B圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第4C圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第4D圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第4E圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第4F圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第5圖為一流程圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第6A圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第6B圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
第6C圖圖示一截面圖，根據本發明的一實施例來表現在基板中形成深溝槽的方法所進行的操作。
300‧‧‧流程圖
302‧‧‧操作
304‧‧‧操作
306‧‧‧操作
308‧‧‧操作

Claims (16)

  1. 一種在一基板中形成一深溝槽之方法，該方法包含以下步驟：提供一基板，在該基板上配置有一圖案化薄膜，該圖案化薄膜包含一溝槽，該溝槽具有一第一寬度及一對側壁，該溝槽曝露出該基板的頂表面；在該圖案化薄膜上形成一材料層且該材料層與該溝槽共形，其中形成該材料層的步驟包含使用一氣態組成形成一聚合物層，該氣態組成包含含量近似在100至500 sccm範圍內的C4 F8 源氣體及含量近似在0至500 sccm範圍內的氦載氣及/或氬載氣，該氣態組成具有近似在10至200 mTorr範圍內的壓力，該氣態組成在近似0至150 Watt範圍內偏向，且該氣態組成具有近似在1000至5000 Watt範圍內的一電源施加至該氣態組成中；蝕刻該材料層以沿著該溝槽的該對側壁來形成側壁間隔物，該等側壁間隔物將該溝槽的該第一寬度縮減為一第二寬度；以及蝕刻該基板以在該基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物。
  2. 如請求項1所述之方法，進一步包含：移除該等側壁間隔物；以及，隨後，移除該圖案化薄膜。
  3. 如請求項1所述之方法，進一步包含：同時移除該等側壁間隔物與該圖案化薄膜。
  4. 如請求項1所述之方法，其中蝕刻該基板以形成該深溝槽的步驟包含：幾乎底切全部的該等側壁間隔物，但並未底切該圖案化薄膜。
  5. 如請求項1所述之方法，其中蝕刻該基板以形成該深溝槽的步驟包含：底切一部分的該等側壁間隔物，但並非底切全部的該等側壁間隔物。
  6. 如請求項1所述之方法，其中蝕刻該基板以形成該深溝槽的步驟包含：底切該等側壁間隔物及至少一部分的該圖案化薄膜。
  7. 如請求項1所述之方法，其中蝕刻該基板以形成該深溝槽的步驟包含：選擇性地蝕刻該等側壁間隔物以及使用一蝕刻化學物質，該蝕刻化學物質包含選自由氟基、溴基及氯基所組成的群組的蝕刻劑。
  8. 如請求項1所述之方法，其中提供該基板的步驟包含：提供一單晶矽基板或多晶矽基板。
  9. 一種在一基板中形成一深溝槽之方法，該方法包含以 下步驟：提供一基板，在該基板上配置有一圖案化薄膜，該圖案化薄膜包含一溝槽，該溝槽具有一第一寬度及一對側壁，該溝槽曝露出該基板的頂表面；在該圖案化薄膜上形成一第一材料層且該第一材料層與該溝槽共形，其中形成該第一材料層的步驟包含使用一氣態組成形成一聚合物層，該氣態組成包含含量近似在100至500 sccm範圍內的C4 F8 源氣體及含量近似在0至500 sccm範圍內的氦載氣及/或氬載氣，該氣態組成具有近似在10至200 mTorr範圍內的壓力，該氣態組成在近似0至150 Watt範圍內偏向，且該氣態組成具有近似在1000至5000 Watt範圍內的一電源施加至該氣態組成中；蝕刻該第一材料層以沿著該溝槽的該對側壁來形成側壁間隔物，該等側壁間隔物將該溝槽的該第一寬度縮減為一第二寬度；以及在該基板的所得側壁上重複地蝕刻並形成一第二材料層以在該基板中形成一深溝槽，該深溝槽底切至少一部分的該等側壁間隔物並具有一扇形輪廓。
  10. 如請求項9所述之方法，進一步包含：移除該等側壁間隔物；以及，隨後，移除該圖案化薄膜。
  11. 如請求項9所述之方法，進一步包含：同時移除該等側壁間隔物與該圖案化薄膜。
  12. 如請求項9所述之方法，其中在該基板的所得側壁上重複地蝕刻並形成該第二材料層以形成該深溝槽的步驟包含：幾乎底切全部的該等側壁間隔物，但並不底切該圖案化薄膜。
  13. 如請求項9所述之方法，其中在該基板的所得側壁上重複地蝕刻並形成該第二材料層以形成該深溝槽的步驟包含：底切一部分的該等側壁間隔物，但並非底切全部的該等側壁間隔物。
  14. 如請求項9所述之方法，其中在該基板的所得側壁上重複地蝕刻並形成該第二材料層以形成該深溝槽的步驟包含：底切該等側壁間隔物以及至少一部分的該圖案化薄膜。
  15. 如請求項9所述之方法，其中在該基板的所得側壁上重複地蝕刻並形成該第二材料層以形成該深溝槽的步驟包含：選擇性地蝕刻該等側壁間隔物以及使用一蝕刻化學物質，該蝕刻化學物質包含選自由氟基、溴基及氯基所組成的群組的蝕刻劑。
  16. 如請求項9所述之方法，其中提供該基板的步驟包含：提供一單晶矽基板或多晶矽基板。
TW099132224A 2009-09-25 2010-09-23 在基板中形成深溝槽之方法 TWI400752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24599909P 2009-09-25 2009-09-25
US12/879,874 US8158522B2 (en) 2009-09-25 2010-09-10 Method of forming a deep trench in a substrate

Publications (2)

Publication Number Publication Date
TW201133602A TW201133602A (en) 2011-10-01
TWI400752B true TWI400752B (zh) 2013-07-01

Family

ID=43796440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132224A TWI400752B (zh) 2009-09-25 2010-09-23 在基板中形成深溝槽之方法

Country Status (3)

Country Link
US (1) US8158522B2 (zh)
TW (1) TWI400752B (zh)
WO (1) WO2011037840A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
JP6468955B2 (ja) * 2015-06-23 2019-02-13 東京エレクトロン株式会社 シリコン含有膜の成膜方法及び成膜装置
IT201600096364A1 (it) * 2016-09-26 2018-03-26 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo microelettronico dotato di una superficie scura e dispositivo microelettronico
US10872962B2 (en) 2018-02-12 2020-12-22 International Business Machines Corporation Steep-switch field effect transistor with integrated bi-stable resistive system
US10964750B2 (en) 2018-02-12 2021-03-30 International Business Machines Corporation Steep-switch field effect transistor with integrated bi-stable resistive system
US11262506B1 (en) * 2020-08-07 2022-03-01 Advanced Semiconductor Engineering, Inc. Recessed portion in a substrate and method of forming the same
CN112420594A (zh) * 2020-11-26 2021-02-26 华虹半导体(无锡)有限公司 一种改善沟槽刻蚀产生侧掏的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472318B (en) * 1998-02-03 2002-01-11 Winbond Electronics Corp Anisotropic wet etching
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
TW200901312A (en) * 2007-04-11 2009-01-01 Ulvac Inc Method of dry etching
TW200908141A (en) * 2007-06-18 2009-02-16 Lam Res Corp Minimization of mask undercut on deep silicon etch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
KR0168358B1 (ko) 1995-12-20 1999-02-01 김광호 반도체 장치의 미세 접촉창 형성 방법
US6180466B1 (en) * 1997-12-18 2001-01-30 Advanced Micro Devices, Inc. Isotropic assisted dual trench etch
US6110826A (en) * 1998-06-08 2000-08-29 Industrial Technology Research Institute Dual damascene process using selective W CVD
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US7285499B1 (en) 2005-05-12 2007-10-23 Advanced Micro Devices, Inc. Polymer spacers for creating sub-lithographic spaces
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472318B (en) * 1998-02-03 2002-01-11 Winbond Electronics Corp Anisotropic wet etching
TW200806567A (en) * 2006-07-26 2008-02-01 Touch Micro System Tech Method of deep etching
TW200901312A (en) * 2007-04-11 2009-01-01 Ulvac Inc Method of dry etching
TW200908141A (en) * 2007-06-18 2009-02-16 Lam Res Corp Minimization of mask undercut on deep silicon etch

Also Published As

Publication number Publication date
US20110201205A1 (en) 2011-08-18
US8158522B2 (en) 2012-04-17
WO2011037840A3 (en) 2011-06-09
TW201133602A (en) 2011-10-01
WO2011037840A2 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
TWI400752B (zh) 在基板中形成深溝槽之方法
TWI391987B (zh) 用於處理光微影倍縮光罩的方法
TWI527117B (zh) 橫向修整硬遮罩的方法
TWI579892B (zh) 用以形成具有多膜層的間隔壁之蝕刻方法
JP3490408B2 (ja) 半導体デバイス中に高アスペクト比のトレンチをエッチングする方法
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
TW201937575A (zh) 半導體製程中之間隔物限定的直接圖案化方法
JP2006215552A (ja) フォトマスク製作に適したクロム層をプラズマエッチングするための方法
JP2006215552A5 (zh)
JP5484666B2 (ja) マスクエッチングプロセス
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
TW202105472A (zh) 多間隔圖案化方案
CN107731666B (zh) 双重图形化的方法
TWI605516B (zh) 含矽基板之蝕刻方法
JP2010087300A (ja) 半導体装置の製造方法
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
US9564342B2 (en) Method for controlling etching in pitch doubling
US10957550B2 (en) Semiconductor structure and formation method thereof
US20070161255A1 (en) Method for etching with hardmask
TW200401946A (en) Process for etching photomasks
KR100856614B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법 및 그 구조
JP2004207286A (ja) ドライエッチング方法および半導体装置の製造方法
US20220189786A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
JP2010062212A (ja) 半導体装置の製造方法
KR100895230B1 (ko) 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees