JP2004228242A - 微細パターン形成方法 - Google Patents

微細パターン形成方法 Download PDF

Info

Publication number
JP2004228242A
JP2004228242A JP2003012758A JP2003012758A JP2004228242A JP 2004228242 A JP2004228242 A JP 2004228242A JP 2003012758 A JP2003012758 A JP 2003012758A JP 2003012758 A JP2003012758 A JP 2003012758A JP 2004228242 A JP2004228242 A JP 2004228242A
Authority
JP
Japan
Prior art keywords
etching
photoresist
film
etching step
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003012758A
Other languages
English (en)
Inventor
Shigeo Irie
重夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003012758A priority Critical patent/JP2004228242A/ja
Publication of JP2004228242A publication Critical patent/JP2004228242A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】パターン解像度低下やパターン寸法変動することなく、下地基板に所望のパターンを形成する。
【解決手段】下地基板上に反射防止膜を形成する工程と、この反射防止膜上に所定パターンを有するフォトレジストを形成する工程と、このフォトレジストをマスクとして反射防止膜をエッチングする第1のエッチング工程と、反射防止膜をマスクとして下地基板をエッチングする第2のエッチング工程とを有する。そして、反射防止膜として、第1のエッチング工程ではフォトレジストよりもエッチングレートが高く、第2のエッチング工程では下地基板よりもエッチングレートが低いものを用いる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、下地基板上に反射防止膜を形成する工程と、この反射防止膜上に所定パターンを有するフォトレジストを形成する工程とを有する微細パターン形成方法に関する。
【0002】
【従来の技術】
近年の半導体集積回路の高集積化にともない、微細パターン形成を高精度に行うことが必要となっている。この微細パターン形成には、一般にフォトリソグラフィーと呼ばれる方法が用いられている。このフォトリソグラフィーでは、加工すべき下地基板上に塗布した感光性有機膜(フォトレジスト)を単一波長の露光光で露光する。この時、下地基板からの露光光の反射によって、以下のような問題が生ずる。
【0003】
まず、フォトレジストの内部で露光光の多重干渉による定在波が発生し、レジスト膜厚方向の露光むらが生じる。これにより、フォトレジストのパターンの形状や解像度が劣化したり、パターンの寸法が膜厚により変動したりという問題がある。そして、下地基板の段差部分で斜め方向に反射した露光光によって、フォトレジストの本来感光しない領域が感光されて所望のパターンを形成することができないという問題がある。
【0004】
この問題を解消するため、半導体デバイスの量産で適用されている波長248nmのエキシマレーザを用いたKrFリソグラフィや波長193nmのArリソグラフィでは、有機材料からなる反射防止膜をフォトレジストの下層に形成して露光光の反射を抑制する方法(Bottom Anti Reflective Coating, BARC法)が多く用いられている。
【0005】
図3は、BARC法を用いた従来の微細パターン形成方法を示す工程断面図である。まず、図3(a)に示すように、シリコン基板1上の加工すべき下地基板2上に、有機材料からなる反射防止膜3を形成する。そして、この反射防止膜3上にフォトレジスト4を形成する。次に、図3(b)に示すように、所望のパターンが描かれたフォトマスク5を介して露光を行う。そして、図3(c)に示すように、現像によってフォトレジスト4に所望のパターンが形成される。
【0006】
次に、図3(d)に示すように、所望のパターンを有するフォトレジスト4をマスクとして反射防止膜3をエッチングする。そして、図3(e)に示すように、フォトレジスト4によって、下地基板2もエッチングする。さらに、図3(f)に示すように、フォトレジスト4及び反射防止膜3を酸素プラズマによって除去すれば、所望のパターンを有する地下基板2を得ることができる。
【0007】
【発明が解決しようとする課題】
ArFリソグラフィの次世代技術として期待されているF(波長157nm)リソグラフィでは、現在、透明性及びドライエッチング耐性の十分に高いフォトレジストがない。よって、反射防止膜を厚くすると、従来のようにフォトレジストをマスクとして反射防止膜と下地基板の両方をエッチングすることはできない。また、反射防止膜を薄くすると、下地基板からの反射を十分に防ぐことができず、パターン解像度低下やパターン寸法変動により、下地基板に所望のパターンを形成することができない。
【0008】
この発明は、上述のような課題を解決するためになされたもので、その目的は、パターン解像度低下やパターン寸法変動することなく、下地基板に所望のパターンを形成することができる微細パターン形成方法を得るものである。
【0009】
【課題を解決するための手段】
この発明に係る微細パターン形成方法は、下地基板上に反射防止膜を形成する工程と、この反射防止膜上に所定パターンを有するフォトレジストを形成する工程と、このフォトレジストをマスクとして反射防止膜をエッチングする第1のエッチング工程と、反射防止膜をマスクとして下地基板をエッチングする第2のエッチング工程とを有し、反射防止膜として、第1のエッチング工程ではフォトレジストよりもエッチングレートが高く、第2のエッチング工程では下地基板よりもエッチングレートが低いものを用いる。この発明のその他の特徴は以下に明らかにする。
【0010】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1における微細パターン形成方法を示す工程断面図である。まず、図1(a)に示すように、シリコン基板11上に、加工すべき下地基板として、70nm世代のトランジスタのゲート電極として用いる50nm膜厚のタングステン金属膜12を形成する。次に、このタングステン金属膜12上に、反射を防止するための有機材料膜である反射防止膜13を150nm膜厚で塗布し、205℃で60秒の条件でベーキングする。そして、反射防止膜13上に、波長157nmのFリソグラフィ用のフォトレジスト14を130nm膜厚で塗布し、110℃で60秒の条件でベーキングする。
【0011】
次に、図1(b)に示すように、所定のゲートパターンが描画されたマスク15を介してF露光装置を用いて露光し、110℃90秒の条件でベーキングを行う。そして、図1(c)に示すように、フォトレジスト14を2.38%濃度のテトラメチルアンモニウムハイドロオキサイド(TMAH)現像液により現像する。これにより、反射防止膜13上に所定パターンを有するフォトレジスト14が形成される。
【0012】
そして、図1(d)に示すように、第1のエッチング工程として、フォトレジスト14をマスクとして反射防止膜13をN/O系ガスを用いてドライエッチングする。これにより、所定のパターンを有する反射防止膜13が形成される。なお、このエッチングはフォトレジスト14が完全に無くなるまで行われる。
【0013】
次に、図1(e)に示すように、第2のエッチング工程として、所定のパターンを有する反射防止膜13をマスクとしてタングステン金属膜12をSF/N系ガスを用いてドライエッチングする。これにより、所定のパターンを有するタングステン金属膜12が形成される。さらに、図1(f)に示すように、反射防止膜13を酸素プラズマにより除去すると、所望のゲート電極を得ることができる。
【0014】
反射防止膜13の主材質であるアクリル系ポリマーは、KrF(波長248nm)リソグラフィやArF(波長193nm)リソグラフィにおいて、従来から用いられてきたもので、屈折率nが1.60以上1.90以下で、消衰係数kが0.12以上0.35以下である。ただし、このプロセスで用いる反射防止膜13は、アクリル系ポリマーに少なくとも1個以上のシリコン原子または酸素原子を含む置換基を加えたものである。これにより、反射防止膜13は、第1のエッチング工程であるN/O系ガスを用いたドライエッチングではフォトレジストよりもエッチングレートが高く、第2のエッチング工程であるSF/N系ガスを用いたドライエッチングではタングステン金属膜12よりもエッチングレートが低くなっている。
【0015】
よって、反射防止膜は、N/O系ガスを用いたドライエッチングではフォトレジストよりもエッチングレートが高いため、下地基板からの反射を抑制するのに十分な厚みを確保してもフォトレジストをマスクとしてエッチングすることができる。そして、反射防止膜は、SF/N系ガスを用いたドライエッチングでは下地基板よりもエッチングレートが低いため、これをマスクとして下地基板をエッチングすることができる。
【0016】
以上のような微細パターン形成方法を用いることにより、透明性及びドライエッチング耐性の十分に高いフォトレジストが存在しないF2リソグラフィにおいても、パターン解像度低下やパターン寸法変動することなく、下地基板に所望のパターンを形成することができる。
【0017】
実施の形態2.
図2はこの発明の実施の形態2における微細パターン形成方法を示す工程断面図である。まず、図2(a)に示すように、シリコン基板11上に、加工すべき下地基板として、70nm世代のトランジスタのゲート電極として用いる50nm膜厚のタングステン金属膜12を形成する。次に、このタングステン金属膜12上に、無機材料膜としてシリコン窒化膜16をCVD法(Chemical Vapor Deposition)によって70nm膜厚堆積する。そして、このシリコン窒化膜16上に、反射を防止するための有機材料膜である反射防止膜17を80nm膜厚で塗布し、205℃で60秒の条件でベーキングする。さらに、反射防止膜17上に、波長157nmのFリソグラフィ用のフォトレジスト18を110nm膜厚で塗布し、110℃で60秒の条件でベーキングする。
【0018】
次に、図2(b)に示すように、所定のゲートパターンが描画されたマスク19を介してF露光装置を用いて露光し、110℃90秒の条件でベーキングを行う。そして、図2(c)に示すように、フォトレジスト18を2.38%濃度のTMAH現像液により現像する。これにより、反射防止膜17上に所定パターンを有するフォトレジスト18が形成される。
【0019】
そして、図2(d)に示すように、第3のエッチング工程として、フォトレジスト18をマスクとして反射防止膜17をN/O系ガスを用いてドライエッチングする。これにより、所定のパターンを有する反射防止膜17が形成される。なお、このエッチングはフォトレジスト18が完全に無くなるまで行われる。
【0020】
次に、図2(e)に示すように、第4のエッチング工程として、所定のパターンを有する反射防止膜17をマスクとしてシリコン窒化膜16をCF/O/CH系ガスを用いてドライエッチングする。これにより、所定のパターンを有するシリコン窒化膜16が形成される。さらに、図2(f)に示すように、第5のエッチング工程として、所定のパターンを有するシリコン窒化膜16をマスクとしてタングステン金属膜12をSF/N系ガスを用いてドライエッチングする。これにより、所定のパターンを有するタングステン金属膜12が形成される。
【0021】
このプロセスで用いる反射防止膜17は、アクリル系ポリマーに少なくとも1個以上のシリコン原子または酸素原子を含む置換基を加えたものである。これにより、反射防止膜17は、第3のエッチング工程であるN/O系ガスを用いたドライエッチングではフォトレジストよりもエッチングレートが高く、第4のエッチング工程であるCF/O/CH系ガスを用いたドライエッチングではシリコン窒化膜16よりもエッチングレートが低くなっている。
【0022】
よって、反射防止膜は、N/O系ガスを用いたドライエッチングではフォトレジストよりもエッチングレートが高いため、下地基板からの反射を抑制するのに十分な厚みを確保してもフォトレジストをマスクとしてエッチングすることができる。そして、反射防止膜は、CF/O/CH系ガスを用いたドライエッチングでは無機材料膜よりもエッチングレートが低いため、これをマスクとして無機材料膜をエッチングすることができる。さらに、シリコン窒化膜はタングステン金属膜よりも低反射で、反射防止膜に対するエッチングレートが早いため、実施の形態1に比べて反射防止膜を薄膜にすることができる。これに伴い、レジストも薄膜にすることができるので、解像性能が更に向上する。
【0023】
以上のような微細パターン形成方法を用いることにより、透明性及びドライエッチング耐性の十分に高いフォトレジストがないF2リソグラフィにおいても、パターン解像度低下やパターン寸法変動することなく、下地基板に所望のパターンを形成することができる。
【0024】
なお、上記の場合は、反射防止膜17とシリコン窒化膜16を別々にエッチングしたが、CF/O/CH系ガスを用い、フォトレジスト18をマスクにして反射防止膜17とシリコン窒化膜16を連続してエッチングすることもできる。
すなわち、第3のエッチング工程と第4のエッチング工程を同じエッチング条件で連続して行うことができる。また、連続してエッチングしている際に、フォトレジスト18が無くなった時点で、反射防止膜17をマスクにしてシリコン窒化膜16をエッチング加工することもできる。
【0025】
【発明の効果】
この発明は以上説明したように、パターン解像度低下やパターン寸法変動することなく、下地基板に所望のパターンを形成することができる。
【図面の簡単な説明】
【図1】実施の形態1における微細パターン形成方法を示す工程断面図である。
【図2】実施の形態2における微細パターン形成方法を示す工程断面図である。
【図3】従来の微細パターン形成方法を示す工程断面図である。
【符号の説明】
12 タングステン金属膜(下地基板)
13 反射防止膜
14 フォトレジスト
16 無機材料膜
17 反射防止膜
18 フォトレジスト

Claims (5)

  1. 下地基板上に反射防止膜を形成する工程と、この反射防止膜上に所定パターンを有するフォトレジストを形成する工程と、このフォトレジストをマスクとして前記反射防止膜をエッチングする第1のエッチング工程と、前記反射防止膜をマスクとして前記下地基板をエッチングする第2のエッチング工程とを有し、前記反射防止膜として、前記第1のエッチング工程では前記フォトレジストよりもエッチングレートが高く、前記第2のエッチング工程では前記下地基板よりもエッチングレートが低いものを用いることを特徴とする微細パターン形成方法。
  2. 前記反射防止膜としてアクリル系ポリマーに少なくとも1個以上のシリコン原子または酸素原子を含む置換基を加えたものを用い、第1のエッチング工程にN/O系ガスを用いたドライエッチングを行い、第2のエッチング工程にSF/N系ガスを用いたドライエッチングを行うことを特徴とする請求項1記載の微細パターン形成方法。
  3. 下地基板上に無機材料膜を形成する工程と、この無機材料膜上に反射防止膜を形成する工程と、この反射防止膜上に所定パターンを有するフォトレジストを形成する工程と、このフォトレジストをマスクとして前記反射防止膜をエッチングする第3のエッチング工程と、前記反射防止膜をマスクとして前記無機材料膜をエッチングする第4のエッチング工程と、前記無機材料膜をマスクとして前記下地基板をエッチングする第5のエッチング工程とを有し、前記反射防止膜として、前記第3のエッチング工程では前記フォトレジストよりもエッチングレートが高く、前記第4のエッチング工程では前記無機材料膜よりもエッチングレートが低いものを用いることを特徴とする微細パターン形成方法。
  4. 前記反射防止膜としてアクリル系ポリマーに少なくとも1個以上のシリコン原子または酸素原子を含む置換基を加えたものを用い、第3のエッチング工程にN/O系ガスを用いたドライエッチングを行い、第4のエッチング工程にCF/O/CH系ガスを用いたドライエッチングを行うことを特徴とする請求項3記載の微細パターン形成方法。
  5. 第3のエッチング工程と第4のエッチング工程を同じエッチング条件で連続して行うことを特徴とする請求項3記載の微細パターン形成方法。
JP2003012758A 2003-01-21 2003-01-21 微細パターン形成方法 Pending JP2004228242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003012758A JP2004228242A (ja) 2003-01-21 2003-01-21 微細パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003012758A JP2004228242A (ja) 2003-01-21 2003-01-21 微細パターン形成方法

Publications (1)

Publication Number Publication Date
JP2004228242A true JP2004228242A (ja) 2004-08-12

Family

ID=32901266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003012758A Pending JP2004228242A (ja) 2003-01-21 2003-01-21 微細パターン形成方法

Country Status (1)

Country Link
JP (1) JP2004228242A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129116A (ja) * 2005-11-07 2007-05-24 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2014007306A (ja) * 2012-06-25 2014-01-16 Toshiba Corp パターン形成方法
CN111403278A (zh) * 2019-11-29 2020-07-10 上海华力微电子有限公司 芯轴图形的形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129116A (ja) * 2005-11-07 2007-05-24 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2014007306A (ja) * 2012-06-25 2014-01-16 Toshiba Corp パターン形成方法
CN111403278A (zh) * 2019-11-29 2020-07-10 上海华力微电子有限公司 芯轴图形的形成方法

Similar Documents

Publication Publication Date Title
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR100479600B1 (ko) 콘택 형성 방법
JP3315345B2 (ja) 半導体装置の製造方法
KR20150013412A (ko) 포토마스크 블랭크, 포토마스크 및 그의 제조 방법
JP2008026500A (ja) 高ドライエッチング耐性ポリマー層を付加したフォトマスクブランクスおよびそれを用いたフォトマスクの製造方法
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
US6479401B1 (en) Method of forming a dual-layer anti-reflective coating
US6300240B1 (en) Method for forming bottom anti-reflective coating (BARC)
KR100551071B1 (ko) 반도체소자 제조방법
JP5700003B2 (ja) 高ドライエッチング耐性ポリマー層を付加したフォトマスクブランクスを用いたフォトマスクの製造方法
JP2004228242A (ja) 微細パターン形成方法
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
JP5979268B2 (ja) フォトマスクブランクス
KR100443346B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100816687B1 (ko) 패턴 형성 방법
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20040051912A (ko) 미세 패턴 형성방법
JP5742903B2 (ja) フォトマスクブランクス
JP6252623B2 (ja) フォトマスクブランクス
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100563814B1 (ko) 미세선폭을 갖는 반도체 소자의 제조 방법
KR20040057396A (ko) 반도체소자 제조방법
KR20030044473A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050512

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050729

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050811