KR100443346B1 - 반도체 소자의 미세 콘택홀 형성방법 - Google Patents
반도체 소자의 미세 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR100443346B1 KR100443346B1 KR10-2001-0088341A KR20010088341A KR100443346B1 KR 100443346 B1 KR100443346 B1 KR 100443346B1 KR 20010088341 A KR20010088341 A KR 20010088341A KR 100443346 B1 KR100443346 B1 KR 100443346B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- photoresist pattern
- etching
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims abstract description 10
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 229920000642 polymer Polymers 0.000 claims description 15
- 238000001459 lithography Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000006227 byproduct Substances 0.000 claims 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 이웃하는 복수의 도전패턴이 형성된 기판 상에 절연막과 반사방지막을 차례로 형성하는 단계; 상기 반사방지막 상에 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 콘택영역을 정의하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하여 상기 절연막 표면을 노출시키는 제1오픈부를 형성하는 단계; C5F8/O2/Ar 가스를 이용하여 적어도 상기 포토레지스트 패턴을 식각마스크로 상기 노출된 절연막을 일부 두께 식각하여 제2오픈부를 형성하는 단계; 및 C5F8/CH2F2/O2/Ar 가스를 이용하여 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 잔류하는 절연막을 식각하여 상기 도전패턴 사이의 기판 표면을 노출시키는 제3오픈부를 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법을 제공한다.
Description
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 KrF 광원의 리소그라피 기술을 이용한 반도체 소자의 미세 콘택홀 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 콘택홀의 크기가 미세하고 깊은 구조로 변화함에 따라, 콘택홀 형성을 위하여 일반적인 리소그라피(lithography) 기술을 이용하는 데에는 한계가 있다. 따라서, 리소그라피 공정의 한계를 극복하기 위하여 파장이 비교적 짧은 광원을 이용하는 방법이 제시되고 있으며, 이러한 방법으로서 최근 0.13㎛ 급 이하의 반도체 소자에서는 KrF 광원의 리소그라피 기술을 이용하여 콘택홀을 형성하고 있다. 또한, 해상력을 극대화하고 CD(Cridical Dimension)를 감소시키기 위하여, 저부반사방지막(Bottom Anti Reflection Coating; BARC) 및 레지스트 리플로우 공정을 적용하고 있다.
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함한다.포토레지스트 패턴의 형성 공정은, 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하느냐에 따라 좌우된다. 이는 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.
그 후, 해상력을 극대화하고 콘택홀의 CD를 감소시키기 위하여, 레지스트 패턴(13)의 리플로우 공정을 수행한다. 그러나, 리플로우 공정시 레지스트 패턴(13)의 상부 및 중간 부분에서 레지스트 유속이 일정하지 않게 되어, 이때 도 1b에 도시된 바와 같이, 레지스트 패턴(13)의 측부 프로파일이 변형되어 보우잉(bowing) 현상이 발생한다.
현재는 레이져의 파장(λ)이 193㎚인 ArF(불화아르곤) 노광 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 포토레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 포토레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생한다.ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 공정의 내성을 확보하기 위해 i-선 및 KrF 포토레지스트에 사용되어 왔다. 그러나, ArF 포토레지스트에 벤젠고리가 도입될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다.현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이나, 상용화 되어 있는 것은 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태인 포토레지스트이며, 이들은 상기한 바와 같은 벤젠 구조를 가지고 있다.
따라서, 랜딩 플러그 콘택(Landing Plug Contact; 이하 LPC라 함) 등의 공정 시 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, SAC 식각 도중 PR이 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 SAC 식각 도중 PR의 내성이 약하여 한쪽으로 몰리는 현상이 발생한다.따라서, ArF용 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.
도 1a 내지 도 1c는 종래의 반도체 소자의 미세 콘택홀 형성방법을 나타낸 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 나타낸 단면도.
도 3a 내지 도 3f는 본 발명의 공정 적용에 따른 포토레지스트 패턴의 단면 및 평면을 각각 도시한 SEM 사진.
※도면의 주요부분에 대한 부호의 설명
20, 30 : 반도체 기판 21, 31 : 절연막
22, 32 : BARC막 23, 33 : 레지스트 패턴
24, 34 : 폴리머
도 1은 전술한 ArF 포토레지스트를 이용한 SAC 공정에서의 패턴 변형 도시한 SEM 사진이다.도 1을 참조하면, SAC 공정에서의 식각 프로파일을 얻기 위해서 불소 계열을 식각 가스를 사용하며, 전술한 바와 같이 포토레지스트 패턴의 취약성에 의해 패턴이 변형됨을 알 수 있다. 이러한 패턴 변형은 SAC과 같은 고립된 패턴일 경우 더욱 심각해진다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 상기의 본 발명의 목적은 하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계; BARC막 상부에 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계; 레지스트 패턴을 리플로우하는 단계; 리플로우된 레지스트 패턴을 식각마스크로하여 BARC막을 패터닝하는 단계; 및 패터닝된 BARC막 및 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계를 포함하는 반도체 소자의 미세 콘택홀 형성방법에 의해 달성될 수 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 이웃하는 복수의 도전패턴이 형성된 기판 상에 절연막과 반사방지막을 차례로 형성하는 단계; 상기 반사방지막 상에 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 콘택영역을 정의하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하여 상기 절연막 표면을 노출시키는 제1오픈부를 형성하는 단계; C5F8/O2/Ar 가스를 이용하여 적어도 상기 포토레지스트 패턴을 식각마스크로 상기 노출된 절연막을 일부 두께 식각하여 제2오픈부를 형성하는 단계; 및 C5F8/CH2F2/O2/Ar 가스를 이용하여 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 잔류하는 절연막을 식각하여 상기 도전패턴 사이의 기판 표면을 노출시키는 제3오픈부를 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법을 제공한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 절연막(21) 등의 하지막이 형성된 반도체 기판(20) 상에 BARC막(22)을 형성한다. 그 다음, BARC막(22) 상부에 레지스트막을 도포하고 KrF광원의 리소그라피 기술을 이용하여 레지스트막을 노광 및 현상하여 BARC막(22)을 일부 노출시키는 레지스트 패턴(23)을 형성한 후, 레지스트 패턴(23)을 하드 베이크 한다.
먼저 도 2a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(20) 상에 폴리실리콘과 텅스텐 실리사이드 등의 실리사이드가 적층된 복수의 도전패턴 예컨대, 게이트전극(21, 이하 게이트전극이라 함)을 형성한다.
도 2b를 참조하면, 레지스트 패턴(23) 및 폴리머(24)를 식각 마스크로하여 노출된 BARC막(22)을 패터닝한다. 이때, 폴리머에 의한 균일한 수직프로파일에 의해 BARC막(22)의 수직식각 공정이 가능해진다. 그 후, 도시되지는 않았지만, 절연막(21)을 식각하여 콘택홀을 형성한 후, 폴리머(24) 및 레지스트 패턴(23)을 제거한다. 이때, BARC막(22) 및 폴리머막(24)의 균일한 수직 프로파일에 의해 정밀한 CD의 콘택홀을 형성할 수 있게 된다.
한편, 상기 일 실시예에서는 폴리머 형성공정을 BARC막의 식각 전에 수행하였지만, 이와 달리 BARC막의 식각 후에 수행할 수도 있는데, 이러한 방법을 도 3a 및 도 3b를 참조하여 설명하다.
도 3a를 참조하면, 절연막(31) 등의 하지막이 형성된 반도체 기판(30) 상에 BARC막(32)을 형성한다. 그 다음, 일 실시예와 동일한 방법으로 BARC막(32) 상부에 BARC막(22)을 일부 노출시키는 레지스트 패턴(33)을 형성하고, 하드 베이크 공정을 수행한 후, 레지스트 패턴(33)의 리플로우 공정을 수행한다. 그 다음, 레지스트 패턴(13)을 식각 마스크로하여 BARC막(32)을 패터닝한다. 이때, 종래와 마찬가지로 레지스트 패턴(33)에 발생된 보우잉 현상에 의해 BARC막(32)이 불균일하게 패터닝된다.
도 3b를 참조하면, CxHy 계열의 탄소가 풍부한 플라즈마 식각공정을 수행하여, 균일한 수직프로파일을 가지면서 보우잉이 발생된 레지스트 패턴(33) 및 불균일하게 패터닝된 BARC막(32)을 둘러싸도록 폴리머(34)를 형성한다. 그 후, 도시되지는 않았지만, 절연막(31)을 식각하여 콘택홀을 형성한 후, 폴리머(34) 및 레지스트 패턴(34)을 제거한다. 이때, BARC막(22) 및 폴리머(34)의 균일한 수직 프로파일에 의해 정밀한 CD의 콘택홀을 형성할 수 있게 된다.
상기 실시예에 의하면, 레지스트 패턴의 리플로우 후 또는 BARC막의 식각 후, CxHy 계열의 탄소가 풍부한 플라즈마 식각공정을 수행하여 균일한 수직 프로파일을 갖는 폴리머를 형성함으로써, BARC막 또는 하지막 등의 수직식각 공정이 가능해진다. 이에 따라, 예컨대 0.14 내지 0.13㎛ 급 이하의 고집적화에 대응하는 정밀한 CD의 콘택홀을 구현할 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 기판(20)의 온도를 적절히 유지하며 반사방지막(25)을 선택적으로 식각하여 절연막(24) 표면을 노출시키는 제1오픈부(27)를 형성함으로써 SAC 공정을 위한 콘택 영역을 정의한다.
이 때, 통상적인 식각조건을 이용하는 바, CF4/O2또는 N2/O2가스에 의한 플라즈마를 이용한 건식식각을 이용한다. CF4를 50SCCM ∼ 200SCCM, O2를 1SCCM ∼ 50SCCM의 유량으로 각각 이용하며, CF4/O2를 이용하는 경우에는 20mTorr ∼ 100mTorr의 압력 하에서 300W ∼ 1000W의 파워를 이용하는 것이 바람직하며, N2/O2를 이용하는 경우에는 N2를 100SCCM ∼ 200SCCM, O2를 1SCCM ∼ 50SCCM의 유량으로 각각 이용하여 1mTorr ∼ 100mTorr의 압력 하에서 300W ∼ 1000W의 파워를 이용하는 것이 바람직하다.
Claims (6)
- 이웃하는 복수의 도전패턴이 형성된 기판 상에 절연막과 반사방지막을 차례로 형성하는 단계;상기 반사방지막 상에 불화아르곤 노광원을 이용한 사진식각 공정을 실시하여 콘택영역을 정의하는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 반사방지막을 식각하여 상기 절연막 표면을 노출시키는 제1오픈부를 형성하는 단계;C5F8/O2/Ar 가스를 이용하여 적어도 상기 포토레지스트 패턴을 식각마스크로 상기 노출된 절연막을 일부 두께 식각하여 제2오픈부를 형성하는 단계; 및C5F8/CH2F2/O2/Ar 가스를 이용하여 적어도 상기 포토레지스트 패턴을 식각마스크로 해서 상기 잔류하는 절연막을 식각하여 상기 도전패턴 사이의 기판 표면을 노출시키는 제3오픈부를 형성하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 폴리머를 형성하는 단계는 CxHy 계열의 탄소가 풍부한 플라즈마 식각공정으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 1 항에 있어서,상기 레지스트 패턴은 KrF 광원의 리소그라피 기술을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 반도체 소자의 미세 콘택홀 형성방법으로서,하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계;상기 BARC막 상부에 상기 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계;상기 레지스트 패턴을 리플로우하는 단계;상기 리플로우된 레지스트 패턴을 식각마스크로하여 상기 BARC막을 패터닝하는 단계; 및상기 패터닝된 BARC막 및 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 4 항에 있어서,상기 폴리머를 형성하는 단계는 CxHy 계열의 탄소가 풍부한 플라즈마 식각공정으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 4 항에 있어서,상기 레지스트 패턴은 KrF 광원의 리소그라피 기술을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.이 때, C5F8을 10SCCM ∼ 30SCCM, O2를 10SCCM ∼ 30SCCM, Ar을 500SCCM ∼ 1500SCCM 이용하며, 20mTorr ∼ 100mTorr의 압력 하에서 100W ∼ 1800W의 파워를 이용한다.따라서, 폴리머를 다량 발생시키는 전술한 공정 레시피(Recipe)에 의해 그 내벽에 경사를 갖는 제2오픈부(28)가 형성되며, 포토레지스트 패턴(26)의 변형을 억제할 수 있게 된다.다음으로, 도 2d에 도시된 바와 같이 기판(20)의 온도를 적절하게 유지하며, C5F8/CH2F2/O2/Ar의 혼합가스에 의한 플라즈마를 이용하여 포토레지스트 패턴(26) 등을 식각마스크로 해서 절연막(24)을 식각하여 기판(20) 표면을 노출시키는 제3오픈부(29)을 형성한다. 이 때 C5F8와 O2및 CH2F2를 각각 10SCCM ∼ 30SCCM, Ar을 500SCCM ∼ 1500SCCM 이용하여 20mTorr ∼ 100mTorr의 압력 하에서 800W ∼ 1400W의 파워를 이용한다.계속해서, 포토레지스트 패턴(26)과 반사방지막(25)을 제거한 후, 세정 공정을 실시하여 식각부산물을 제거함으로써 패턴 변형을 최소화하면서 양호한 패턴 즉, 제3오픈부(29)를 형성하게 된다.한편, 여기서는 SAC 공정을 그 일예로 하였으며, 전술한 제3오픈부(29)는 후속 스토리지노드 또는 비트라인 등의 연결을 위한 플러그가 형성된다.도 3a 내지 도 3f는 전술한 본 발명의 적용에 따른 포토레지스트 패턴의 단면 및 평면 SEM 사진을 도시한다. 여기서 'A'는 예컨대, 셀의 중앙(Center)을 나타내며, 'B'는 셀의 에지(Edge)를 나타낸다.도 3a는 포토레지스트 패턴 제거 전의 패턴 단면을 나타내며, 도 3b 내지 도 3d는 포토레지스트 패턴 제거 후의 패턴 단면을 나타낸다. 또한, 도 3e는 그 평면을 나타내며, 도 3f는 도 3e를 확대 도시한 것이다.전술한 본 발명은, SAC 형성을 위한 ArF 사진식각 공정에 따른 PR 패턴의 변형과 도전패턴의 손상을 방지하며, 넓은 콘택 영역을 확보할 수 있어, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0088341A KR100443346B1 (ko) | 2001-12-29 | 2001-12-29 | 반도체 소자의 미세 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0088341A KR100443346B1 (ko) | 2001-12-29 | 2001-12-29 | 반도체 소자의 미세 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030059478A KR20030059478A (ko) | 2003-07-10 |
| KR100443346B1 true KR100443346B1 (ko) | 2004-08-09 |
Family
ID=32215912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0088341A KR100443346B1 (ko) | 2001-12-29 | 2001-12-29 | 반도체 소자의 미세 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443346B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770540B1 (ko) | 2005-12-28 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| US9443732B1 (en) | 2014-08-05 | 2016-09-13 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710193B1 (ko) * | 2005-12-28 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 반도체 소자의 형성방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065560A (ja) * | 1992-06-16 | 1994-01-14 | Sony Corp | 半導体装置の製造方法 |
| KR970017934A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반사방지막(arc)을 이용한 미세패턴 형성방법 |
| KR19980057105A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 콘택홀 형성방법 |
| KR19990036674A (ko) * | 1997-10-16 | 1999-05-25 | 김영환 | 반도체 소자의 미세 패턴간극 형성방법 |
| KR20010065909A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 식각 폴리머를 이용한 반도체 소자의 제조방법 |
-
2001
- 2001-12-29 KR KR10-2001-0088341A patent/KR100443346B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065560A (ja) * | 1992-06-16 | 1994-01-14 | Sony Corp | 半導体装置の製造方法 |
| KR970017934A (ko) * | 1995-09-07 | 1997-04-30 | 김광호 | 반사방지막(arc)을 이용한 미세패턴 형성방법 |
| KR19980057105A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 콘택홀 형성방법 |
| KR19990036674A (ko) * | 1997-10-16 | 1999-05-25 | 김영환 | 반도체 소자의 미세 패턴간극 형성방법 |
| KR20010065909A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 식각 폴리머를 이용한 반도체 소자의 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770540B1 (ko) | 2005-12-28 | 2007-10-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| US9443732B1 (en) | 2014-08-05 | 2016-09-13 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030059478A (ko) | 2003-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| KR100550640B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| US6867145B2 (en) | Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser | |
| KR100443346B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| KR100939109B1 (ko) | 반도체소자 제조방법 | |
| KR100440776B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR20040057502A (ko) | 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 | |
| KR20100081514A (ko) | 반도체 소자의 제조 방법 | |
| KR20060032436A (ko) | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 | |
| KR100753097B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
| KR100816687B1 (ko) | 패턴 형성 방법 | |
| KR100858874B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
| KR20040057396A (ko) | 반도체소자 제조방법 | |
| KR100299517B1 (ko) | 반도체 소자의 제조방법 | |
| KR100942980B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR20030042542A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030049895A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20040001845A (ko) | 반도체소자의 패턴 형성방법 | |
| KR20030044473A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030041044A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |