KR20030059478A - 반도체 소자의 미세 콘택홀 형성방법 - Google Patents

반도체 소자의 미세 콘택홀 형성방법 Download PDF

Info

Publication number
KR20030059478A
KR20030059478A KR1020010088341A KR20010088341A KR20030059478A KR 20030059478 A KR20030059478 A KR 20030059478A KR 1020010088341 A KR1020010088341 A KR 1020010088341A KR 20010088341 A KR20010088341 A KR 20010088341A KR 20030059478 A KR20030059478 A KR 20030059478A
Authority
KR
South Korea
Prior art keywords
resist pattern
forming
polymer
contact hole
barc
Prior art date
Application number
KR1020010088341A
Other languages
English (en)
Other versions
KR100443346B1 (ko
Inventor
김중찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0088341A priority Critical patent/KR100443346B1/ko
Publication of KR20030059478A publication Critical patent/KR20030059478A/ko
Application granted granted Critical
Publication of KR100443346B1 publication Critical patent/KR100443346B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 KrF 광원의 리소그라피 기술을 이용한 미세 콘택홀 형성시 레지스트 패턴 하부막들의 수직식각 공정을 가능하게 하여 고집적화에 대응하는 CD를 용이하게 얻을 수 있는 방법을 제공한다.
본 발명은 하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계; BARC막 상부에 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계; 레지스트 패턴을 리플로우하는 단계; 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계; 및 폴리머 및 레지스트 패턴을 식각 마스크로하여 BARC막을 수직식각하는 단계를 포함하는 반도체 소자의 미세 콘택홀 형성방법에 의해 달성될 수 있다. 바람직하게, 폴리머를 형성하는 단계는 CxHy 계열의 탄소가 풍부한 플라즈마 식각공정으로 수행하고, 레지스트 패턴은 KrF 광원의 리소그라피 기술을 이용하여 형성한다.

Description

반도체 소자의 미세 콘택홀 형성방법{METHOD OF FORMING FINE CONTACT HOLE FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 KrF 광원의 리소그라피 기술을 이용한 반도체 소자의 미세 콘택홀 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 콘택홀의 크기가 미세하고 깊은 구조로 변화함에 따라, 콘택홀 형성을 위하여 일반적인 리소그라피(lithography) 기술을 이용하는 데에는 한계가 있다. 따라서, 리소그라피 공정의 한계를 극복하기 위하여 파장이 비교적 짧은 광원을 이용하는 방법이 제시되고 있으며, 이러한 방법으로서 최근 0.13㎛ 급 이하의 반도체 소자에서는 KrF 광원의 리소그라피 기술을 이용하여 콘택홀을 형성하고 있다. 또한, 해상력을 극대화하고 CD(Cridical Dimension)를 감소시키기 위하여, 저부반사방지막(Bottom Anti Reflection Coating; BARC) 및 레지스트 리플로우 공정을 적용하고 있다.
이러한 KrF 광원의 리소그라피 기술을 이용한 종래의 반도체 소자의 미세 콘택홀 형성방법을 도 1a 내지 도 1d를 참조하여 설명한다.
도 1a를 참조하면, 절연막(11) 등의 하지막이 형성된 반도체 기판(10) 상에 BARC막(12)을 형성한다. 그 다음, BARC막(12) 상부에 레지스트막을 도포하고 KrF 광원의 리소그라피 기술을 이용하여 레지스트막을 노광 및 현상하여 BARC막(12)을 일부 노출시키는 레지스트 패턴(13)을 형성한 후, 레지스트 패턴(13)을 하드 베이크(hard bake) 한다.
그 후, 해상력을 극대화하고 콘택홀의 CD를 감소시키기 위하여, 레지스트 패턴(13)의 리플로우 공정을 수행한다. 그러나, 리플로우 공정시 레지스트 패턴(13)의 상부 및 중간 부분에서 레지스트 유속이 일정하지 않게 되어, 이때 도 1b에 도시된 바와 같이, 레지스트 패턴(13)의 측부 프로파일이 변형되어 보우잉(bowing) 현상이 발생한다.
이에 따라, 도 1c에 도시된 바와 같이, 레지스트 패턴(13)을 이용한 BARC막(12)의 식각시, 레지스트 패턴(13)의 손실이 불균일하게 이루어져서(도면부호 100 참조), BARC막(12)이 불균하게 패터닝된다(도면부호 200 참조). 따라서, 도시되지는 않았지만, 하지막인 절연막(11)의 재현성 있는 수직식각공정(vertical etch process)을 구현하기가 어려워저셔, 정밀한 CD의 콘택홀을 얻을 수 없게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, KrF 광원의 리소그라피 기술을 이용한 미세 콘택홀 형성시 레지스트 패턴 하부막들의 수직식각 공정을 가능하게 하여 고집적화에 대응하는 CD를 용이하게 얻을 수 있는 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 미세 콘택홀 형성방법을 나타낸 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 나타낸 단면도.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 나타낸 단면도.
※도면의 주요부분에 대한 부호의 설명
20, 30 : 반도체 기판 21, 31 : 절연막
22, 32 : BARC막 23, 33 : 레지스트 패턴
24, 34 : 폴리머
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계; BARC막 상부에 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계; 레지스트 패턴을 리플로우하는 단계; 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계; 및 폴리머 및 레지스트 패턴을 식각 마스크로하여 BARC막을 수직식각하는 단계를 포함하는 반도체 소자의 미세 콘택홀 형성방법에 의해 달성될 수 있다.
또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 상기의 본 발명의 목적은 하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계; BARC막 상부에 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계; 레지스트 패턴을 리플로우하는 단계; 리플로우된 레지스트 패턴을 식각마스크로하여 BARC막을 패터닝하는 단계; 및 패터닝된 BARC막 및 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계를 포함하는 반도체 소자의 미세 콘택홀 형성방법에 의해 달성될 수 있다.
바람직하게, 폴리머를 형성하는 단계는 CxHy 계열의 탄소가 풍부한 플라즈마 식각공정으로 수행하고, 레지스트 패턴은 KrF 광원의 리소그라피 기술을 이용하여 형성한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 절연막(21) 등의 하지막이 형성된 반도체 기판(20) 상에 BARC막(22)을 형성한다. 그 다음, BARC막(22) 상부에 레지스트막을 도포하고 KrF광원의 리소그라피 기술을 이용하여 레지스트막을 노광 및 현상하여 BARC막(22)을 일부 노출시키는 레지스트 패턴(23)을 형성한 후, 레지스트 패턴(23)을 하드 베이크 한다.
그 후, 해상력을 극대화하여 콘택홀의 CD를 감소시키기 위하여, 레지스트 패턴(13)의 리플로우 공정을 수행한다. 이때, 종래와 마찬가지로 레지스트 패턴(23)에 보우잉 현상이 발생한다. 그 다음, CxHy 계열의 탄소가 풍부한 플라즈마 식각(Plasma Carbon Rich Etch) 공정을 수행하여, 균일한 수직프로파일을 가지면서 보우잉이 발생된 레지스트 패턴(23)을 둘러싸도록 폴리머(24)를 형성한다.
도 2b를 참조하면, 레지스트 패턴(23) 및 폴리머(24)를 식각 마스크로하여 노출된 BARC막(22)을 패터닝한다. 이때, 폴리머에 의한 균일한 수직프로파일에 의해 BARC막(22)의 수직식각 공정이 가능해진다. 그 후, 도시되지는 않았지만, 절연막(21)을 식각하여 콘택홀을 형성한 후, 폴리머(24) 및 레지스트 패턴(23)을 제거한다. 이때, BARC막(22) 및 폴리머막(24)의 균일한 수직 프로파일에 의해 정밀한 CD의 콘택홀을 형성할 수 있게 된다.
한편, 상기 일 실시예에서는 폴리머 형성공정을 BARC막의 식각 전에 수행하였지만, 이와 달리 BARC막의 식각 후에 수행할 수도 있는데, 이러한 방법을 도 3a 및 도 3b를 참조하여 설명하다.
도 3a를 참조하면, 절연막(31) 등의 하지막이 형성된 반도체 기판(30) 상에 BARC막(32)을 형성한다. 그 다음, 일 실시예와 동일한 방법으로 BARC막(32) 상부에 BARC막(22)을 일부 노출시키는 레지스트 패턴(33)을 형성하고, 하드 베이크 공정을 수행한 후, 레지스트 패턴(33)의 리플로우 공정을 수행한다. 그 다음, 레지스트 패턴(13)을 식각 마스크로하여 BARC막(32)을 패터닝한다. 이때, 종래와 마찬가지로 레지스트 패턴(33)에 발생된 보우잉 현상에 의해 BARC막(32)이 불균일하게 패터닝된다.
도 3b를 참조하면, CxHy 계열의 탄소가 풍부한 플라즈마 식각공정을 수행하여, 균일한 수직프로파일을 가지면서 보우잉이 발생된 레지스트 패턴(33) 및 불균일하게 패터닝된 BARC막(32)을 둘러싸도록 폴리머(34)를 형성한다. 그 후, 도시되지는 않았지만, 절연막(31)을 식각하여 콘택홀을 형성한 후, 폴리머(34) 및 레지스트 패턴(34)을 제거한다. 이때, BARC막(22) 및 폴리머(34)의 균일한 수직 프로파일에 의해 정밀한 CD의 콘택홀을 형성할 수 있게 된다.
상기 실시예에 의하면, 레지스트 패턴의 리플로우 후 또는 BARC막의 식각 후, CxHy 계열의 탄소가 풍부한 플라즈마 식각공정을 수행하여 균일한 수직 프로파일을 갖는 폴리머를 형성함으로써, BARC막 또는 하지막 등의 수직식각 공정이 가능해진다. 이에 따라, 예컨대 0.14 내지 0.13㎛ 급 이하의 고집적화에 대응하는 정밀한 CD의 콘택홀을 구현할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 KrF 광원의 리소그라피 기술을 이용한 미세 콘택홀 형성시 레지스트 패턴 하부막들의 수직식각 공정이 가능해지므로 고집적화에 대응하는 CD를 얻을 수 있다.

Claims (6)

  1. 반도체 소자의 미세 콘택홀 형성방법으로서,
    하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계;
    상기 BARC막 상부에 상기 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계;
    상기 레지스트 패턴을 리플로우하는 단계;
    상기 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계; 및
    상기 폴리머 및 레지스트 패턴을 식각 마스크로하여 상기 BARC막을 수직식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 폴리머를 형성하는 단계는 CxHy 계열의 탄소가 풍부한 플라즈마 식각공정으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 레지스트 패턴은 KrF 광원의 리소그라피 기술을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  4. 반도체 소자의 미세 콘택홀 형성방법으로서,
    하지막이 형성된 반도체 기판 상에 BARC막을 형성하는 단계;
    상기 BARC막 상부에 상기 BARC막을 일부 노출시키는 레지스트 패턴을 형성하는 단계;
    상기 레지스트 패턴을 리플로우하는 단계;
    상기 리플로우된 레지스트 패턴을 식각마스크로하여 상기 BARC막을 패터닝하는 단계; 및
    상기 패터닝된 BARC막 및 리플로우된 레지스트 패턴을 덮으면서 균일한 수직프로파일을 갖는 폴리머를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  5. 제 4 항에 있어서,
    상기 폴리머를 형성하는 단계는 CxHy 계열의 탄소가 풍부한 플라즈마 식각공정으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
  6. 제 4 항에 있어서,
    상기 레지스트 패턴은 KrF 광원의 리소그라피 기술을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
KR10-2001-0088341A 2001-12-29 2001-12-29 반도체 소자의 미세 콘택홀 형성방법 KR100443346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088341A KR100443346B1 (ko) 2001-12-29 2001-12-29 반도체 소자의 미세 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088341A KR100443346B1 (ko) 2001-12-29 2001-12-29 반도체 소자의 미세 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20030059478A true KR20030059478A (ko) 2003-07-10
KR100443346B1 KR100443346B1 (ko) 2004-08-09

Family

ID=32215912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088341A KR100443346B1 (ko) 2001-12-29 2001-12-29 반도체 소자의 미세 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100443346B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710193B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
KR100770540B1 (ko) * 2005-12-28 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443732B1 (en) 2014-08-05 2016-09-13 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161040B2 (ja) * 1992-06-16 2001-04-25 ソニー株式会社 半導体装置の製造方法
KR970017934A (ko) * 1995-09-07 1997-04-30 김광호 반사방지막(arc)을 이용한 미세패턴 형성방법
KR19980057105A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 콘택홀 형성방법
KR100318462B1 (ko) * 1997-10-16 2002-07-06 박종섭 반도체소자의미세패턴간극형성방법
KR100447263B1 (ko) * 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710193B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 형성방법
KR100770540B1 (ko) * 2005-12-28 2007-10-25 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100443346B1 (ko) 2004-08-09

Similar Documents

Publication Publication Date Title
KR20030059478A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100796509B1 (ko) 반도체 소자의 제조방법
US6465360B2 (en) Method for fabricating an ultra small opening
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100236089B1 (ko) 반도체 소자의 콘택홀 형성방법
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20000031235A (ko) 반도체소자의 패턴 형성방법
JPH05206085A (ja) 微細パターンの形成方法
KR100376978B1 (ko) 반도체소자의 콘택홀 형성방법
KR100200737B1 (ko) 반도체장치의 콘택홀 형성방법
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20030224254A1 (en) Method for reducing dimensions between patterns on a photomask
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR20050066895A (ko) 미세 콘택홀 형성 방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR19980050135A (ko) 반도체소자의 콘택홀 제조방법
JPH11224898A (ja) レジストを用いた溝穴形成方法
KR20060106548A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee